EP1922834A1 - Procede de generation d'un signal d'horloge - Google Patents

Procede de generation d'un signal d'horloge

Info

Publication number
EP1922834A1
EP1922834A1 EP06778895A EP06778895A EP1922834A1 EP 1922834 A1 EP1922834 A1 EP 1922834A1 EP 06778895 A EP06778895 A EP 06778895A EP 06778895 A EP06778895 A EP 06778895A EP 1922834 A1 EP1922834 A1 EP 1922834A1
Authority
EP
European Patent Office
Prior art keywords
measurement
event
clock signal
characteristic
nfc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP06778895A
Other languages
German (de)
English (en)
Inventor
Christophe Moreaux
Ahmed Kari
David Naura
Pierre Rizzo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of EP1922834A1 publication Critical patent/EP1922834A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals

Definitions

  • the present invention relates to the generation of a clock signal in an integrated circuit.
  • the present invention applies in particular, but not exclusively to contactless chips, such as RFID chips (Radio-Frequency IDentification tag).
  • RFID chips Radio-Frequency IDentification tag
  • Such chips generally comprise modulated radio signal transmission and reception circuits for exchanging data with a reader, a power supply circuit for generating from the electromagnetic field generated by the reader a supply voltage of the integrated circuit. , a processing unit, and a non-volatile memory, for example of the EEPROM type.
  • the transmit and receive circuits of the chip use a clock signal whose frequency must vary as little as possible in order to be able to decode the received data and to emit signals that can be decoded by a reception unit of a reader.
  • this clock signal must be synchronized with that of the reader.
  • the reader sends the chip a reference signal from which the chip adjusts the frequency of its clock signal.
  • a local oscillator is generally used which produces a reference frequency from which the clock signal is generated.
  • the oscillators are sensitive to their environment, and in particular to temperature variations.
  • a contactless chip can be subjected to very variables.
  • the internal temperature of a chip may vary significantly during a communication session with a reader.
  • the reference frequency generated by the local oscillator can also vary during a communication session.
  • the reference signal enabling the chip to determine its clock frequency is generally transmitted only once, at the beginning of a communication session with a reader. As a result, the chip does not have the ability to readjust its clock frequency several times during a session.
  • the object of the present invention is to regulate a clock frequency based on a received signal.
  • This objective is achieved by providing a method for generating a clock signal comprising the steps of:
  • the method comprises steps of:
  • the method comprises the steps of: Performing a second measurement of a characteristic of a first occurrence of the second event in the received signal,
  • a measure of the characteristic of each new occurrence of the second event in the received signal is performed and compared with the second measurement, the first measure being corrected according to the result of the comparison.
  • each event in the received signal is a pulse having two fronts
  • the measurements are performed by counting the number of pulses of the first clock signal between the two fronts.
  • the second clock signal is generated by dividing the frequency of the first clock signal by the first measurement.
  • the first measurement is previously divided by a constant number before being used to generate the second clock signal.
  • the correction of the first measurement is performed if the variation of the characteristic of the second event exceeds a certain threshold value.
  • the correction of the first measurement is performed by incrementing or decrementing the first measurement of a fixed value according to whether the variation of the characteristic of the second event is increasing or decreasing.
  • the invention also relates to a device for generating a clock signal comprising:
  • measurement means for making a first measurement of a characteristic of a reference event in a received signal, using a first clock signal, and
  • the device comprises:
  • correction means for correcting the first measurement as a function of the variation of the characteristic of the second event, the second clock signal being generated as a function of the first corrected measurement.
  • the measuring means performs a second measurement of the characteristic of a first occurrence of the second event in the received signal, and a third measurement of the characteristic of a new occurrence of the second event in the received signal
  • the device comprising comparison means for making a comparison of the third measurement with the second measurement, the correction means correcting the first measurement according to the result of the comparison.
  • the measurement means perform a measurement of the characteristic of each new occurrence of the second event in the received signal, the comparison means make a comparison of each new measurement with the second measurement, and the Correction means correct the first measurement at each comparison.
  • the means for generating the second clock signal divide the frequency of the first clock signal by the first measurement.
  • the means for generating the second clock signal first divide the first measurement by a constant number, the result of the division being used to generate the second clock signal.
  • the correction means applies a correction to the first measurement if the variation of the characteristic of the second event exceeds a certain threshold value.
  • the correction means apply a correction to the first measurement by incrementing or decrementing the first measurement of a fixed value according to whether the variation of the characteristic of the second event is increasing or decreasing.
  • the invention also relates to an integrated circuit comprising a device as defined above.
  • the integrated circuit comprises modulated radio-frequency transmission and reception circuits, a power supply circuit for generating from a received radio-frequency signal a supply voltage of the integrated circuit, a processing unit and a non-volatile memory.
  • FIG. 2 represents in the form of blocks a circuit for generating a clock signal according to the invention
  • Figs. 3A and 3B are flowcharts of frequency adjustment procedures of a clock signal according to the invention
  • FIGS. 4A and 4B show in the form of timing diagrams the form of signals transmitted to a contactless chip
  • FIG. 5A shows curves of variation of certain signals in a clock generation circuit having no regulation device
  • FIG. 5B shows curves of variations of certain signals in the clock generation circuit illustrated in FIG. 2.
  • FIG. 1 represents an integrated circuit TG such as a contactless chip, comprising a CPU processing unit coupled to an MEM memory.
  • the processing unit communicates with an external reader RD coupled to an antenna 2, using an antenna 1 connected to a RFST radio frequency stage.
  • the RFST stage is connected to a DEM demodulator and a MOD modulator.
  • the demodulator is connected to a decoder DEC which provides the CPU processing data received and demodulated.
  • the modulator modulates data provided by the processing unit and applies the modulated data to the RFST stage for transmission to the RD reader.
  • the CPU processing unit is connected to the MEM memory by address and data buses, for transmitting an address AD to access and a word W to store or read in the memory at the address AD.
  • the integrated circuit also comprises a clock signal generation circuit CKGEN providing a first clock signal SF0 which clock the decoder DEC and a second clock signal SFC which clock the modulator MOD.
  • the transmission of data between the integrated circuit TG and the reader RD is for example carried out using a modulation ASK (Amplitude Shift Keying) or PSK (Phase Shift Keying).
  • the DEM demodulator provides the decoder an RS signal whose shape corresponds to the envelope of the received signal.
  • the decoder samples this signal using the first clock signal SFo to obtain a binary signal containing the received data.
  • Figure 2 shows the clock signal generating circuit CKGEN.
  • This circuit. comprises a local oscillator OSC and a first counter CPT1.
  • the oscillator generates the first clock signal SF 0 of frequency Fo.
  • the counter CPT1 receives the clock signal SF0 and the signal RS coming from the demodulator DEM.
  • the output of the counter is connected to the input of a state machine SM which distributes the value of the counter in several registers including a register NEVT1.
  • the register NEVT1 is connected to the input of a DIV divider whose output is connected to an NFC register.
  • the circuit CKGEN comprises a second counter CPT2 receiving the clock signal SF0 and controlled by the value contained in the NFC register.
  • the output of the counter CPT2 provides the SFC clock signal at the output of the CKGEN circuit.
  • the first counter CPT1 counts the pulses of the signal SFo between a rising edge and a falling edge of the signal RS. For this purpose, it is initialized and triggered at each rising edge of the signal RS, and stopped at each falling edge of this signal. The value of the counter is therefore proportional to the duration of a pulse of the signal RS.
  • the state machine SM loads the registers to which it is connected with the value of the counter CPT1 according to an expected order of the different events in the received frames, each event corresponding to a pulse.
  • the value of the counter CPT1 is loaded by the state machine SM into the register NEVT1.
  • the divisor DIV divides the value contained in this register by a constant factor R.
  • the division result is stored in the NFC register.
  • the counter CPT2 counts the pulses of the clock signal SF 0, and outputs the clock signal SFC which includes a pulse each time the counter has reached the value contained in the NFC register.
  • the reference event EVT1 generally consists of a pulse having a predefined duration, which is transmitted only in a first frame of a communication session between a reader RD and the integrated circuit TG.
  • the reference event is provided to allow the integrated circuit TG to generate a clock frequency FC having a value required by the reader RD to exchange data with the latter. It is therefore not possible to use new occurrences of the reference event in the signal received by the integrated circuit to reset the frequency of clock FC, in case of drift of the frequency Fo of the local oscillator OSC.
  • the circuit CKGEN comprises two additional registers NEVT2 and NEVT20 connected to the state machine SM and to the inputs of a comparator C1.
  • the output of the comparator is connected to an input of a correction circuit COR applying a correction to the value of the NFC register according to the result of the comparison.
  • the two registers NEVT2 and NEVT20 receive from the state machine SM the value of the counter CPT1 when a second event EVT2 distinct from the first event appears in the received signal RS.
  • the register NEVT20 receives the value of the counter CPT1 when a first occurrence of the second event appears in the received signal, while the register NEVT2 receives the value of the counter CPT1 when new occurrences of the second event appear in the received signal.
  • the comparator C1 supplies the correction circuit COR with the difference between the values contained in the two registers NEVT2 and NEVT20.
  • This difference is representative of a variation in the measurement of the duration of the second event. This duration is defined by the RD reader and is therefore assumed to be constant. Therefore, a variation of this measurement reveals a variation of the frequency Fo of the oscillator.
  • the frequency FC of the clock signal SFC is adjusted several times during a communication session of the integrated circuit TG with a reader RD, even if the reference event EVT1 used for the determination of the frequency FC clock is transmitted only once.
  • the correction circuit COR applies a correction to the value of the NFC register when the value received from the comparator exceeds a certain threshold.
  • the correction applied by the circuit COR may consist in incrementing or decrementing the value of the register by a fixed value depending on whether the value supplied by the comparator C1 is positive or negative.
  • the NFC register is incremented or decremented according to whether the variation of the characteristic of the second event EVT2 is increasing or decreasing.
  • the correction circuit transfers the contents of the register NEVT2 into the register NEVT20 when it applies a correction to the contents of the NFC register.
  • the CKGEN circuit comprises two additional additional NDO and ND00 registers connected to the state machine and to the inputs of a comparator C2.
  • the output of the comparator C2 is connected to an input of the correction circuit COR.
  • the two registers ND0 and ND00 receive from the state machine SM the value of the counter CPT1 when a third event distinct from the first two events appears in the received signal RS.
  • the register ND00 receives the value of the counter CPT1 when a first occurrence of the third event appears in the received signal, while the register NDO receives the value of the counter CPT1 when new occurrences of the third event appear in the received signal.
  • the correction circuit COR uses the output of the comparator C2 in a manner analogous to the output of the comparator C1 to correct the value stored in the NFC register.
  • This arrangement makes it possible to adjust the FC frequency of the SFC clock signal even more frequently. In furthermore, it makes it possible to obtain better adjustment accuracy if one of the second and third events has a low occurrence frequency in the received signal, and the other event has insufficient time to obtain good accuracy.
  • FIG. 3A represents a procedure that is executed upon reception by the integrated circuit TG of the first frame of a communication session between a reader and an integrated circuit. This procedure consists of the following successive steps:
  • step 11 occurrence of the events EVT1, EVT2 and DO and loading of the duration of these events in the registers NEVT1, NEVT20 and ND00,
  • Step 12 calculation of the value contained in the NFC register as a function of the duration NEVT1 of the event EVT1, and step 13: generation of the clock signal SFC at the frequency FC according to the contents of the NFC register.
  • the flowchart of FIG. 3B represents a procedure that is executed on receipt of the second frame and each of the following frames transmitted by the reader RD to the integrated circuit TG during the session. This procedure consists of the following successive steps:
  • step 21 occurrence of events EVT2 and DO and loading of the duration of these events in the registers NEVT2 and NDO,
  • Step 22 calculating the difference A between the values contained in the registers NEVT2 and NEVT20, and the difference B between the values contained in the registers ND0 and ND00
  • step 23 calculating a new value of the NFC register according to the previous value of the NFC register and the differences A and B, and
  • step 24 generation of the SFC clock signal at the frequency FC according to the contents of the NFC register.
  • Figs. 4A and 4B show the shape of a first frame and subsequent frames transmitted by a reader RD to the integrated circuit TG during a session.
  • the first frame received by the integrated circuit comprises a header successively comprising:
  • the following pulses correspond to the bits DO at 0 and D1 to 1 of the data transmitted in the frame.
  • the following frames represented in FIG. 4B comprise a header comprising the same pulses as the first frame, except for the pulse corresponding to the first EVT1 event.
  • the pulse with the longest duration is that corresponding to the first EVT1 event which is used to determine the clock frequency FC of the SFC output signal of the CKGEN circuit.
  • the pulse corresponding to the third event OD used to adjust the frequency FC appears most frequently in the frames, but has the shortest duration of the three events.
  • the state machine SM distributes the successive values of the counter CPT1 in the registers NEVT1, NEVT20, NEVT2, ND00 and ND0 according to the order of occurrence of the corresponding events in the frames received during a session.
  • the NEVTl, NEVT20 and NDOO registers are filled in the first frame received during a session, while the NEVT2 and NDO registers are updated each subsequent frame received during the session.
  • the state machine can also detect bits at 0 in the received data and load the counter value CPT1 into the NDO register.
  • FIGS. 5A and 5B show evolution curves from the instant t0 of reception of a first frame, the following information:
  • FIG. 5A shows that if the frequency Fo is not constant, while the content of the NFC register remains constant, the frequency FC substantially follows the variations of the frequency Fo, and leaves a tolerance zone delimited by high frequencies. FCM and low FCm.
  • FIG. 5B shows the same signals as FIG. 5A, when the content of the NFC register is corrected by the correction circuit COR as a function of the drift of the frequency Fo determined by measuring the evolution of the duration of EVT2 events and / or DO. This figure shows that if such a correction is made, the FC frequency remains in the FCm-FCM tolerance zone.
  • the decoding performed by the decoder DEC consists in counting the time between 2 fronts by means of the counter CPT1 clocked by the first clock signal SF 0. The number obtained is compared to NEVT2 / 2. The result of the comparison indicates whether it is a datum at 0 ( ⁇ NEVT2 / 2) or a datum at 1 (> NEVT2 / 2).
  • the device according to the invention is susceptible of various variants.
  • the invention is not limited to adjusting a clock frequency as a function of pulse duration measurements. It is possible to envisage a measurement of any other characteristic, such as, for example, a number of pulses between two particular events.
  • the pulse duration measurements can be performed between two successive opposite fronts or in the same direction (between two rising edges or between two successive falling fronts). Neither is it necessary for the measurement of the first event and the first measure of the second event to be performed at the same time
  • the measured events do not have to appear in the same signal.
  • the correction applied to the first measure may consist in determining this measure without taking into account the previous value of this measure.
  • the invention does not necessarily apply to contactless chips. It applies more generally to any system comprising transmitting and / or receiving circuits using a clock frequency determined from the received signal.

Abstract

L'invention concerne un procédé de génération d'un signal d'horloge comprenant des étapes de: mesure à l'aide d'un premier signal d'horloge (SFo) d'une caractéristique d'un événement de référence (EVT1) dans un signal reçu (RS); déterminer à l'aide du premier signal d'horloge, une variation d'une caractéristique d'un second événement (EVT2, DO) dans un signal reçu (RS) ; corriger la mesure (NEVT1, NFC) en fonction de la variation de la caractéristique du second événement ; et générer un second signal d'horloge (SFC) à partir du premier signal d'horloge en fonction de la mesure corrigée (NFC). Application aux circuits d'émission et de réception d'une puce sans contact.

Description

PROCÉDÉ DE GÉNÉRATION D'UN SIGNAL D'HORLOGE
La présente invention concerne la génération d'un signal d'horloge dans un circuit intégré.
La présente invention s'applique notamment, mais non exclusivement aux puces sans contact, telles que les puces RFID (Radio-Frequency IDentification tag) . De telles puces comprennent généralement des circuits d'émission et de réception de signaux radioélectriques modulés pour échanger des données avec un lecteur, un circuit d'alimentation électrique pour générer à partir du champ électromagnétique généré par le lecteur une tension d'alimentation du circuit intégré, une unité de traitement, et une mémoire non volatile, par exemple de type EEPROM.
Les circuits d'émission et de réception de la puce utilisent un signal d'horloge dont la fréquence doit varier le moins possible pour pouvoir décoder les données reçues et émettre des signaux susceptibles d'être décodés par une unité de réception d'un lecteur.
En outre, ce signal d'horloge doit être synchronisé avec celui du lecteur. A cet effet, le lecteur envoie à la puce un signal de référence à partir duquel la puce ajuste la fréquence de son signal d'horloge.
Or, pour générer un signal d'horloge ayant une fréquence constante, on utilise généralement un oscillateur local qui produit une fréquence de référence à partir de laquelle le signal d'horloge est généré.
Cependant, il est difficile de produire une telle fréquence de référence dans un circuit intégré tel qu'une puce sans contact. En effet, les oscillateurs s'avèrent sensibles à leur environnement, et en particulier aux variations de température. Par ailleurs, une puce sans contact peut être soumise à des environnements très variables. En outre, la température interne d'une puce peut varier d'une manière importante durant une session de communication avec un lecteur. Il en résulte que la fréquence de référence générée par l'oscillateur local peut également varier au cours d'une session de communication.
Par ailleurs, le signal de référence permettant à la puce de déterminer sa fréquence d'horloge n'est généralement transmis qu'une seule fois, au début d'une session de communication avec un lecteur. Il en résulte que la puce n'a pas la possibilité de réajuster sa fréquence d'horloge plusieurs fois au cours d'une session.
La présente invention a pour objet de réguler une fréquence d'horloge sur la base d'un signal reçu.
Cet objectif est atteint par la prévision d'un procédé de génération d'un signal d'horloge comprenant des étapes consistant à :
— effectuer à l'aide d'un premier signal d'horloge une première mesure d'une caractéristique d'un événement de référence dans un signal reçu, et
— générer un second signal d'horloge à partir du premier signal d'horloge en fonction de la première mesure.
Selon l'invention, le procédé comprend des étapes consistant à :
— déterminer à l'aide du premier signal d'horloge, une variation d'une caractéristique d'au moins un second événement dans un signal reçu, le second événement étant distinct de l'événement de référence, et — corriger la première mesure en fonction de la variation de la caractéristique du second événement, le second signal d'horloge étant généré en fonction de la première mesure corrigée .
Selon un mode de réalisation de l'invention, le procédé comprend des étapes consistant à : — effectuer une seconde mesure d'une caractéristique d'une première occurrence du second événement dans le signal reçu,
— effectuer une troisième mesure de la caractéristique d'une nouvelle occurrence du second événement dans le signal reçu, les seconde et troisième mesures étant effectuées à l'aide du premier signal d'horloge,
— effectuer une comparaison de la troisième mesure avec la seconde mesure, et - corriger la première mesure en fonction du résultat de la comparaison.
Selon un mode de réalisation de l'invention, une mesure de la caractéristique de chaque nouvelle occurrence du second événement dans le signal reçu est effectuée et comparée avec la seconde mesure, la première mesure étant corrigée en fonction du résultat de la comparaison.
Selon un mode de réalisation de l'invention, chaque événement dans le signal reçu est une impulsion comportant deux fronts, et les mesures sont effectuées en comptant le nombre d' impulsions du premier signal d'horloge entre les deux fronts.
Selon un mode de réalisation de l'invention, le second signal d'horloge est généré en divisant la fréquence du premier signal d'horloge par la première mesure .
Selon un mode de réalisation de l'invention, la première mesure est préalablement divisée par un nombre constant avant d' être utilisée pour générer le second signal d'horloge.
Selon un mode de réalisation de l'invention, la correction de la première mesure est effectuée si la variation de la caractéristique du second événement dépasse une certaine valeur de seuil . Selon un mode de réalisation de l'invention, la correction de la première mesure est effectuée en incrémentant ou en décrémentant la première mesure d'une valeur fixe selon que la variation de la caractéristique du second événement est croissante ou décroissante.
L'invention concerne également un dispositif de génération d'un signal d'horloge comprenant :
- des moyens de mesure pour effectuer une première mesure d'une caractéristique d'un événement de référence dans un signal reçu, à l'aide d'un premier signal d'horloge, et
- des moyens de génération d'un second signal d'horloge à partir du premier signal d'horloge en fonction de la première mesure. Selon l'invention, le dispositif comprend :
- des moyens pour déterminer une variation d'une caractéristique d'au moins un second événement dans un signal reçu, à l'aide du premier signal d'horloge, le second événement étant distinct de l'événement de référence,
- des moyens de correction pour corriger la première mesure en fonction de la variation de la caractéristique du second événement, le second signal d'horloge étant généré en fonction de la première mesure corrigée .
Selon un mode de réalisation de l'invention, les moyens de mesure effectuent une seconde mesure de la caractéristique d'une première occurrence du second événement dans le signal reçu, et une troisième mesure de la caractéristique d'une nouvelle occurrence du second événement dans le signal reçu, le dispositif comprenant des moyens de comparaison pour effectuer une comparaison de la troisième mesure avec la seconde mesure, les moyens de correction corrigeant la première mesure en fonction du résultat de la comparaison. Selon un mode de réalisation de l'invention, les moyens de mesure effectuent une mesure de la caractéristique de chaque nouvelle occurrence du second événement dans le signal reçu, les moyens de comparaison effectuent une comparaison de chaque nouvelle mesure à la seconde mesure, et les moyens de correction corrigent la première mesure à chaque comparaison.
Selon un mode de réalisation de l'invention, les moyens de génération du second signal d'horloge divisent la fréquence du premier signal d'horloge par la première mesure .
Selon un mode de réalisation de l'invention, les moyens de génération du second signal d'horloge divisent préalablement la première mesure par un nombre constant, le résultat de la division étant utilisé pour générer le second signal d'horloge.
Selon un mode de réalisation de l'invention, les moyens de correction appliquent une correction à la première mesure si la variation de la caractéristique du second événement dépasse une certaine valeur de seuil .
Selon un mode de réalisation de l'invention, les moyens de correction appliquent une correction à la première mesure en incrémentant ou en décrémentant la première mesure d'une valeur fixe selon que la variation de la caractéristique du second événement est croissante ou décroissante.
L'invention concerne également un circuit intégré comprenant un dispositif tel que défini ci-avant.
Selon un mode de réalisation de l'invention, le circuit intégré comprend des circuits d'émission et de réception de signaux radioélectriques modulés, un circuit d'alimentation électrique pour générer à partir de signaux radioélectriques reçus une tension d'alimentation du circuit intégré, une unité de traitement et une mémoire non volatile. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante d'un mode de réalisation de l'invention, faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente sous la forme de blocs l'architecture d'une puce sans contact ;
- la figure 2 représente sous la forme de blocs un circuit de génération d'un signal d'horloge selon l'invention ; les figures 3A et 3B sont des organigrammes de procédures d'ajustement de la fréquence d'un signal d'horloge, selon l'invention ;
- les figures 4A et 4B représentent sous la forme de chronogrammes la forme de signaux transmis à une puce sans contact ;
- la figure 5A représente des courbes de variation de certains signaux dans un circuit de génération d'horloge ne comportant pas de dispositif de régulation ; - la figure 5B représente des courbes de variations de certains signaux dans le circuit de génération d'horloge illustré sur la figure 2.
La figure 1 représente un circuit intégré TG tel qu'une puce sans contact, comprenant une unité de traitement CPU couplée à une mémoire MEM. L'unité de traitement communique avec un lecteur externe RD couplé à une antenne 2, à l'aide d'une antenne 1 connectée à un étage radio-fréquence RFST. L'étage RFST est connecté à un démodulateur DEM et à un modulateur MOD. Le démodulateur est connecté à un décodeur DEC qui fournit à l'unité de traitement CPU des données reçues et démodulées . Le modulateur module des données fournies par l'unité de traitement et applique les données modulées à l'étage RFST en vue de leur émission vers le lecteur RD. L'unité de traitement CPU est connectée à la mémoire MEM par des bus d'adresse et de donnée, permettant de transmettre une adresse AD à accéder et un mot W à mémoriser ou lu dans la mémoire à l'adresse AD.
Par ailleurs, l'étage RFST produit à partir d'un champ électrique ou électromagnétique rayonné par le lecteur RD, une tension continue Vcc pour alimenter le circuit intégré TG. Le circuit intégré comprend également un circuit de génération de signal d'horloge CKGEN fournissant un premier signal d'horloge SFo qui cadence le décodeur DEC et un second signal d'horloge SFC qui cadence le modulateur MOD.
La transmission de données entre le circuit intégré TG et le lecteur RD est par exemple effectuée à l'aide d'une modulation ASK (Amplitude Shift Keying) ou PSK (Phase Shift Keying) . Le démodulateur DEM fournit au décodeur un signal RS dont la forme correspond à l'enveloppe du signal reçu. Le décodeur échantillonne ce signal à l'aide du premier signal d'horloge SFo pour obtenir un signal binaire contenant les données reçues. La figure 2 représente le circuit de génération de signal d'horloge CKGEN. Ce circuit. comprend un oscillateur local OSC et un premier compteur CPTl. L'oscillateur génère le premier signal d'horloge SFo de fréquence Fo. Le compteur CPTl reçoit le signal d'horloge SFo et le signal RS provenant du démodulateur DEM. La sortie du compteur est connectée à l'entrée d'une machine d'état SM qui distribue la valeur du compteur dans plusieurs registres dont un registre NEVTl. Le registre NEVTl est connecté à l'entrée d'un diviseur DIV dont la sortie est connectée à un registre NFC.
Le circuit CKGEN comprend un second compteur CPT2 recevant le signal d'horloge SFo et commandé par la valeur contenue dans le registre NFC. La sortie du compteur CPT2 fournit le signal d'horloge SFC en sortie du circuit CKGEN. Le premier compteur CPTl compte les impulsions du signal SFo entre un front montant et un front descendant du signal RS. A cet effet, il est initialisé et déclenché à chaque front montant du signal RS, et arrêté à chaque front descendant de ce signal . La valeur du compteur est donc proportionnelle à la durée d'une impulsion du signal RS.
La machine d'état SM charge les registres auxquels elle est connectée avec la valeur du compteur CPTl en fonction d'un ordre attendu des différents événements dans les trames reçues, chaque événement correspondant à une impulsion.
A la suite de l'apparition d'un événement de référence EVTl dans le signal reçu RS, la valeur du compteur CPTl est chargée par la machine d'état SM dans le registre NEVTl. Le diviseur DIV divise la valeur contenue dans ce registre par un facteur constant R. Le résultat de la division est mémorisé dans le registre NFC. Le compteur CPT2 compte les impulsions du signal d'horloge SFo, et génère en sortie le signal d'horloge SFC qui comporte une impulsion à chaque fois que le compteur a atteint la valeur contenue dans le registre NFC.
L'événement de référence EVTl consiste généralement en une impulsion ayant une durée prédéfinie, qui est transmise uniquement dans une première trame d'une session de communication entre un lecteur RD et le circuit intégré TG. L'événement de référence est prévu pour permettre au circuit intégré TG de générer une fréquence d'horloge FC ayant une valeur requise par le lecteur RD pour échanger des données avec ce dernier. Il n'est donc pas possible d'utiliser de nouvelles occurrences de l'événement de référence dans le signal reçu par le circuit intégré pour recaler la fréquence d'horloge FC, en cas de dérive de la fréquence Fo de l'oscillateur local OSC.
Selon l'invention, le circuit CKGEN comprend deux registres supplémentaires NEVT2 et NEVT20 connectés à la machine d'état SM et aux entrées d'un comparateur Cl. La sortie du comparateur est connectée à une entrée d'un circuit de correction COR appliquant une correction à la valeur du registre NFC en fonction du résultat de la comparaison. Les deux registres NEVT2 et NEVT20 reçoivent de la machine d'état SM la valeur du compteur CPTl lorsqu'un second événement EVT2 distinct du premier événement apparaît dans le signal reçu RS. Le registre NEVT20 reçoit la valeur du compteur CPTl lorsqu'une première occurrence du second événement apparaît dans le signal reçu, tandis que le registre NEVT2 reçoit la valeur du compteur CPTl lorsque de nouvelles occurrences du second événement apparaissent dans le signal reçu.
Le comparateur Cl fournit au circuit de correction COR la différence entre les valeurs contenues dans les deux registres NEVT2 et NEVT20. Cette différence est représentative d'une variation de la mesure de la durée du second événement. Cette durée est définie par le lecteur RD et est donc supposée constante. Par conséquent, une variation de cette mesure révèle une variation de la fréquence Fo de l'oscillateur.
Grâce à ces dispositions, la fréquence FC du signal d'horloge SFC est ajustée plusieurs fois au cours d'une session de communication du circuit intégré TG avec un lecteur RD, même si l'événement de référence EVTl servant à la détermination de la fréquence d'horloge FC n'est transmis qu'une seule fois.
Il convient de noter que plus les valeurs mémorisées dans les registres sont élevées, c'est-à-dire plus les événements mesurés présentent une durée longue, meilleure est la précision de la correction.
Dans un mode de réalisation du circuit de correction COR, celui-ci applique une correction à la valeur du registre NFC lorsque la valeur reçue du comparateur dépasse un certain seuil. La correction appliquée par le circuit COR peut consister à incrémenter ou décrémenter la valeur du registre d'une valeur fixe selon que la valeur fournie par le comparateur Cl est positive ou négative. En d'autres termes, le registre NFC est incrémenté ou décrémenté selon que la variation de la caractéristique du second événement EVT2 est croissante ou décroissante. Dans ce cas, le circuit de correction transfère le contenu du registre NEVT2 dans le registre NEVT20 lorsqu'il applique une correction au contenu du registre NFC.
Selon un mode de réalisation de l'invention, le circuit CKGEN comprend deux autres registres NDO et ND00 supplémentaires connectés à la machine d'état et aux entrées d'un comparateur C2. La sortie du comparateur C2 est connectée à une entrée du circuit de correction COR. Les deux registres NDO et ND00 reçoivent de la machine d'état SM la valeur du compteur CPTl lorsqu'un troisième événement distinct des deux premiers événements apparaît dans le signal reçu RS. Le registre ND00 reçoit la valeur du compteur CPTl lorsqu'une première occurrence du troisième événement apparaît dans le signal reçu, tandis que le registre NDO reçoit la valeur du compteur CPTl lorsque de nouvelles occurrences du troisième événement apparaissent dans le signal reçu. Le circuit de correction COR utilise la sortie du comparateur C2 d'une manière analogue à la sortie du comparateur Cl pour corriger la valeur mémorisée dans le registre NFC.
Cette disposition permet d'ajuster encore plus fréquemment la fréquence FC du signal d'horloge SFC. En outre, elle permet d'obtenir une meilleure précision d'ajustement si l'un des second et troisième événements présente une faible fréquence d'apparition dans le signal reçu, et que l'autre événement présente une durée insuffisante pour obtenir une bonne précision.
Les figures 3A et 3B illustrent sous la forme d'organigrammes le fonctionnement du circuit de génération d'horloge CKGEN. L'organigramme de la figure 3A représente une procédure qui est exécutée à la réception par le circuit intégré TG de la première trame d'une session de communication entre un lecteur et un circuit intégré. Cette procédure comprend les étapes successives suivantes :
- étape 11 : apparition des événements EVTl, EVT2 et DO et chargement de la durée de ces événements dans les registres NEVTl, NEVT20 et ND00,
— étape 12 : calcul de la valeur contenue dans le registre NFC en fonction de la durée NEVTl de l'événement EVTl, et - étape 13 : génération du signal d'horloge SFC à la fréquence FC en fonction du contenu du registre NFC.
L'organigramme de la figure 3B représente une procédure qui est exécutée à la réception de la seconde trame et de chacune des trames suivantes, transmises par le lecteur RD au circuit intégré TG durant la session. Cette procédure comprend les étapes successives suivantes :
- étape 21 : apparition des événements EVT2 et DO et chargement de la durée de ces événements dans les registres NEVT2 et NDO,
— étape 22 : calcul de l'écart A entre les valeurs contenues dans les registres NEVT2 et NEVT20, et de l'écart B entre les valeurs contenues dans les registres NDO et ND00, - étape 23 : calcul d'une nouvelle valeur du registre NFC en fonction de la valeur précédente du registre NFC et des écarts A et B, et
- étape 24 : génération du signal d'horloge SFC à la fréquence FC en fonction du contenu du registre NFC.
Les figures 4A et 4B représentent la forme d'une première trame et des trames suivantes transmises par un lecteur RD au circuit intégré TG durant une session. La première trame reçue par le circuit intégré comporte une entête comprenant successivement :
- une séquence de délimitation DEL,
— une première impulsion correspondant au troisième événement DO et constituée par un bit à 0,
— une seconde impulsion correspondant au second événement EVT2 , et
— une troisième impulsion correspondant au premier événement EVTl.
Les impulsions suivantes correspondent aux bits DO à 0 et Dl à 1 des données transmises dans la trame. Les trames suivantes représentées sur la figure 4B comportent une entête comprenant les mêmes impulsions que la première trame, sauf l'impulsion correspondant au premier événement EVTl .
On peut remarquer que l'impulsion ayant la durée la plus longue est celle correspondant au premier événement EVTl qui est utilisé pour déterminer la fréquence d'horloge FC du signal de sortie SFC du circuit CKGEN. En outre, l'impulsion correspondant au troisième événement DO utilisé pour ajuster la fréquence FC apparaît le plus fréquemment dans les trames, mais présente la durée la plus courte des trois événements .
La machine d'état SM répartit les valeurs successives du compteur CPTl dans les registres NEVTl, NEVT20, NEVT2, ND00 et NDO en fonction de l'ordre d'apparition des événements correspondants dans les trames reçues durant une session. Les registres NEVTl, NEVT20 et NDOO sont remplis lors de la première trame reçue au cours d'une session, tandis que les registres NEVT2 et NDO sont mis à jour à chaque trame suivante reçue au cours de la session. La machine d'état peut également détecter les bits à 0 dans les données reçues et charger la valeur du compteur CPTl dans le registre NDO.
Les figures 5A et 5B représentent des courbes d'évolution à partir de l'instant tO de réception d'une première trame, des informations suivantes :
— la fréquence Fo du signal généré par l'oscillateur OSC,
— le contenu du registre NFC, et
— la fréquence de sortie FC du circuit CKGEN. La figure 5A montre que si la fréquence Fo n'est pas constante, tandis que le contenu du registre NFC reste constant, la fréquence FC suit sensiblement les variations de la fréquence Fo, et sort d'une zone de tolérance délimitée par des fréquences haute FCM et basse FCm.
La figure 5B montre les mêmes signaux que la figure 5A, lorsque le contenu du registre NFC est corrigé par le circuit de correction COR en fonction de la dérive de la fréquence Fo déterminée en mesurant l'évolution de la durée des événements EVT2 et/ou DO . Cette figure montre que si une telle correction est effectuée, la fréquence FC reste dans la zone de tolérance FCm-FCM.
Le décodage effectué par le décodeur DEC consiste à compter le temps entre 2 fronts par 1 ' intermédiaire du compteur CPTl cadencé par le premier signal d'horloge SFo. Le nombre obtenu est comparé à NEVT2/2. Le résultat de la comparaison indique s'il s'agit d'une donnée à 0 (< NEVT2/2) ou d'une donnée à 1 (> NEVT2/2) .
Il apparaîtra clairement à l'homme de l'art que le dispositif selon l'invention est susceptible de diverses variantes. Ainsi, l'invention n'est pas limitée à l'ajustement d'une fréquence d'horloge en fonction de mesures de durées d'impulsions. On peut envisager une mesure de toute autre caractéristique, telle que par exemple un nombre d' impulsions entre deux événements particuliers. En outre, les mesures de durées d'impulsion peuvent être effectuées entre deux fronts successifs inverses ou de même sens (entre deux fronts montants ou entre deux fronts descendants successifs) . II n'est pas non plus nécessaire que la mesure du premier événement et la première mesure du second événement soient effectuées au même moment
(consécutivement dans la même trame) . D'une manière générale, il n'est pas nécessaire que les événements mesurés apparaissent dans le même signal .
On peut également envisager de corriger la première mesure NEVTl indifféremment avant ou après la division opérée par le diviseur DIV. La correction appliquée à la première mesure peut consister à déterminer cette mesure sans tenir compte de la valeur précédente de cette mesure .
L'invention ne s'applique pas nécessairement aux puces sans contact. Elle s'applique plus généralement à tout système comportant des circuits d'émission et/ou de réception utilisant une fréquence d'horloge déterminée à partir du signal reçu.

Claims

REVENDICATIONS
1. Procédé de génération d'un signal d'horloge comprenant des étapes consistant à :
- effectuer à l'aide d'un premier signal d'horloge (SFo) une première mesure (NEVTl) d'une caractéristique d'un événement de référence (EVTl) dans un signal reçu (RS) , et
- générer un second signal d'horloge (SFC) à partir du premier signal d'horloge en fonction de la première mesure, caractérisé en ce gu' il comprend des étapes consistant à :
- déterminer à l'aide du premier signal d'horloge (SFo), une variation d'une caractéristique d'au moins un second événement (EVT2, DO) dans un signal reçu (RS) , le second événement étant distinct de l'événement de référence, et
- corriger la première mesure (NEVTl, NFC) en fonction de la variation de la caractéristique du second événement, le second signal d'horloge (SFC) étant généré en fonction de la première mesure corrigée.
2. Procédé selon la revendication 1, comprenant des étapes consistant à :
- effectuer une seconde mesure (NEVT20, NDOO) d'une caractéristique d'une première occurrence du second événement (EVT2, DO) dans le signal reçu (RS),
- effectuer une troisième mesure (NEVT2, NDO) de la caractéristique d'une nouvelle occurrence du second événement dans le signal reçu, les seconde et troisième mesures étant effectuées à l'aide du premier signal d'horloge (SFo) ,
- effectuer une comparaison de la troisième mesure avec la seconde mesure, et - corriger la première mesure (NEVTl, NFC) en fonction du résultat de la comparaison.
3. Procédé selon la revendication 2, dans lequel une mesure de la caractéristique de chaque nouvelle occurrence du second événement (EVT2, DO) dans le signal reçu (RS) est effectuée et comparée avec la seconde mesure, la première mesure (NEVTl, NFC) étant corrigée en fonction du résultat de la comparaison.
4. Procédé selon l'une des revendications 1 à 3, dans lequel chaque événement (EVTl, EVT2, DO) dans le. signal reçu est une impulsion comportant deux fronts, et les mesures sont effectuées en comptant le nombre d'impulsions du premier signal d'horloge (SFo) entre les deux fronts .
5. Procédé selon l'une des revendications 1 à 4, dans lequel le second signal d'horloge (SFC) est généré en divisant la fréquence (Fo) du premier signal d'horloge (SFo) par la première mesure (NEVTl, NFC) .
6. Procédé selon l'une des revendications 1 à 5, dans lequel la première mesure (NEVTl) est préalablement divisée par un nombre constant (R) avant d'être utilisée pour générer le second signal d'horloge (SFC) .
7. Procédé selon l'une des revendications 1 à 6, dans lequel la correction de la première mesure (NEVTl, NFC) est effectuée si la variation de la caractéristique du second événement (EVT2, DO) dépasse une certaine valeur de seuil.
8. Procédé selon l'une des revendications 1 à 7, dans lequel la correction de la première mesure (NEVTl, NFC) est effectuée en incrémentant ou en décrémentant la première mesure d'une valeur fixe selon que la variation de la caractéristique du second événement (EVT2, DO) est croissante ou décroissante.
9. Dispositif de génération d'un signal d'horloge comprenant :
- des moyens de mesure (CPTl, SM) pour effectuer une première mesure (NEVTl) d'une caractéristique d'un événement de référence (EVTl) dans un signal reçu (RS) , à l'aide d'un premier signal d'horloge (SFo), et
— des moyens de génération (CPT2) d'un second signal d'horloge (SFC) à partir du premier signal d'horloge en fonction de la première mesure, caractérisé en ce qu'il comprend :
- des moyens (Cl, C2) pour déterminer une variation d'une caractéristique d'au moins un second événement (EVT2, DO) dans un signal reçu (RS), à l'aide du premier signal d'horloge (SFo), le second événement étant distinct de l'événement de référence,
— des moyens de correction (COR) pour corriger la première mesure (NEVTl, NFC) en fonction de la variation de la caractéristique du second événement
(EVT2, DO), le second signal d'horloge (SFC) étant généré en fonction de la première mesure corrigée.
10. Dispositif selon la revendication 9, dans lequel les moyens de mesure (CPTl, SM) effectuent une seconde mesure (NEVT20, NDOO) de la caractéristique d'une première occurrence du second événement (EVT2, DO) dans le signal reçu (RS) , et une troisième mesure (NEVT2, NDO) de la caractéristique d'une nouvelle occurrence du second événement dans le signal reçu, le dispositif comprenant des moyens de comparaison (Cl, C2) pour effectuer une comparaison de la troisième mesure avec la seconde mesure, les moyens de correction (COR) corrigeant la première mesure (NEVTl, NFC) en fonction du résultat de la comparaison.
11. Dispositif selon la revendication 10, dans lequel les moyens de mesure (CPTl, SM) effectuent une mesure (NEVT2, NDO) de la caractéristique de chaque nouvelle occurrence du second événement (EVT2, DO) dans le signal reçu (RS) , les moyens de comparaison (Cl, C2) effectuent une comparaison de chaque nouvelle mesure à la seconde mesure (NEVT20, ND00) , et les moyens de correction (COR) corrigent la première mesure (NEVTl, NFC) à chaque comparaison.
12. Dispositif selon l'une des revendications 9 à
11, dans lequel chaque événement (EVTl, EVT2, DO) dans le signal reçu (RS) est une impulsion comportant deux fronts, et les mesures sont effectuées en comptant le nombre d'impulsions du premier signal d'horloge (SFo) entre les deux fronts .
13. Dispositif selon l'une des revendications 9 à
12, dans lequel les moyens de génération (DIV, CPT2) du second signal d'horloge (SFC) divisent la fréquence (Fo) du premier signal d'horloge (SFo) par la première mesure (NEVTl, NFC) .
14. Dispositif selon l'une des revendications 9 à
13, dans lequel les moyens de génération (DIV, CPT2) du second signal d'horloge (SFC) divisent préalablement la première mesure (NEVTl) par un nombre constant (R) , le résultat de la division (NFC) étant utilisé pour générer le second signal d'horloge (SFC) .
15. Dispositif selon l'une des revendications 9 à
14, dans lequel les moyens de correction (COR) appliquent une correction à la première mesure (NEVTl, NFC) si la variation de la caractéristique du second événement (EVT2, DO) dépasse une certaine valeur de seuil.
16. Dispositif selon l'une des revendications 9 à
15, dans lequel les moyens de correction (COR) appliquent une correction à la première mesure (NEVTl, NFC) en incrémentant ou en décrémentant la première mesure d'une valeur fixe selon que la variation de la caractéristique du second événement (EVT2, DO) est croissante ou décroissante.
17. Circuit intégré (TG) caractérisé en ce qu'il comprend un dispositif selon l'une des revendications 9 à 16.
18. Circuit intégré (TG) selon la revendication 17, comprenant des circuits d'émission et de réception (RFST, MOD, DEM, DEC) de signaux radioélectriques modulés, un circuit d'alimentation électrique (RFST) pour générer à partir de signaux radioélectriques reçus une tension d'alimentation du circuit intégré, une unité de traitement (CPU) et une mémoire non volatile (MEM) .
EP06778895A 2005-09-06 2006-07-20 Procede de generation d'un signal d'horloge Withdrawn EP1922834A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0509082A FR2890465A1 (fr) 2005-09-06 2005-09-06 Procede de generation d'un signal d'horloge
PCT/FR2006/001778 WO2007028867A1 (fr) 2005-09-06 2006-07-20 Procede de generation d'un signal d'horloge

Publications (1)

Publication Number Publication Date
EP1922834A1 true EP1922834A1 (fr) 2008-05-21

Family

ID=36293323

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06778895A Withdrawn EP1922834A1 (fr) 2005-09-06 2006-07-20 Procede de generation d'un signal d'horloge

Country Status (6)

Country Link
US (1) US7675341B2 (fr)
EP (1) EP1922834A1 (fr)
JP (1) JP2009507442A (fr)
CN (1) CN101258705B (fr)
FR (1) FR2890465A1 (fr)
WO (1) WO2007028867A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024727B1 (en) * 2013-05-24 2015-05-05 Google Inc. Utilizing oscillator frequency divider settings as a temperature sensor in radio frequency applications

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113654A (ja) * 1995-10-16 1997-05-02 Nec Ic Microcomput Syst Ltd 間欠受信制御器
JP3913388B2 (ja) * 1999-02-01 2007-05-09 三洋電機株式会社 固体撮像装置
JP4037269B2 (ja) * 2001-02-12 2008-01-23 シンボル テクノロジーズ インコーポレイテッド 無線周波数識別アーキテクチャ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2007028867A1 *

Also Published As

Publication number Publication date
FR2890465A1 (fr) 2007-03-09
CN101258705B (zh) 2012-07-04
US7675341B2 (en) 2010-03-09
CN101258705A (zh) 2008-09-03
WO2007028867A1 (fr) 2007-03-15
JP2009507442A (ja) 2009-02-19
US20080211562A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
FR2906377A1 (fr) Generateur et procede de generation de signal d&#39;horloge
FR2746995A1 (fr) Procede et dispositif de codage de transmission et utilisation de ce procede
EP1045336A1 (fr) Fonctionnement en couplage très proche d&#39;un système à transpondeur électromagnétique
EP1143377B1 (fr) Transpondeur actif ayant des moyens permettant de varier la distance maximale de communication
EP1670200B1 (fr) Procédé et dispositif de génération d&#39;horloge de décodage à partir d&#39;un signal asynchrone de données basé sur la norme EPC global
US7675358B2 (en) Semiconductor device
EP2428011A1 (fr) Démodulateur et système de transmission d&#39;informations modulées, notamment pour étiquette d&#39;identification radiofréquence
EP1922834A1 (fr) Procede de generation d&#39;un signal d&#39;horloge
EP3116182B1 (fr) Démodulateur en quadrature pour récepteur rfid à très haut débit
EP0647018B1 (fr) Comparateur de phase numérique
FR3052571A1 (fr) Procede de calibration d&#39;une horloge d&#39;un circuit de carte a puce, et systeme associe
EP1291817B1 (fr) Détection d&#39;une variation de l&#39;environnement d&#39;un circuit intégré
FR2548488A1 (fr) Dispositif de generation d&#39;un signal module en frequence
WO2000059173A1 (fr) Decodeur bpsk synchrone
FR3033411A1 (fr)
EP3116181B1 (fr) Récepteur rfid à très haut débit
EP1348968B1 (fr) Circuit numérique de mesure de la puissance d&#39;un signal
WO2004023791A1 (fr) Procede et capteur pour determiner le contraste local d&#39;une scene observee, par detection de la luminance emanant de cette scene
EP3766014B1 (fr) Microcircuit sans contact avec gestion d&#39;alimentation
EP1580893A1 (fr) Dispositif et procédé de détection de phase d&#39;un signal
FR2776436A1 (fr) Filtre numerique pour boucle de correction de rotation d&#39;un demodulateur qpsk ou qam
FR3113950A1 (fr) Mesure de fréquence
FR2738973A1 (fr) Procede de transmission de donnees numeriques
FR2811835A1 (fr) Procede et dispositif de mesure de la puissance d&#39;un signal electrique
FR2670307A1 (fr) Dispositif generateur de tension de programmation pour carte a memoire et procede d&#39;etalonnage d&#39;un tel dispositif.

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20080128

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT

RBV Designated contracting states (corrected)

Designated state(s): DE FR GB IT

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20090421