EP1738337A1 - Digitaler messumformer mit stromsignal - Google Patents

Digitaler messumformer mit stromsignal

Info

Publication number
EP1738337A1
EP1738337A1 EP05729510A EP05729510A EP1738337A1 EP 1738337 A1 EP1738337 A1 EP 1738337A1 EP 05729510 A EP05729510 A EP 05729510A EP 05729510 A EP05729510 A EP 05729510A EP 1738337 A1 EP1738337 A1 EP 1738337A1
Authority
EP
European Patent Office
Prior art keywords
output
reset
signal
current
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP05729510A
Other languages
English (en)
French (fr)
Other versions
EP1738337B1 (de
Inventor
Wolfgang Trunzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endress and Hauser SE and Co KG
Original Assignee
Endress and Hauser SE and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endress and Hauser SE and Co KG filed Critical Endress and Hauser SE and Co KG
Publication of EP1738337A1 publication Critical patent/EP1738337A1/de
Application granted granted Critical
Publication of EP1738337B1 publication Critical patent/EP1738337B1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C19/00—Electric signal transmission systems
    • G08C19/02—Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage

Definitions

  • the present invention relates to digital transmitters, in particular a transmitter with a current signal, in which the measured value is thus output by regulating a signal current or a feed current.
  • Digital transmitters are those that include at least one microprocessor for processing the measurement signals or for controlling internal functions. In safety-relevant applications in particular, it is necessary to be able to detect the failure of a transmitter or its components with a sufficiently high probability.
  • NAMUR recommendation NE43 suggests that in the case of measuring devices with a measuring signal current in a band range between 4 and 20 mA, a device failure with an error signal current outside this band range, e.g. no more than 3.6 mA or at least 21 mA is signaled.
  • the present invention has for its object to provide a digital transmitter that safely signals the failure of its microprocessor.
  • the object is achieved according to the invention by the transmitter according to independent claim 1.
  • the transmitter comprises a microprocessor with a reset input and a clock output for providing a periodic clock signal; a monitoring circuit with a clock input and a reset output; and a current controller for outputting a measurement signal current, which measurement signal current represents a measurement value in measurement operation in a first band range; and signals an error outside the first band range; in which
  • the clock input of the monitoring circuit is connected to the clock output of the microprocessor, the reset input of the microprocessor is connected to the reset output of the monitoring circuit, in the event of failure of the clock signal at the reset output of the monitoring circuit, a reset signal is periodically output will, further
  • the transmitter has a comparator circuit with a first input, which is connected via a low-pass filter to the reset output of the monitoring circuit, with a second input, to which a reference voltage is present, and with an output, which is connected to an input of the current regulator is, after repeated output of the reset signal, the voltage at the first input of the comparator circuit exceeds the reference voltage, so that at the output of the comparator there is an actuating signal which causes the current controller to output an error signal current outside the first band range.
  • the first band range for the measurement signal current is for example 4 to 20 mA.
  • the error signal current should be at least 21 mA or at most 3.6 mA.
  • the fault signal current is regulated to 22 mA.
  • the monitoring circuit can, for example, comprise a digital counter which counts from a start value and, when a limit value is exceeded or undershot, causes a reset signal to be output at the reset output.
  • the counter is reset to its starting value both by each pulse of the clock signal of the microprocessor and by the reset signal of the monitoring circuit.
  • the limit value is selected based on the counting speed of the counter and the clock frequency of the microprocessor such that the limit value is never under or exceeded when the clock signal is functioning. Furthermore, the limit value is selected so that after a reset signal is sent there is sufficient time to restart the microprocessor after a simple clock fault, so that the clock signal is output again at the output of the microprocessor before the limit value is reached. Therefore, a new reset signal is only output if a reset signal has not led to a successful reset in the expected time.
  • the low-pass filter via which the output signal of the monitoring circuit is fed to the comparator circuit, comprises an RC element.
  • the comparator circuit preferably comprises a first operational amplifier.
  • the current regulator comprises two parallel current regulator circuits, of which the first current regulator circuit regulates the measurement signal current in the first band range and the second current regulator circuit regulates the fault signal current to a value outside the first band region.
  • the second current regulator circuit can comprise a second operational amplifier, one input of which is connected to the output of the comparator circuit, and the output of which is connected to the base of a transistor, via which the fault signal current is set. It is currently preferred that the internal voltage supply for the second operational amplifier for regulating the error signal current takes place independently of the voltage supply for the current regulating circuit for regulating the measurement signal current. This ensures that the fault signal current can also be set if the voltage supply to the current regulator circuit for the measurement signal current has failed.
  • the first current regulator circuit for regulating the measurement signal current can be constructed similarly to the second current regulator circuit, the transmitter comprising an ASIC in a currently preferred embodiment and parts of the first current regulator circuit being integrated in the ASIC.
  • Fig. 3 an example of a current regulator for re-implementing the present invention.
  • the circuit of a transmitter according to the invention shown in FIG. 1 comprises a microprocessor 1 with a reset input and a clock output or trigger output for providing a periodic clock signal, which is shown as curve a in FIG. 2. Furthermore, a current regulator 2 is provided, which regulates the feed current of the transmitter as a measurement signal current between 4 and 20 mA. In normal measuring operation, the current regulator 2 receives an actuating signal, which represents a measured value, from the microprocessor 1 and regulates the feed current to a value corresponding to the actuating signal.
  • the transmitter further comprises monitoring circuit 3 with a clock input and a reset output, the signal of which is shown as curve b in FIG. 2.
  • the reset output of the monitoring circuit remains at zero. If, however, the clock signal fails to appear, then a reset pulse is output at the reset output, which is repeated after a certain time if the reset was unsuccessful and the clock signal of the microprocessor continues to remain 1.
  • the signal of the reset output is also fed via a low pass 5 to the input of a comparator 4 which comprises a first operational amplifier.
  • the signal curve at the comparator input can be seen from curve c in FIG. 2. If the reset is unsuccessful, several reset pulses increase the voltage until the reference voltage at the reference input of the comparator 4 is exceeded.
  • the voltage at the output of the comparator 4 is increased, and is output as a fault control signal to the current regulator 2, which now outputs the supply current to a fault signal current of, for example, 22 mA.
  • the general course of the feed current is shown schematically in curve d in FIG. 2. Accordingly, the value of the supply current in normal measuring operation in the band is between 4 and 20 mA and is regulated to 22 mA after a brief undefined transition, which is indicated by the X in the curve.
  • the current regulator 2 shown comprises two current regulator circuits connected in parallel, of which the first current regulator circuit regulates the measurement signal current in the first band region and the second current regulator circuit regulates the fault signal current to a value outside the first band region.
  • Both current regulator circuits each essentially comprise a current regulating transistor 21, 25 whose base is connected to the output of an operational amplifier 22, 26, respectively.
  • At the inputs of the operational amplifiers 22, 26 there is in each case a control voltage for regulating the measurement signal current or the error signal current.
  • the output of the comparator 4 is connected to the second operational amplifier 26 of the second current regulator circuit 12 via a series resistor R2.
  • the reference input of the second operational amplifier is grounded.
  • the output of the comparator When the output of the comparator is also grounded, the output signal of the second operational amplifier is grounded and the second transistor 25 blocks.
  • the comparator 4 if the clock of the microprocessor fails, the comparator 4 outputs a control signal Uv fault current, then the second operational amplifier 26 outputs a voltage which lowers the resistance of the second transistor 25, so that a current flows through the second transistor , which causes a total supply current of 22 mA.
  • the resistance of the main electronics, which is supplied by the supply current, and which is not shown in detail here, is summarized in this illustration by the resistor 27 or R HE.
  • the first current regulator circuit for regulating the measurement signal current is in principle constructed similarly to the second current regulator circuit, the transmitter comprising an ASIC 24 in the embodiment shown and the operational amplifier 22 of the first current regulator circuit being integrated in the ASIC 24.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

Beschreibung Digitaler Messumformer mit Stromsignal
[001] Die vorliegende Erfindung betrifft digitale Messumformer, insbesondere einen Messumformer mit Stromsignal, bei dem also der Messwert durch eine Regelung eines Signalstroms bzw. eines Speisestroms ausgegeben wird. Digitale Messumformer sind solche, die mindestens einen Mikroprozessor zur Aufbereitung der Messsignale bzw. zur Steuerung interner Funktionen umfassen. Insbesondere in sicherheitsrelevanten Anwendungen ist es erforderlich den Ausfall eines Messumformers bzw. seiner Komponenten mit ausreichend hoher Wahrscheinlichkeit erkennen zu können. In der NAMUR-Empfehlung NE43 wird beispielsweise vorgeschlagen, dass bei Messgeräten mit einem Messsignalstrom in einem Bandbereich zwischen 4 und 20 mA, ein Geräteausfall mit einem Fehlersignalstrom außerhalb dieses Bandbereichs, z.B. nicht mehr als 3,6 mA bzw. mindestens 21 mA signalisiert wird.
[002] Der vorliegenden Erfindung liegt nun die Aufgabe zugrunde einen digitalen Messumformer bereitzustellen, der den Ausfall seines Mikroprozessors sicher signalisiert. Die Aufgabe wird erfindungsgemäß gelöst durch den Messumformer gemäß des unabhängigen Patentanspruchs 1.
[003] Der erfindungsgemäße Messumformer umfasst einen Mikroprozessor mit einem Reset-Eingang und einem Taktausgang zum Bereitstellen eines periodischen Taktsignals; eine Überwachungsschaltung mit einem Takt-Eingang und einem Reset- Ausgang; und einen Stromregler zur Ausgabe eines Messsignalstroms, welcher Messsignalstrom im Messbetrieb in einem ersten Bandbereich einen Messwert repräsentiert; und außerhalb des ersten Bandbereichs einen Fehler signalisiert; wobei
[004] der Takt-Eingang der Überwachungsschaltung mit dem Taktausgang des Mikroprozessors verbunden ist, der Reset-Eingang des Mikroprozessors mit dem Reset- Ausgang der Überwachungsschaltung verbunden ist, bei Ausfall des Taktsignals am dem Reset-Ausgang der Überwachungsschaltung ein Reset-Signal periodisch ausgegeben wird, wobei ferner
[005] der Messumformer eine Komparatorschaltung aufweist mit einem ersten Eingang, der über einen Tiefpass mit dem Reset-Ausgang der Überwachungsschaltung verbunden ist, mit einem zweiten Eingang, an dem eine Referenzspannung anliegt, und mit einen Ausgang, der mit einem Eingang des Stromreglers verbunden ist, wobei nach wiederholter Ausgabe des Reset-Signals die Spannung am ersten Eingang der Komparatorschaltung die Referenzspannung übersteigt, so dass am Ausgang des Komparators ein Stellsignal anhegt, welches den Stromregler veranlasst ein Fehlersignalstrom außerhalb des ersten Bandbereichs auszugeben.
[006] Wie eingangs angedeutet, beträgt der erste Bandbereich für den Messsignalstrom beispielsweise 4 bis 20 mA. In diesem Falle sollte der Fehlersignalstrom mindestens 21 mA oder höchstens 3,6 mA betragen. In einer derzeit bevorzugten Ausführungsform wird der Fehiersignalstrom auf 22 mA geregelt.
[007] Die Überwachungsschaltung kann beispielsweise einen digitalen Zähler umfassen, welcher von einem Startwert aus zählt und bei Über- oder Unterschreiten eines Grenzwertes die Ausgabe eines Reset-Signals am Reset-Ausgang veranlasst. Der Zähler sowohl durch jeden Puls des Taktsignals des Mikroprozessors als auch durch das Reset-Signal der Überwachungsschaltung auf seinen Startwert zurückgesetzt wird. Der Grenzwert ist dabei so auf die Zählgeschwindigkeit des Zählers und die Taktfrequenz des Mikroprozessors gewählt, dass der Grenzwert bei funktionierendem Taktsignals nie unter bzw. überschritten wird. Weiterhin ist der Grenzwert so gewählt, dass nach Aussenden eines Reset-Signals hinreichend Zeit bleibt, um den Mikroprozessor nach einer einfachen Taktstörung erneut zu starten, so dass am Ausgang des Mikroprozessor wieder das Taktsignal ausgegeben wird bevor der Grenzwert erreicht wird. Daher wird erst dann, wenn in der zu erwartenden Zeit ein Reset-Signal nicht zu einem erfolgreichen Reset geführt hat, ein erneutes Reset-Signal ausgegeben.
[008] Es ist derzeit bevorzugt, dass der Tiefpass, über den das Ausgangssignal der Überwachungsschaltung der Komparatorschaltung zugeführt wird, ein RC-Glied umfasst. Die Komparatorschaltung umfasst vorzugsweise einen ersten Operationsverstärker.
[009] In einer derzeit bevorzugten Ausgestaltung der Erfindung umfasst der Stromregler zwei parallele Stromreglerschaltungen, von denen die erste Stromreglerschaltung einen den Messsignalstrom in dem ersten Bandbereich regelt und die zweite Stromreglerschaltung den Fehiersignalstrom auf einen Wert außerhalb des ersten Bandbereiches regelt.
[010] Die zweite Stromreglerschaltung kann hierzu einen zweiten Operationsverstärker umfassen, von dem ein Eingang mit dem Ausgang der Komparatorschaltung verbunden ist, und dessen Ausgang mit der Basis eines Transistors verbunden ist, über den der Fehiersignalstrom eingestellt wird. Es ist derzeit bevorzugt, dass die interne Spannungsversorgung des zweiten Operationsverstärkers zur Regelung des Fehlersi- gnalstroms unabhängig von der Spannungsversorgung des Stromregelungsschaltung zur Regelung des Messsignalstroms erfolgt. Auf diese Weise ist gewährleistet, dass der Fehiersignalstrom auch dann eingestellt werden kann, wenn die Spannungsversorgung der Stromreglerschaltung für den Messsignalstrom ausgefallen ist.
[011] Die erste Stromreglerschaltung zur Regelung des Messsignalstroms kann ähnlich aufgebaut sein wie die zweite Stromreglerschaltung, wobei bei einer derzeit bevorzugten Ausführungsform der Messumformer einen ASIC umfasst und Teile der ersten Stromreglerschaltung in den ASIC integriert sind.
[012] Weitere Einzelheiten und Gesichtspunkte der Erfindung ergeben sich aus den abhängigen Ansprüchen, und der Beschreibung des in den Zeichnungen dargestellten Ausführungsbeispiels. Es zeigt:
[013] Fig. 1: ein Blockschaltbild eines erfindungsgemäßen Messumformers;
[014] Fig. 2: den Zeitlichen Verlauf der Signale an den in Fig. 1 bezeichneten Testpunkten; und
[015] Fig.3: ein Beispiel für einen Stromregler zur Reaüsierung der vorliegenden Erfindung.
[016] Die in Fig. 1 gezeigte Schaltung eines erfindungsgemäßen Messumformers umfasst einen Mikroprozessor 1 mit einem Reset-Eingang und einem Taktausgang bzw. Triggerausgang zum Bereitstellen eines periodischen Taktsignals, welches als Kurve a in Fig. 2 dargestellt ist. Weiterhin ist ein Stromregler 2 vorgesehen, welcher den Speisestrom des Messumformers als Messsignalstrom zwischen 4 und 20 mA regelt. Der Stromregler 2 erhält im normalen Messbetrieb ein Stellsignal, welches einen Messwert repräsentiert, von dem Mikroprozessor 1 und regelt den Speisestrom auf einen dem Stellsignal entsprechenden Wert. Der Messumformer umfasst weiterhin Überwachungsschaltung 3 mit einem Takt-Eingang und einem Reset-Ausgang, dessen Signal als Kurve b in Fig. 2 dargestellt ist. Solange das Taktsignal des Mikroprozessors empfangen wird, bleibt der Reset-Ausgang der Überwachungsschaltung auf Null. Wenn allerdings das Taktsignal ausbleibt, dann wird am Reset-Ausgang ein Reset-Puls ausgegeben, der nach einer bestimmten Zeit wiederholt wird, wenn der Reset nicht erfolgreich war, und das Taktsignal des Mikroprozessors weiterhin 1 ausbleibt. Das Signal des Reset- Ausgangs wird zudem über einen Tiefpass 5 dem Eingang eines Komparators 4 zugeführt, der einen ersten Operationsverstärker umfasst. Der Signalverlauf am Komparatoreingang ist der Kurve c in Fig. 2 zu entnehmen. Bei erfolglosem Reset führen mehrere Reset-Pulse zu einem Spannungsanstieg, bis die Referenzspannung an dem Referenzeingang des Komparators 4 überschritten wird. Daraufhin wird die Spannung am Ausgang des Komparators 4 heraufgesetzt, und als Fehlerstellsignal an den Stromregler 2 ausgegeben, der nun den Speisestrom auf einen Fehiersignalstrom von beispielsweise 22 mA ausgibt. Der allgemeine Verlauf des Speisestroms ist schematisch der Kurve d in Fig. 2 zu entnehmen. Demnach hegt der Wert des Speisestroms im normalen Messbetrieb im Band zwischen 4 und 20 mA und wird nach einem kurzen Undefinierten Übergang, der durch das X in der Kurve angedeutet ist, auf 22 mA geregelt.
[017] Einzelheiten des Stromreglers 2 sollen kurz anhand von Fig. 3 erläutert werden.
[018] Der gezeigte Stromregler 2 umfasst zwei parallel geschaltete Stromregler- schaltungen, von denen die erste Stromreglerschaltung einen den Messsignalstrom in dem ersten Bandbereich regelt und die zweite Stromreglerschaltung den Fehiersignalstrom auf einen Wert außerhalb des ersten Bandbereiches regelt. [019] Beide Stromreglerschaltungen umfassen im wesentlichen jeweils einen Stromregeltransistor 21, 25 dessen Basis jeweils an dem Ausgang eines Operationsverstärker 22, 26 angeschlossen ist. An den Eingängen der Operationsverstärker 22, 26 liegt jeweils eine Stellspannung zur Regelung des Messsignalstroms bzw. des Fehlersignalstroms. An dem zweiten Operationsverstärker 26 der zweiten Stromreglerschaltung der liegt der Ausgang des Komparators 4 über einen Reihenwiderstand R2 an. Der Referenzeingang des zweiten Operationsverstärkers liegt auf Masse. Wann nun der Ausgang des Komparators ebenfalls auf Masse liegt, ist das Ausgangssignal des zweiten Operationsverstärkers auf Masse und der zweite Transistor 25 sperrt. Wenn dagegen bei einem nachhaltigen Ausfall des Taktes des Mikroprozessors, der Komparator 4 ein Stellsignal Uv Fehlerstrom ausgibt, dann gibt der zweite Operations- Verstärker 26 eine Spannung aus, welche den Widerstand des zweiten Transistors 25 herabsetzt, so dass ein Strom über den zweiten Transistor fließt, welcher einen Gesamtspeisestrom von 22 mA bewirkt. [020] Der Widerstand der Hauptelektronik, die durch den Speisestrom versorgt wird, und die hier nicht detailliert dargestellt ist, wird in dieser Darstellung durch den Widerstand 27 bzw. R HE zusammeng °efasst.
[021] Die erste Stromreglerschaltung zur Regelung des Messsignalstroms ist prinzipiell ähnlich aufgebaut wie die zweite Stromreglerschaltung, wobei bei der dargestellten Ausführungsform der Messumformer einen ASIC 24 umfasst, und der Operationsverstärker 22 der ersten Stromreglerschaltung in den ASIC 24 integriert ist.

Claims

Ansprüche
[001] Messumformer, umfassend: einen Mikroprozessor (1) mit einem Reset-Eingang und einem Taktausgang zum Bereitstellen eines periodischen Taktsignals; eine Überwachungsschaltung (3) mit einem Takt-Eingang und einem Reset-Ausgang; und einen Stromregler (2) zur Ausgabe eines Messsignalstroms, welcher Messsi- gnalstrom im Messbetrieb in einem ersten Bandbereich einen Messwert repräsentiert; und außerhalb des ersten Bandbereichs einen Fehler signalisiert wobei der Takt-Eingang der Überwachungsschaltung mit dem Taktausgang des Mikroprozessors verbunden ist, der Reset-Eingang des Mikroprozessors mit dem Reset-Ausgang der Überwachungsschaltung verbunden ist, bei Ausfall des Taktsignals am dem Reset-Ausgang der Überwachungsschaltung ein Reset- Signal periodisch ausgegeben wird, dadurch gekennzeichnet, dass der Messumformer weiterhin eine Komparatorschaltung (4) aufweist mit einem ersten Eingang, der über einen Tiefpass (5) mit dem Reset-Ausgang der Überwachungsschaltung (3) verbunden ist, mit einem zweiten Eingang, an dem eine Referenzspannung anliegt, und mit einen Ausgang, der mit einem Eingang des Stromreglers verbunden ist, wobei nach wiederholter Ausgabe des Reset-Signals die Spannung am ersten Eingang der Komparatorschaltung die Referenzspannung übersteigt, so dass am Ausgang des Komparators ein Stellsignal anhegt, welches den Stromregler veranlasst ein Fehiersignalstrom außerhalb des ersten Bandbereichs auszugeben.
[002] Messumformer nach Anspruch 1, wobei der Tiefpass ein RC-Glied umfasst.
[003] Messumformer nach Anspruch 1 oder 2, wobei die Komparatorschaltung einen ersten Operationsverstärker umfasst.
[004] Messumformer nach einem der vorhergehenden Ansprüche, wobei der erste Bandbereich 4 bis 20 mA beträgt.
[005] Messumformer nach Anspruch 4, wobei der Fehiersignalstrom mindestens 21 mA beträgt.
[006] Messumformer nach einem der vorhergehenden Ansprüche, wobei die Überwachungsschaltung einen digitalen Zähler umfasst, welcher von einem Startwert aus zählt und bei Über- oder Unterschreiten eines Grenzwertes die Ausgabe eines Reset-Signals veranlasst, wobei der Zähler sowohl durch jeden Puls des Taktsignals des Mikroprozessors als auch durch das Reset-Signal der Überwachungsschaltung auf seinen Startwert zurückgesetzt wird.
[007] Messumformer nach einem der vorhergehenden Ansprüche, wobei der Stromregler zwei parallele Stromreglerschaltungen umfasst, von denen die erste Stromreglerschaltung einen den Messsigalstrom in dem ersten Bandbereich regelt und die zweite Stromreglerschaltung den Fehiersignalstrom auf einen der außerhalb des ersten Bandbereiches regelt.
[008] Messumformer nach Anspruch 7, wobei die zweite Stromreglerschaltung einen zweiten Operationsverstärker umfasst, von dem ein Eingang mit dem Ausgang des Komparators verbunden ist, und dessen Ausgang mit der Basis eines Transistors verbunden ist, über den der Fehiersignalstrom eingestellt wird.
[009] Messumformer nach Anspruch 8 wobei die Spannungsversorgung des zweiten Operationsverstärkers zur Regelung des Fehlersignalstroms unabhängig von der Spannungsversorgung des Stromregelungsschaltung zur Regelung des Messsignalstroms erfolgt.
EP05729510A 2004-04-19 2005-03-23 Digitaler messumformer mit stromsignal Active EP1738337B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004019392A DE102004019392A1 (de) 2004-04-19 2004-04-19 Digitaler Messumformer mit Stromsignal
PCT/EP2005/051344 WO2005101345A1 (de) 2004-04-19 2005-03-23 Digitaler messumformer mit stromsignal

Publications (2)

Publication Number Publication Date
EP1738337A1 true EP1738337A1 (de) 2007-01-03
EP1738337B1 EP1738337B1 (de) 2007-08-15

Family

ID=34963283

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05729510A Active EP1738337B1 (de) 2004-04-19 2005-03-23 Digitaler messumformer mit stromsignal

Country Status (6)

Country Link
US (1) US7928742B2 (de)
EP (1) EP1738337B1 (de)
CN (1) CN100481147C (de)
AT (1) ATE370487T1 (de)
DE (2) DE102004019392A1 (de)
WO (1) WO2005101345A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008061006A1 (de) * 2008-11-28 2010-06-02 Esw Gmbh Verfahren und Vorrichtung zur Messung von elektrischen Strom
DE102011082018A1 (de) * 2011-09-01 2013-03-07 Siemens Aktiengesellschaft Verfahren zum Betreiben eines Feldgeräts für die Prozessinstrumentierung sowie Feldgerät
DE102013107904A1 (de) * 2013-07-24 2015-01-29 Endress + Hauser Flowtec Ag Messgerät mit einer umschaltbaren Mess- und Betriebselektronik zur Übermittlung eines Messsignals
DE102015105090A1 (de) * 2015-04-01 2016-10-06 Krohne Messtechnik Gmbh Verfahren zum Betreiben eines Feldgerätes und entsprechendes Feldgerät
CN109212307B (zh) * 2017-06-30 2020-12-18 致茂电子(苏州)有限公司 信号量测装置与信号量测方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57123424A (en) 1981-01-26 1982-07-31 Toko Inc Dc power supply device
DE3322242A1 (de) 1982-07-23 1984-01-26 Robert Bosch Gmbh, 7000 Stuttgart Einrichtung zur funktionsueberwachung elektronischer geraete, insbesondere mikroprozessoren
JPS6479841A (en) 1987-09-22 1989-03-24 Aisin Seiki Abnormality monitoring device for microcomputer
US4804958A (en) 1987-10-09 1989-02-14 Rosemount Inc. Two-wire transmitter with threshold detection circuit
FR2687810B1 (fr) 1992-02-21 1996-08-14 Sextant Avionique Procede et dispositif pour la surveillance temporelle du fonctionnement d'un processeur.
JPH06332755A (ja) * 1993-05-19 1994-12-02 Mitsubishi Electric Corp ウォッチドッグタイマ回路
JP3633092B2 (ja) * 1996-03-18 2005-03-30 日産自動車株式会社 マイコン故障監視装置
JP2000035903A (ja) 1998-07-16 2000-02-02 Hitachi Ltd マイクロコンピュータの暴走監視装置
US6985581B1 (en) * 1999-05-06 2006-01-10 Intel Corporation Method and apparatus to verify circuit operating conditions
DE29917651U1 (de) 1999-10-07 2000-11-09 Siemens Ag Meßumformer sowie Prozeßleitsystem
DE10202028A1 (de) * 2002-01-18 2003-07-24 Endress & Hauser Gmbh & Co Kg Transmitter
RU2331899C2 (ru) 2003-08-07 2008-08-20 Роузмаунт Инк. Устройство обработки с цепью отключения

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2005101345A1 *

Also Published As

Publication number Publication date
CN1942910A (zh) 2007-04-04
DE102004019392A1 (de) 2005-12-08
DE502005001258D1 (de) 2007-09-27
CN100481147C (zh) 2009-04-22
ATE370487T1 (de) 2007-09-15
US7928742B2 (en) 2011-04-19
WO2005101345A1 (de) 2005-10-27
EP1738337B1 (de) 2007-08-15
US20080030356A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
EP1058093B1 (de) Verfahren und Schaltungsanordnung zur Spannungsversorgung und Funktionsüberwachung zumindest eines Messwertumformers
EP3025318B1 (de) Messgerät mit einer umschaltbaren mess- und betriebselektronik zur übermittlung eines messsignals
DE102016119419B4 (de) Universelle Sensorschnittstelle eines Maschinenüberwachungssystems
DE102014206292B4 (de) Elektroniksteuervorrichtung
EP1738337B1 (de) Digitaler messumformer mit stromsignal
EP1466308A1 (de) Sensoranordnung
EP2506436B1 (de) Eingangsschaltung für eine Eingangsbaugruppe und Verfahren zum Betreiben einer Eingangsschaltung
WO2014056683A1 (de) Paralleles auslesen eines analogen sensors durch zwei steuereinheiten
DE102005009593B4 (de) Verfahren und Vorrichtung zum Einstellen der Ausgangsimpedanz einer Treiberstufe
EP1134589A2 (de) Verfahren zur Detektion einer fehlerhaften Masseverbindung in einer elektrischen Einrichtung insbesondere eines Kraftfahrzeugs
DE3515611C2 (de)
DE3831193A1 (de) Messwertgeber-fehlererkennungsschaltung
DE102010051873A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Signalüberwachung
DE3642500A1 (de) System zur ein- und/oder ausgabe von signalen eines digitalen steuersystems
WO2002031941A1 (de) Schaltungsanordnung zum überwachen und/oder zum einstellen von versorgungsspannungen
EP0796035B1 (de) Digitales Hörgerät mit Prozessorüberwachung
EP3373085B1 (de) Schaltungsanordnung mit multifunktionalem eingang, insbesondere für die steuer- und regelelektronik eines pumpenaggregats
EP2603772B1 (de) Schaltung zum regeln und überwachen eines signalstroms und messumformer mit einer solchen schaltung
EP2053363A2 (de) Vorrichtung zum Ermitteln von Umdrehungen einer Welle
DE102008043178A1 (de) Feldgerät der Prozessautomatisierungstechnik
DE10046584A1 (de) Sensoreinrichtung
DE102007057990B3 (de) Verfahren und Schaltungsanordnung zur Überwachung von durch elektrische Impulse angesteuerten Geräten
EP1394558A1 (de) Vorrichtung zur sicherheitstechnischen Prüfung eines Analog/Digital-Umsetzers
EP2053740A2 (de) Verfahren und Vorrichtung zum Betreiben einer Schaltungsanordnung
DE2719223B1 (de) Anordnung zum Umsetzen von Alarmsignalen zwischen einem digitalen Nachrichtenuebertragungssystem und einer zentralen Betriebsueberwachung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20060921

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

DAX Request for extension of the european patent (deleted)
AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

REF Corresponds to:

Ref document number: 502005001258

Country of ref document: DE

Date of ref document: 20070927

Kind code of ref document: P

ET Fr: translation filed
GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20071115

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20071215

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20070815

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20070815

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20070815

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20071126

NLV1 Nl: lapsed or annulled due to failure to fulfill the requirements of art. 29p and 29m of the patents act
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20070815

REG Reference to a national code

Ref country code: IE

Ref legal event code: FD4D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20071116

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20070815

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20080115

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20070815

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20070815

Ref country code: IE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20070815

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20070815

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20071115

26N No opposition filed

Effective date: 20080516

BERE Be: lapsed

Owner name: ENDRESS + HAUSER G.M.B.H. + CO. KG

Effective date: 20080331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20080331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20070815

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20080331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20070815

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20070815

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20080323

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20071115

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20090331

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20090331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20080323

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20080216

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20070815

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20160321

Year of fee payment: 12

Ref country code: FR

Payment date: 20160321

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20160324

Year of fee payment: 12

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20170323

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20171130

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170331

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170323

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170323

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 502005001258

Country of ref document: DE

Owner name: ENDRESS+HAUSER SE+CO. KG, DE

Free format text: FORMER OWNER: ENDRESS + HAUSER GMBH + CO. KG, 79689 MAULBURG, DE

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230601

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20240320

Year of fee payment: 20