EP1702354A2 - Couche semiconductrice monocristalline a macroreseau heteroatomique - Google Patents

Couche semiconductrice monocristalline a macroreseau heteroatomique

Info

Publication number
EP1702354A2
EP1702354A2 EP04816566A EP04816566A EP1702354A2 EP 1702354 A2 EP1702354 A2 EP 1702354A2 EP 04816566 A EP04816566 A EP 04816566A EP 04816566 A EP04816566 A EP 04816566A EP 1702354 A2 EP1702354 A2 EP 1702354A2
Authority
EP
European Patent Office
Prior art keywords
nanostructures
layer
silicon
germanium
layer according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP04816566A
Other languages
German (de)
English (en)
Inventor
Daniel Bensahel
Yves Campidelli
Olivier Kermarrec
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA, STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics SA
Publication of EP1702354A2 publication Critical patent/EP1702354A2/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/02—Optical elements characterised by the material of which they are made; Optical coatings for optical elements made of crystals, e.g. rock-salt, semi-conductors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof

Definitions

  • the present invention relates to the manufacture of a layer comprising iconductrice monocrystalline nanostructures or "quantum dots" of a first monocrystalline semiconductor material of a second material "monocrystalline semiconductor. More particularly, the present invention relates to the production of nanostructures in a silicon substrate Presentation of the prior art Such nanostructures or "quantum dots” are, for example, described in the document “Ge / Si self-assembled quantum dots gro n on Si (100) in an industrial high-pressure chemical vapor deposition reactor "by C. Hernandez, Y. Campidelli, D. Simon, D. Bensahel, I. Sagnes, G. Patriarche, P. Boucaus and S. Sauvage, published in J. Appl.
  • the energy band gap of silicon between its valence and conduction bands is relatively small and the transitions are of the "indirect” type.
  • indirect is meant that the passage of an electron from the valence band to the conduction band takes place in several jumps and not in a single jump as in the case of the material combinations of columns III and V.
  • the silicon is then almost unusable as an emitter, that is to say converter of electrical energy into light energy. Indeed, due to the indirect nature of electronic transitions, they are highly dissipative and very weakly emitting.
  • the relatively low energy band gap corresponds to the emission of p otons with a wavelength less than 1 ⁇ m, little used in the telecommunications field. . It has therefore been proposed to improve the optical properties, that is to say of emission and reception, of silicon by forming structures made up of a monocrystalline silicon network comprising germanium nanostructures (quantum dots). To obtain acceptable performance, for example a transmitter / receiver of suitable emissivity / receptivity, it is desirable to be able to produce several superimposed planes each containing several nanostructures. As explained in the article cited above, the formation of nanostructures results from a stress mechanism between crystallographic meshes of different dimensions, but relatively similar, of two semiconductors.
  • this growth process causes, for example, the formation of germanium nanostructures on silicon from various deposition processes including molecular epitaxies, chemical vapor deposition under low pressure, or chemical vapor deposition under high vacuum. More particularly, to form quantum dots of germanium in silicon, epitaxy is carried out, for example, by continuous injection of germane (GeH4), on a monocrystalline silicon substrate. The first few atomic thicknesses deposited form a layer whose surface is regular but not homogeneous. Due to the constraints linked to the differences in crystal lattices, the surface has a sinusoidal "wave" shape.
  • the upper surface of a germanium layer of a few atomic thicknesses, formed on silicon has hollows and bumps distributed evenly.
  • a structure is a wavy plane of germanium.
  • the crystallographic constraints - deformations of the natural germanium network cause the growth of nanostructures. This injection must be interrupted when the nanostructures or boxes have reached a desired dimension, before a coalescence of the nanostructures occurs, then the formation of a continuous layer containing dislocations.
  • Figure 1 illustrates, in partial and schematic sectional view, the result of the repeated implementation of such a method.
  • FIG. 2 illustrates, in partial and schematic top view, any of the corrugated planes 3 of FIG. 1.
  • the current implementation of the constrained growth process of Stranski-Krastanow leads to nanostructure structures in particular as regards the dispersion of the dimensions (diameter) of the nanostructures when the number of wavy planes formed increases.
  • the choice of the conditions of the epitaxy must then satisfy a compromise.
  • a "optimal" temperature which corresponds to a maximum “controllable” growth rate, that is ie a speed as fast as possible to avoid the aforementioned defects, and slow enough to allow the epitaxy to be interrupted precisely at a desired stage (for example a few tens of monoatomic layers).
  • the present inventors have already proposed to regularize the distribution of nanostructures from one plane to another and to reduce the dispersion of their dimensions by forming privileged nucleation sites by injection at the substrate 1 surface of a puff of germane before the growth of the foreground of nanostructures.
  • the present invention aims to propose a monocrystalline semiconductor layer comprising monocrystalline semiconductor nanostructures distributed regularly.
  • the present invention aims to provide such a layer in which the nanostructures have a dispersion of restricted dimensions.
  • the present invention provides a monocrystalline layer of a first semiconductor material comprising monocrystalline nanostructures of a second semiconductor material, the nanostructures being distributed in a regular crystal lattice network. centered tetragonal.
  • the first semiconductor material is silicon and the second semiconductor material germanium.
  • the height of the tetragonal mesh is equal to the sum of two equal elementary values chosen from a range from 60 at 80% of the diameter of the nanostructures up to four times the diameter.
  • the planar base of the centered tetragonal mesh is substantially square and has one side with a value between 50 and 300 nm.
  • the present invention also provides a light source, comprising a layer according to any one of the preceding embodiments associated with an electrical excitation circuit.
  • the source forms a coherent source.
  • the source forms a diode.
  • the present invention also provides a light trapping device, comprising a layer according to any one of the preceding embodiments.
  • the present invention also provides a photodetector, comprising such a device.
  • the present invention also provides a light or acoustic wave diffractor, comprising a layer according to any one of the preceding embodiments.
  • the present invention also provides an optical or acoustic filter, comprising a layer according to any one of the preceding embodiments.
  • FIG. 1 illustrates, in partial and schematic sectional view, a structure according to the state of the art
  • Figure 2 described above illustrates, in partial and schematic top view, one of the planes of the structure of Figure 1
  • Figure 3 illustrates, in partial and schematic sectional view, a semiconductor layer according to the present invention
  • FIG. 4 is a simplified dispersion curve for nanostructures as a function of a thickness of silicon
  • FIG. 5 illustrates, in partial and schematic perspective view, the mesh of the macro-network of a layer according to the present invention
  • FIG. 6 is a simplified curve for the distribution of dimensions of the nanostructures; and FIG. 7 illustrates a mode of application of a layer according to the present invention.
  • the present invention takes advantage of the inventors' studies on nanostructures of a first semiconductor material encapsulated in a layer of a second semiconductor material. By studying a structure comprising such germanium nanostructures encapsulated in silicon, the inventors determined a law of variation of the relative positions of the germanium nanostructures of two successive planes as a function of the thickness of silicon separating them.
  • FIG. 3 illustrates, in partial and schematic sectional view, wavy planes of germanium nanostructures encapsulated in silicon.
  • FIG. 4 illustrates, partially and schematically, a dispersion curve of the nanostructures as a function of the thickness of silicon separating two planes of nanostructures.
  • the wavy planes of germanium nanostructures encapsulated in silicon are obtained by the repetition of successive depositions of germanium on a monocrystalline semiconductor substrate (for example, of silicon), then of silicon.
  • the silicon deposited second serves as a substrate for the next successive deposition of germanium.
  • the conditions for germanium epitaxy are known, for example described by Stranski- Krastanow. The constraints of the epitaxial growth of silicon will be defined later.
  • FIG. 1 illustrates, in partial and schematic sectional view, wavy planes of germanium nanostructures encapsulated in silicon.
  • FIG. 4 illustrates, partially and schematically, a dispersion curve of the nanostructures as a function of the thickness of
  • FIG. 3 illustrates the structure obtained when, for identical conditions of epitaxial growth of germanium nanostructures, the thickness ⁇ QJ_ of silicon deposited thereafter is fixed by epitaxy and separating two wavy Stranski-Krastanow planes at a precise value chosen from a range predetermined.
  • the epitaxy conditions are chosen so that the nanostructures have a diameter D of approximately 40 to 200 nm and a height H of approximately 10 to 30 nm.
  • the nanostructures rest on a flat layer of germanium a few nanometers thick, typically 2 to 4 nm.
  • each nanostructure of an upper plane is then laterally equidistant, in section view, of two nanostructures of the plane inferior.
  • the inventors have found that the maximum offset effect appears before the thickness eg-L reaches the value of the diameter D of the nanostructures and is maintained at least up to this value, up to much higher values, double or triple of diameter D and being able to reach the quadruple of the diameter D.
  • FIG. 5 partially represents three planes of nanostructures of a layer according to the invention. As illustrated in this figure, when the thickness of silicon eg-j_ is greater than the threshold Tg ⁇ , the nanostructures are self-organized in the volume of the layer according to a regular pattern of macro-network in the layer. Indeed, as has been indicated previously, the distribution of nanostructures or quantum dots of germanium in silicon is then perfectly homogeneous.
  • the nanostructures of a given first plane are laterally equidistant from the nanostructures of a second upper plane themselves laterally equidistant from the nanostructures of a third superimposed plane. If one considers a set of three successive planes of nanostructures, these are therefore distributed according to a regular network with centered tetragonal mesh.
  • the base surface of the mesh is substantially square, the nanostructures of a plane being equidistant, separated by a distance a substantially equal to the lateral deviation g multiplied by the square root of two.
  • the height b of the mesh is substantially equal to twice the thickness egi-
  • the side a of the square base of the mesh of the macro-network has a value between 50 and 300 nm.
  • the value of the maximum difference g and therefore of the side a of the square base of the mesh of the macro-network is fixed essentially by the dimensions of the germanium nanostructures and in particular by their diameter. As indicated above in connection with FIG. 3, it is considered that successive wavy planes are formed under the same conditions of epitaxial growth. In practice, the inventors' measurements have shown that the value of the difference maximum g is of the order of the diameter D of the nanostructures to within a few percent.
  • FIG. 6 illustrates, partially and schematically, the size distribution of the nanostructures.
  • the curve in dotted lines represents the size distribution of the nanostructures in the known structure of FIGS. 1 and 2.
  • the curve in solid lines represents the size distribution of the nanostructures in a layer according to the present invention. The comparison of these two curves shows that the distribution of the nanostructures in a layer according to the present invention is narrower.
  • a monocrystalline semiconductor layer having a regular macro-network of nanostructures of a monocrystalline semiconductor material in another monocrystalline semiconductor material is capable of very numerous applications.
  • the layer comprising the macro-network according to the present invention makes it possible to form devices which are sufficiently sensitive and in a range of wavelengths suitable for constituting devices for converting light signal / electrical signal.
  • a layer according to the present invention can be used as a detector or as a transmitter of a light signal from an electrical set point.
  • a layer according to the present invention can also be used as a light source outside the telecommunications field.
  • a layer according to the present invention can be used to form a light emitting diode.
  • a layer according to the present invention can be used to form a coherent light source such as a laser source.
  • a layer according to the present invention can be used as a light trapping device such as a photodetector.
  • the macro-array of quantum dots of the layer according to the present invention can also be used as a filter for a sound or light wave.
  • the macro-network of the layer according to the present invention is perfectly stable, homogeneous and reproducible. It can also advantageously be used to diffract a wave.
  • such a macro-network can constitute a Bragg diffractor capable of being used to collimate a beam.
  • a semiconductor layer comprising corrugated Stranski-Krastanow planes of a first semiconductor material encapsulated in a second semiconductor material so that the thickness of the second material according to the present invention, the semiconductor is comprised between the threshold value Tg_ and the quadruple of the diameter of nanostructures of the first semiconductor material.
  • an annealing will be carried out at a temperature of 700 to 900 ° C. Such annealing is intended for allow relaxation, that is to say stabilization and homogenization of the crystal structure.
  • Those skilled in the art will also know how to complete the structure to form any desired device.
  • a layer according to the present invention is susceptible of other applications.
  • a layer comprising a macro-network according to the present invention can be used as an intermediate layer for modifying the crystalline parameters of a substrate.
  • the upper silicon surface of a layer comprising a macro-network according to the present invention has a lattice parameter greater than that of a layer of silicon alone.
  • the inventors have determined that the average lattice parameter of a layer of silicon encapsulating several wavy planes of germanium is equal to the parameter of a heteroatomic layer of SiGe comprising of the order of 30 to 50% of germanium.
  • the inventors have further determined that such a modification of the silicon lattice parameter is carried out on a thickness less than that of a heteroatomic layer of SiGe with a gradually increasing proportion of germanium allowing the same parameter to be obtained.
  • a silicon layer comprising a macro-network of germanium nanostructures can then be used as all or part of a pseudosubstrate, that is to say of a constrained silicon substrate (silicon with an enlarged elementary mesh).
  • the inventors have determined that the upper surface of such a pseudo-substrate has a reduced defect rate.
  • the offset of the germanium nanostructures from one level to the other of the macro-network advantageously makes it possible to reduce the vertical propagation of dislocations. So if a dislocation is created in an intermediate silicon layer between two planes of nanostructures, it tends to propagate vertically in a known manner. During the displacement of the nanostructures on the upper plane, a nanostructure can be placed on the path of propagation of the dislocation and therefore interrupt it.
  • Such a pseudo-substrate is capable of very numerous applications.
  • FIG. 7 illustrates, in partial and schematic sectional view, the formation, on a substrate 10 of monocrystalline silicon, of a pseudo-substrate 11 and of a layer 12 of silicon in which electronic components must be formed.
  • the pseudo-substrate 11 comprises a lower part 14 resting on the substrate 10 and an upper part 16 on which the layer 12 rests.
  • the lower part 14 consists of several planes PI, P2 and P3 of germanium nanostructures encapsulated in silicon.
  • the upper part 16 consists of a heteroatomic layer of SiGe comprising a gradually increasing proportion of germanium.
  • the thickness tl4 of the lower part 14 is less than the thickness of a gradual layer of SiGe having a proportion of 50% germanium at the surface.
  • the thickness t16 of the upper part 16 is adjusted to obtain the lattice parameter corresponding to a given proportion of germanium in a silicon network, between 50 and 100%.
  • the overall thickness of the pseudosubstrate 11 is therefore advantageously less than that of a simple gradual layer.
  • the need to implement Stranski-Krastanow type growth of nanostructure plans does not lengthen the manufacturing times because it can be carried out in the epitaxy reactor used for the growth of the gradual layer.
  • the time required to grow the few planes of nanostructures required is less than the time required to grow a pseudo-substrate with the same final lattice parameter.
  • the number of planes of nanostructures is of the order of one to fifteen, preferably from one to ten to limit as much as possible the vertical propagation of dislocations.
  • the inventors have determined that the surface density of defects in the lower part 14 is then reduced, and is of the order of 10 to 10-Vcm.2 instead of 10 ⁇ to l ⁇ / cm2 for a layer. gradual (2, Figure 1). As will be detailed below in relation to FIGS. 3A-C and 4, such a reduction is linked to a halt in the vertical propagation of the dislocations in silicon on the nanostructures.
  • the layer 12 can be formed directly on a layer 11 consisting only of its lower part 14 comprising a macro-network of germanium nanostructures in silicon.
  • the last layer of silicon in the lower part 14 can be used directly as a substrate in place of the layer 12.
  • the macro-network is reflected above the nanostructures of the last plane by studs having the shape of a truncated faceted pyramid.
  • the pyramids are "self-organized" on the surface in a regular form in a regular checkerboard whose dimensions of the boxes are of the order of the diameter D of the nanostructures.
  • the self-organization is less regular, the studs or the gaps between the studs having a dimension, in plan view, greater than the diameter D.
  • a regular surface can be advantageous in a certain number of applications.
  • An example of such an application is the production of memory using MOS type transistors comprising a floating gate.
  • the floating gate of the transistor in such a device, it has been found that it is desirable for the floating gate of the transistor to be made up of separate conductive elements embedded in an insulating layer.
  • a multi-plane pseudo-substrate according to the present invention.
  • the silicon is oxidized and then a conductive material is deposited.
  • the irregular shape of the surface comprising truncated faceted pyramidal studs is preserved.
  • the pads or depressions between the pads then serve as nucleation points for nanocrystals during subsequent deposition. These nanocrystals then constitute the floating grid.
  • the oxide is an insulator with high dielectric permittivity.
  • the present invention is susceptible to various variants and modifications which will appear to those skilled in the art.
  • the dimensions of the nanostructures and of the layers of silicon separating two planes of nanostructures can be modified in any suitable manner, provided that the thickness of silicon remains within the defined range.
  • the present invention is not limited to the specific examples of the preceding description.
  • the nature of the materials considered above can be modified.
  • the layer according to the invention is formed on a monocrystalline silicon semiconductor substrate.
  • the substrate could be a silicon-germanium or germanium substrate.
  • we considered a layer comprising germanium nanostructures embedded in silicon however the present invention also relates to a layer of silicon nanostructures embedded in germanium.
  • the present invention is not limited to a silicon-based sector, but applies to any technological sector using a layer of monocrystalline semiconductor nanostructures of a given material embedded in another monocrystalline semiconductor material, one of the two materials being a binary or ternary alloy of elements chosen from the materials in column III of the periodic table and the other material being another binary or ternary alloy of elements chosen from the materials of the column
  • Such a layer would for example be a layer of nanostructures of an alloy of indium, gallium and arsenic (InGaAs) in a substrate of gallium arsenide (GaAs) or indium phosphide (InP).
  • InGaAs indium, gallium and arsenic
  • GaAs gallium arsenide
  • InP indium phosphide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

L'invention concerne une couche monocristalline d'un premier matériau semiconducteur (5) comportant des nanostructures monocristallines d'un second matériau semiconducteur (3), les nanostructures étant réparties selon un réseau cristallographique régulier à maille tétragonale centrée.

Description

COUCHE SEMICONDUCTRICE I^ISIOCRISTALINE A MACRO ESEAU HE EROATOMŒQUE
Domaine de lf invention La présente invention concerne la fabrication d'une couche se iconductrice monocristalline comportant des nanostructures ou "boîtes quantiques" d'un premier matériau semiconducteur monocristallin dans un second matériau "semiconducteur monocristallin. Plus particulièrement, la présente invention concerne la réalisation de nanostructures dans un substrat de silicium. Exposé de l' art antérieur De telles nanostructures ou "boîtes quantiques" sont, par exemple, décrites dans le document "Ge/Si self-assembled quantum dots gro n on Si (100) in an industrial high-pressure chemical vapor déposition reactor" de C. Hernandez, Y. Campidelli, D. Simon, D. Bensahel, I. Sagnes, G. Patriarche, P. Boucaus et S. Sauvage, paru dans J. Appl. Phys., 86/2, 1999, 1145-1148. Elles sont utilisées dans de très nombreux domaines d'application. Par exemple, dans le domaine des télécommunications, on utilise de façon croissante des systèmes à base de fibres optiques. Pour ce faire, on recourt à des émetteurs propres à convertir une différence de potentiel en un signal lumineux et à des récepteurs propres à convertir un signal lumineux transmis par une fibre optique en un signal électrique. Le signal lumineux émis et/ou reçu est généralement situé dans une plage de longueurs d'onde comprise entre 1,4 et 1, 5 μm. Jusqu'à une période récente, on a utilisé, pour réaliser de tels récepteurs et/ou émetteurs optiques, des combinaisons de matériaux des colonnes III et V de la classification périodique des éléments. Par exemple, l'arséniure de gallium (AsGa) ou le phosphure d'indiure (InP) . On préférerait toutefois utiliser des matériaux à base de silicium, mais le recours au silicium pose différents problèmes. Tout d'abord l'intervalle de bande d'énergie du silicium entre ses bandes de valence et de conduction est relativement faible et les transitions sont de type "indirect". Par "indirect", on entend que le passage d'un électron de la bande de valence à la bande de conduction se fait en plusieurs sauts et non en un seul saut comme dans le cas des combinaisons de matériaux des colonnes III et V. Le silicium est alors presque inutilisable comme émetteur, c'est-à-dire convertisseur d'énergie électrique en énergie lumineuse. En effet, du fait du caractère indirect des transitions électroniques, celles-ci sont fortement dissipatrices et très faiblement émettrices. En outre, l'intervalle de bande d'énergie relativement faible, de l'ordre de 1,1 eV, correspond à une émission de p otons d'une longueur d'onde inférieure à 1 μm, peu utilisée dans le domaine des télécommunications . On a donc proposé d'améliorer les propriétés optiques, c'est-à-dire d'émission et de réception, du silicium en formant des structures constituées d'un réseau de silicium monocristallin comportant des nanostructures (boîtes quantiques) monocristallines de germanium. Pour obtenir des performances acceptables, par exemple un émetteur/récepteur d'une émissivité/réceptivité convenable, il est souhaitable de pouvoir réaliser plusieurs plans superposés contenant chacun plusieurs nanostructures. Comme l'expose l'article cité précédemment, la formation de nanostructures résulte d'un mécanisme de contrainte entre des mailles cristallographiques de dimensions différentes, mais relativement voisines, de deux semiconducteurs. On a montré - que ce procédé de croissance, dit de Strans i-Krastano , provoque, par exemple, la formation de nanostructures de germanium sur du silicium à partir de divers procédés de dépôt comprenant des épitaxies moléculaires, des dépôts chimiques en phase vapeur sous faible pression, ou des dépôts chimiques en phase vapeur sous vide important. Plus particulièrement, pour former des boîtes quantiques de germanium dans du silicium, on effectue, par exemple, une épitaxie par injection continue de germane (GeH4) , sur un substrat de silicium monocristallin. Les quelques premières épaisseurs atomiques déposées forment une couche dont la surface est régulière mais non homogène. En raison des contraintes liées aux différences des réseaux cristallins, la surface présente une allure "ondulatoire" de type sinusoïdal. En d'autres termes, la surface supérieure d'une couche de germanium de quelques épaisseurs atomiques, formée sur du silicium, présente des creux et des bosses répartis de façon régulière. On désignera une telle structure comme étant un plan ondulé de germanium. L'injection de germane se poursuivant, les contraintes cristallographiques - déformations du réseau naturel du germanium - provoquent la croissance de nanostructures. Cette injection doit être interrompue quand les nanostructures ou boîtes ont atteint une dimension souhaitée, avant, que ne se produise une coalescence des nanostructures, puis la formation d'une couche continue contenant des dislocations. On procède ensuite à une croissance épitaxiale d'une couche de silicium qui encapsule les nanostructures de germanium. La figure 1 illustre, en vue en coupe partielle et schématique, le résultat de la mise en oeuvre répétée d'un tel procédé. Par exemple, on a formé, sur un substrat de silicium 1, trois plans ondulés de nanostructures (boîtes quantiques) de germanium 3 encapsulées dans du silicium 5. La figure 2 illustre, en vue de dessus partielle et schématique, l'un quelconque des plans ondulés 3 de la figure 1. On cherche à obtenir des densités de nanostructures aussi élevées que possible ≥ ÎO^O cm-2) et une dispersion de dimension aussi faible que possible. Toutefois, comme l'illustrent très schématiquement les figures 1 et 2, la mise en oeuvre courante du procédé de croissance contrainte de Stranski- Krastanow conduit à des structures de nanostructures notamment en ce qui concerne la dispersion des dimensions (diamètre) des nanostructures quand le nombre de plans ondulés formés croît. En particulier, le choix des conditions de l'épitaxie doit alors satisfaire à un compromis. En effet, ces conditions doivent être choisies pour que l'épitaxie ne soit pas trop lente car, dans ce cas, les risques liés à la présence d'impuretés inévitables (apportées par les précurseurs gazeux et/ou liées au taux de fuite du réacteur) augmentent. Par contre, si la vitesse de croissance des nanostructures de germanium est trop importante, le processus devient difficilement contrôlable. En effet, cette croissance doit être interrompue de façon précise comme on l'a indiqué précédemment. Ainsi, on définit pour des conditions données de pression, de débit, et de dilution des gaz, dans un réacteur d'épitaxie de type donné, une température "optimale" qui correspond à une vitesse de croissance "contrôlable" maximum, c'est-à-dire une vitesse aussi rapide que possible pour éviter les défauts susmentionnés, et suffisamment lente pour permettre d'interrompre l'épitaxie de façon précise à un stade souhaité (par exemple quelques dizaines de couches monoatomiques) . Les présents inventeurs ont déjà proposé de régulariser la répartition des nanostructures d'un plan à un autre et de réduire la dispersion de leurs dimensions en formant des sites de nucléation privilégiés par une injection à la surface du substrat 1 d'une bouffée de germane avant la croissance du premier plan de nanostructures. Toutefois, bien que la répartition et la dimension des nanostructures soient améliorées, elles ne sont pas parfaitement régulières. Ainsi, les inventeurs ont constaté que, lors de la formation des quelques plans de nanostructures nécessaires, généralement de cinq à vingt, des sites de nucléation sont "sautés" et remplacés par des dislocations qui croissent verticalement. De plus, tous les sites ne sont pas équivalents, ce qui conduit à une distribution irrégulière et à une dispersion importante des dimensions. De plus, le caractère doublement hétérogène des structures obtenues jusqu'à présent limite les applications possibles. En particulier, les dispositifs connus présentent une faible émissivité. La présente invention vise à proposer une couche semiconductrice monocristalline comportant des nanostructures semiconductrices monocristallines réparties régulièrement . La présente invention vise à proposer une telle couche dans laquelle les nanostructures présentent une dispersion des dimensions restreinte. Résumé de l' invention Pour atteindre ces objets ainsi que d'autres, la présente invention prévoit une couche monocristalline d'un premier matériau semiconducteur comportant des nanostructures monocristallines d'un second matériau semiconducteur, les nanostructures étant réparties selon un réseau cristallographique régulier à maille tétragonale centrée. Selon un mode de réalisation de la présente invention, le premier matériau semiconducteur est le silicium et le second matériau semiconducteur le germanium. Selon un mode de réalisation de la présente invention, la hauteur de la maille tétragonale est égale à la somme de deux valeurs élémentaires égales choisies dans une plage allant de 60 à 80 % du diamètre des nanostructures jusqu'au quadruple du diamètre. Selon un mode de réalisation de la présente invention, la base plane de la maille tétragonale centrée est sensiblement carrée et présente un côté d'une valeur comprise entre 50 et 300 nm. La présente invention prévoit également une source lumineuse, comportant une couche selon l'un quelconque des modes de réalisation précédents associée à un circuit d'excitation électrique. Selon un mode de réalisation de la présente invention, la source forme une source cohérente. Selon un mode de réalisation de la présente invention, la source forme une diode. La présente invention prévoit également un dispositif de piégeage de lumière, comportant une couche selon l'un quelconque des modes de réalisation précédents. La présente invention prévoit également un photodétecteur, comportant un tel dispositif. La présente invention prévoit également un diffracteur d'une onde lumineuse ou acoustique, comportant une couche selon l'un quelconque des modes de réalisation précédents. La présente invention prévoit également un filtre optique ou acoustique, comportant une couche selon l'un quelconque des modes de réalisation précédents. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d' autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 décrite précédemment illustre, en vue en coupe partielle et schématique, une structure selon l'état de la technique ; la figure 2 décrite précédemment illustre, en vue de dessus partielle et schématique, l'un des plans de la structure de la figure 1 ; la figure 3 illustre, en vue en coupe partielle et schématique, une couche semiconductrice selon la présente invention ; la figure 4 est une courbe simplifiée de dispersion de nanostructures en fonction d'une épaisseur de silicium ; la figure 5 illustre, en vue en perspective partielle et schématique, la maille du macroréseau d'une couche selon la présente invention ; la figure 6 est une courbe simplifiée de distribution de dimensions des nanostructures ; et la figure 7 illustre un mode d'application d'une couche selon la présente invention. Description détaillée Par souci de clarté, les diverses figures ne sont pas tracées à l'échelle. De plus, de mêmes éléments sont désignés par de mêmes références aux différentes figures. La présente invention tire profit des études des inventeurs sur des nanostructures d'un premier matériau semiconducteur encapsulées dans une couche d'un second matériau semiconducteur. En étudiant une structure comprenant de telles nanostructures de germanium encapsulées dans du silicium, les inventeurs ont déterminé une loi de variation des positions relatives des nanostructures de germanium de deux plans successifs en fonction de l'épaisseur de silicium les séparant. La figure 3 illustre, en vue en coupe partielle et schématique, des plans ondulés de nanostructures de germanium encapsulées dans du silicium. La figure 4 illustre, partiellement et schématiquement, une courbe de dispersion des nanostructures en fonction de l' épaisseur de silicium séparant deux plans de nanostructures. Les plans ondulés de nanostructures de germanium encapsulées dans du silicium sont obtenus par la répétition de dépôts successifs de germanium sur un substrat semiconducteur monocristallin (par exemple, de silicium) , puis de silicium. Le silicium déposé en second sert de substrat pour le dépôt successif suivant de germanium. Les conditions de l'épitaxie de germanium sont connues, par exemple décrites par Stranski- Krastanow. Les contraintes de la croissance épitaxiale du silicium seront définies ultérieurement. La figure 3 illustre la structure obtenue lorsque, pour des conditions identiques de croissance épitaxiale de nanostructures de germanium, on fixe l'épaisseur ΘQJ_ de silicium déposée ensuite par épitaxie et séparant deux plans ondulés de Stranski-Krastanow à une valeur précise choisie dans une plage prédéterminée. Les conditions d'épitaxie sont choisies pour que les nanostructures aient un diamètre D d'environ 40 à 200 nm et une hauteur H d'environ 10 à 30 nm. Les nanostructures prennent appui sur une couche plane de germanium épaisse de quelques nanomètres, typiquement de 2 à 4 nm. La figure 4 illustre le décalage g dans le plan de la .figure 3 des nanostructures de germanium d'un plan supérieur par rapport à un plan inférieur en fonction de l'épaisseur esi de la couche de silicium intermédiaire déposée entre chaque plan. Comme l'illustrent les figures 3 et 4, lorsque l'épaisseur eg_ est supérieure au seuil Tg^, le décalage g est maximal, chaque nanostructure d'un plan supérieur est alors latéralement équidistante, en vue en coupe, de deux nanostructures du plan inférieur. Les inventeurs ont constaté que l'effet de décalage maximal apparaît avant que l'épaisseur eg-L n'atteigne la valeur du diamètre D des nanostructures et se maintient au moins jusqu'à cette valeur, jusqu'à des valeurs beaucoup plus élevées, doubles ou triples du diamètre D et pouvant atteindre le quadruple du diamètre D. Par "quadruple du diamètre D des nanostructures", on entend le quadruple de la valeur du diamètre à une trentaine de pour cent près (± 30 %) . Les études des inventeurs ont montré qu'en fonction des conditions de croissance, la valeur seuil Tg-j_ est égale à soixante à quatre-vingt pour cent de la valeur du diamètre D des nanostructures . La figure 5 représente partiellement trois plans de nanostructures d'une couche selon l'invention. Comme l'illustre cette figure, lorsque l'épaisseur de silicium eg-j_ est supérieure au seuil Tg^, les nanostructures sont auto-organisées dans le volume de la couche selon un motif régulier de macroréseau dans la couche. En effet, comme cela a été indiqué précédemment, la répartition des nanostructures ou boîtes quantiques de germanium dans le silicium est alors parfaitement homogène. Les nanostructures d'un premier plan donné sont latéralement equidistantes des nanostructures d'un deuxième plan supérieur elles-mêmes equidistantes latéralement des nanostructures d'un troisième plan superposé . Si 1 ' on considère un ensemble de trois plans successifs de nanostructures, celles-ci sont donc réparties selon un réseau régulier à maille tétragonale centrée. La surface de base de la maille est sensiblement carrée, les nanostructures d'un plan étant equidistantes, séparées d'une distance a sensiblement égale à l'écart latéral g multiplié par la racine carrée de deux. La hauteur b de la maille est sensiblement égale au double de l'épaisseur egi- Dans l'exemple considéré de nanostructures de germanium noyées dans du silicium, le côté a de la base carrée de la maille du macroréseau présente une valeur comprise entre 50 et 300 nm. L'homme de l'art comprendra que la valeur de l'écart maximal g et donc du côté a de la base carrée de la maille du macroréseau est fixée essentiellement par les dimensions des nanostructures de germanium et en particulier par leur diamètre. Comme cela a été indiqué précédemment en relation avec la figure 3, on considère que des plans ondulés successifs sont formés dans de mêmes conditions de croissance épitaxiale. En pratique, les mesures des inventeurs ont montré que la valeur de l'écart maximal g est de l'ordre du diamètre D des nanostructures à quelques pour cent près. On notera également que, pour une couche donnée, les épaisseurs egj_ de silicium séparant deux plans ondulés successifs sont égales, choisies dans la plage allant du seuil T j_ au quadruple du diamètre des nanostructures . Par ailleurs, les inventeurs ont déterminé que la dispersion des dimensions des nanostructures est alors extrêmement faible, inférieure à celle obtenue classiquement. La figure 6 illustre, partiellement et schématiquement, la distribution de dimension des nanostructures. La courbe en traits pointillés représente la distribution de dimension des nanostructures dans la structure connue des figures 1 et 2. La courbe en traits pleins représente la distribution de dimension des nanostructures dans une couche selon la présente invention. La comparaison de ces deux courbes montre que la distribution des nanostructures dans une couche selon la présente invention est plus étroite. Une couche semiconductrice monocristalline présentant un macroréseau régulier de nanostructures d'un matériau semiconducteur monocristallin dans un autre matériau semiconducteur monocristallin est susceptible de très nombreuses applications. Par exemple, dans le domaine des télécommunications, la couche comportant le macroréseau selon la présente invention permet de former des dispositifs suffisamment sensibles et dans un domaine de longueurs d' ondes adéquat pour , constituer des dispositifs de conversion signal lumineux/signal électrique. Une couche selon la présente invention peut être utilisée comme détecteur ou comme émetteur d'un signal lumineux à partir d'une consigne électrique. La répartition régulière et homogène des nanostructures selon un macroréseau à maille tétragonale centrée et la faible dispersion des dimensions des nanostructures permet notamment d'obtenir une émissivité optimale et stable à une longueur d'onde faiblement dispersée autour d'une longueur d'onde moyenne. Une couche selon la présente invention peut également être utilisée comme source lumineuse en-dehors du domaine des télécommunications. Par exemple, une couche selon la présente invention peut être utilisée pour former une diode électroluminescente. De plus, compte tenu du caractère régulier du macroréseau et du caractère homogène de distribution de la dimension des nanostructures, une couche selon la présente invention peut être utilisée pour former une source lumineuse cohérente telle qu'une source laser. Une couche selon la présente invention peut être utilisée comme dispositif de piégeage de la lumière tel qu'un photodétecteur. Le macroréseau de boîtes quantiques de la couche selon la présente invention peut également être utilisé comme filtre d'une onde sonore ou lumineuse. Le macroréseau de la couche selon la présente invention est parfaitement stable, homogène et reproductible. Il peut également avantageusement être utilisé pour diffracter une onde. Par exemple, un tel macro-réseau peut constituer un diffracteur de Bragg susceptible d'être utilisé pour effectuer une collimation d'un faisceau. L'homme de l'art saura adapter les conditions de fabrication décrites précédemment d'une couche semiconductrice comportant des plans ondulés de Stranski-Krastanow d'un premier matériau semiconducteur encapsulés dans un second matériau semiconducteur de telle façon que l' épaisseur du second matériau semiconducteur soit comprise selon la présente invention entre la valeur seuil Tg_ et le quadruple du diamètre de nanostructures du premier matériau semiconducteur. Selon un mode de réalisation, après la formation de la couche comportant de tels plans, on procédera à un recuit à une température de 700 à 900°C. Un tel recuit est destiné à permettre une relaxation, c'est-à-dire une stabilisation et une homogénéisation de la structure cristalline. L'homme de l'art saura également compléter la structure pour former tout dispositif désiré. Ainsi, dans le cas de dispositifs de conversion de signaux lumineux et électriques, l'homme de l'art saura compléter la structure au moyen de contacts électriques appropriés et, dans le cas d'un émetteur, d'une source d'excitation électrique. Une couche selon la présente invention est susceptible d'autres applications. Ainsi, une couche comportant un macroréseau selon la présente invention peut être utilisée comme couche intermédiaire de modification de paramètres cristallins d'un substrat. En effet, la surface supérieure de silicium d'une couche comportant un macroréseau selon la présente invention présente un paramètre de maille supérieur à celui d'une couche de silicium seule. Ainsi, les inventeurs ont déterminé que le paramètre de maille moyen d'une couche de silicium encapsulant plusieurs plans ondulés de germanium est égal au paramètre d'une couche hétéroatomique de SiGe comportant de l'ordre de 30 à 50 % de germanium. Les inventeurs ont en outre déterminé qu'une telle modification du paramètre de maille du silicium est effectuée sur une épaisseur inférieure à celle d'une couche hétéroatomique de SiGe à proportion graduellement croissante de germanium permettant d'obtenir le même paramètre. Une couche de silicium comportant un macroréseau des nanostructures de germanium peut alors être utilisée en tant que tout ou partie d'un pseudosubstrat, c'est-à-dire d'un substrat de silicium contraint (silicium à maille élémentaire agrandie) . De plus, les inventeurs ont déterminé que la surface supérieure d'un tel pseudo-substrat présente un taux de défauts réduit. En effet, le décalage des nanostructures de germanium d'un niveau à l'autre du macroréseau permet avantageusement de réduire la propagation verticale de dislocations. Ainsi, si une dislocation se crée dans une couche de silicium intermédiaire entre deux plans de nanostructures, elle tend à se propager verticalement de façon connue. Lors du déplacement des nanostructures sur le plan supérieur, une nanostructure peut venir se placer sur le chemin de propagation de la dislocation et donc l'interrompre. Un tel pseudo-substrat est susceptible de très nombreuses applications. En effet, dans un système cristallographique donné, dans lequel la maille élémentaire a une dimension déterminée, les caractéristiques électroniques et notamment la mobilité des porteurs (électrons/trous) sont déterminées. On a montré qu'il pouvait être souhaitable de modifier les paramètres de maille pour optimiser des caractéristiques électroniques. En particulier, dans le cas du silicium, on a montré que, si on augmentait la dimension de la maille élémentaire (la valeur du paramètre de maille) , on rendait possible la réalisation de composants élémentaires aux propriétés électroniques améliorées. La figure 7 illustre, en vue en coupe partielle et schématique, la formation, sur un substrat 10 de silicium monocristallin, d'un pseudo-substrat 11 et d'une couche 12 de silicium dans laquelle doivent être formés des composants électroniques . Selon un mode de réalisation de la présente invention, le pseudo-substrat 11 comprend une partie inférieure 14 reposant sur le substrat 10 et une partie supérieure 16 sur laquelle repose la couche 12. La partie inférieure 14 est constituée de plusieurs plans PI, P2 et P3 de nanostructures de germanium encapsulées dans du silicium. La partie supérieure 16 est constituée d'une couche hétéroatomique de SiGe comportant une proportion graduellement croissante de germanium. L'épaisseur tl4 de la partie inférieure 14 est inférieure à l'épaisseur d'une couche graduelle de SiGe présentant une proportion de 50 % de germanium en surface. L'épaisseur tl6 de la partie supérieure 16 est ajustée pour obtenir le paramètre de maille correspondant à une proportion donnée de germanium dans un réseau de silicium, comprise entre 50 et 100 %. L'épaisseur globale du pseudosubstrat 11 est donc avantageusement plus faible que celle d'une simple couche graduelle. La nécessité de mettre en oeuvre une croissance de type Stranski-Krastanow des plans de nanostructures n' allonge pas les temps de fabrication car elle peut être effectuée dans le réacteur d' épitaxie utilisé pour la croissance de la couche graduelle. En pratique, le temps nécessaire pour faire croître les quelques plans de nanostructures nécessaires est inférieur au temps nécessaire pour faire croître un pseudo-substrat de même paramètre de maille final. En pratique, le nombre de plans de nanostructures est de l'ordre de un à quinze, de préférence de un à dix pour limiter le plus possible la propagation verticale de dislocations. En termes de défauts, les inventeurs ont déterminé que la densité surfacique de défauts de la partie inférieure 14 est alors réduite, et est de l'ordre de 10 à lO-Vcm.2 au lieu de 10^ à lθ /cm2 pour une couche graduelle (2, figure 1) . Comme cela sera détaillé ci-après en relation avec les figures 3A-C et 4, une telle réduction est liée à un arrêt de la propagation verticale des dislocations dans le silicium sur les nanostructures. On notera que la couche 12 peut être formée directement sur une couche 11 constituée uniquement de sa partie inférieure 14 comprenant un macroréseau de nanostructures de germanium dans du silicium. Selon une variante, la dernière couche de silicium de la partie inférieure 14 peut être utilisée directement comme substrat à la place de la couche 12. En outre, le macroréseau se traduit à l'aplomb des nanostructures du dernier plan par des plots ayant la forme d'une pyramide facettée tronquée. Lorsque l'épaisseur de silicium e j_ est supérieure au seuil Tgj_, en vue de dessus, les pyramides sont "auto-organisées" en surface sous une forme régulière en un damier régulier dont les dimensions des cases sont de 1 '..ordre du diamètre D des nanostructures. En deçà du seuil T i, l'auto-organisation est moins régulière, les plots ou les écarts entre les plots ayant une dimension, en vue de dessus, supérieure au diamètre D. Une telle surface régulière peut être avantageuse dans un certain nombre d'applications. Un exemple d'une telle application est la réalisation de mémoire utilisant des transistors de type MOS comportant une grille flottante. En effet, dans un tel dispositif, on a constaté qu'il était souhaitable que la grille flottante du transistor soit constituée d'éléments conducteurs distincts noyés dans une couche isolante. Pour ce faire, on pourra avantageusement utiliser un pseudo-substrat à multi—plan selon la présente invention. Ainsi, on procède à une oxydation du silicium puis au dépôt d'un matériau conducteur. Lors de l'oxydation, la forme irrégulière de la surface comportant des plots pyramidaux facettés tronqués est conservée. Les plots ou les dépressions entre les plots servent alors de points de nucléation de nanocristaux lors du dépôt ultérieur. Ces nanocristaux constituent alors la grille flottante. Selon une variante, l'oxyde est un isolant à forte permittivité diélectrique. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, les dimensions des nanostructures et des couches de silicium séparant deux plans de nanostructures peuvent être modifiées de toute façon appropriée, pour autant que l'épaisseur de silicium demeure dans la plage définie. De plus, la présente invention n'est pas limitée aux exemples particuliers de la description précédente. En particulier, la nature des matériaux considérés précédemment peut être modifiée. Ainsi, on a considéré que la couche selon l'invention est formée sur un substrat monocristallin semiconducteur de silicium. Toutefois, le substrat pourrait être un substrat de silicium- germanium ou de germanium. De même, on a considéré une couche comprenant des nanostructures de germanium noyées dans du silicium, toutefois la présente invention concerne également une couche de nanostructures de silicium noyées dans du germanium. De plus, la présente invention ne se limite pas à une filière à base de silicium, mais s'applique à toute filière technologique utilisant une couche de nanostructures semiconductrices monocristallines d'un matériau donné noyées dans un autre matériau semiconducteur monocristallin, l'un des deux matériaux étant un alliage binaire ou ternaire d'éléments choisis parmi les matériaux de la colonne III de la classification périodique des éléments et l'autre matériau étant un autre alliage binaire ou ternaire d'éléments choisis parmi les matériaux de la colonne
V. Une telle couche serait par exemple une couche de nanostructures d'un alliage d'indium, de gallium et d'arsenic (InGaAs) dans un substrat d'arséniure de gallium (GaAs) ou de phosphure d'indium (InP) .

Claims

REVENDICATIONS
1. Couche monocristalline d'un premier matériau semiconducteur (5) comportant des nanostructures monocristallines d'un second matériau semiconducteur (3), dans laquelle les nanostructures sont réparties selon un réseau cristallographique régulier à maille tétragonale centrée.
2. Couche selon la revendication 1, dans laquelle le premier matériau semiconducteur (5) est le silicium et le second matériau semiconducteur (3) le germanium.
3. Couche selon la revendication 2, dans laquelle la hauteur (b) de la maille tétragonale est égale à la somme de deux valeurs élémentaires (egj_) égales choisies dans une plage allant de 60 à 80 % du diamètre (D) des nanostructures jusqu'au quadruple dudit diamètre.
4. Couche selon la revendication 2 ou 3, dans laquelle la base plane de la maille tétragonale centrée est sensiblement carrée et présente un côté d'une valeur (a) comprise entre 50 et 300 nm.
5. Source lumineuse, comportant une couche selon l'une quelconque des revendications 1 à 4 associée à un circuit d'excitation électrique.
6. Source selon la revendication 5, formant une source cohérente .
7. Source selon la revendication 5 ou 6, formant une diode.
8. Dispositif de piégeage de lumière, comportant une couche selon l'une quelconque des revendications 1 à 4.
9. Photodétecteur, comportant un dispositif selon la revendication 8.
10. Diffracteur d'une onde lumineuse ou acoustique, comportant une couche selon l'une quelconque des revendications
1 à 4.
11. Filtre optique ou acoustique, comportant une couche selon l'une quelconque des revendications 1 à 4.
EP04816566A 2003-12-16 2004-12-16 Couche semiconductrice monocristalline a macroreseau heteroatomique Withdrawn EP1702354A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0351073 2003-12-16
PCT/FR2004/050713 WO2005059978A2 (fr) 2003-12-16 2004-12-16 Couche semiconductrice monocristalline a macroreseau heteroatomique

Publications (1)

Publication Number Publication Date
EP1702354A2 true EP1702354A2 (fr) 2006-09-20

Family

ID=34684868

Family Applications (1)

Application Number Title Priority Date Filing Date
EP04816566A Withdrawn EP1702354A2 (fr) 2003-12-16 2004-12-16 Couche semiconductrice monocristalline a macroreseau heteroatomique

Country Status (3)

Country Link
US (2) US7884352B2 (fr)
EP (1) EP1702354A2 (fr)
WO (1) WO2005059978A2 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8446779B2 (en) * 2009-08-21 2013-05-21 Globalfoundries Singapore Pte. Ltd. Non-volatile memory using pyramidal nanocrystals as electron storage elements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037614A (en) * 1997-03-07 2000-03-14 California Institute Of Technology Methods for manufacturing group IV element alloy semiconductor materials and devices that include such materials
JP3854731B2 (ja) * 1998-03-30 2006-12-06 シャープ株式会社 微細構造の製造方法
US6507042B1 (en) * 1998-12-25 2003-01-14 Fujitsu Limited Semiconductor device and method of manufacturing the same
US6657232B2 (en) 2000-04-17 2003-12-02 Virginia Commonwealth University Defect reduction in GaN and related materials
DE10019712A1 (de) 2000-04-20 2001-10-25 Max Planck Gesellschaft Verfahren zur Herstellung von periodischen Materialstrukturen
FR2812763B1 (fr) * 2000-08-04 2002-11-01 St Microelectronics Sa Formation de boites quantiques

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2005059978A3 *

Also Published As

Publication number Publication date
WO2005059978A3 (fr) 2005-08-18
WO2005059978A2 (fr) 2005-06-30
US8263965B2 (en) 2012-09-11
US20110108801A1 (en) 2011-05-12
US7884352B2 (en) 2011-02-08
US20070248818A1 (en) 2007-10-25

Similar Documents

Publication Publication Date Title
EP0829934B1 (fr) Procédé de fabrication d'un composant optoélectronique à semiconducteur et composant ou matrice de composants fabriqués selon ce procédé
EP1178522A1 (fr) Formation de boítes quantiques
EP3503222B1 (fr) Procédé de fabrication d'un dispositif optoélectronique par report d'une structure de conversion sur une structure d'émission
EP1426328A2 (fr) Procédé de réalisation par CVD de nano-structures de matériau semi-conducteur sur diélectrique, de tailles homogènes et contrôlées
EP2912682B1 (fr) Procede de fabrication d'une structure semiconductrice
EP2939276B1 (fr) Dispositif opto-électronique à microfils ou nanofils
EP3438041B1 (fr) Structure semiconductrice comportant une membrane suspendue a portion centrale structuree en epaisseur
FR2953335A1 (fr) Systeme d'emission laser, heterostructure et zone active a sous-puits quantiques couples, utilisation pour une emission laser a 1,55 micrometres
EP3384534A1 (fr) Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles a portion monocristalline elargie
EP3011603B1 (fr) Procédé de fabrication d'une structure semiconductrice et composant semiconducteur comportant une telle structure semiconductrice
FR3095893A1 (fr) dispositif optoélectronique comportant une portion centrale contrainte en tension suivant un premier axe et polarisee électriquement suivant un deuxième axe
EP1702354A2 (fr) Couche semiconductrice monocristalline a macroreseau heteroatomique
WO2019012215A1 (fr) Procede de realisation d'une couche cristalline en un compose iii-n par epitaxie van der waals a partir de graphene
WO2022167419A2 (fr) Detecteur infrarouge ameliore via l'ingenierie de la masse effective des porteurs de charges
EP3629385A1 (fr) Procédé de fabrication d'un dispositif optoélectronique d'émission de lumière infrarouge comportant une couche active à base d'étain-germanium
EP4187622B1 (fr) Dispositif optoélectronique comportant une couche semiconductrice à base de gesn présentant une portion monocristalline à structure de bandes directe et une zone barrière sous-jacente
EP1626437B1 (fr) Procédé de réalisation d'empilements d'îlots de matériau semi-conducteur encapsulés dans un autre matériau semi-conducteur
EP4268285A1 (fr) Architecture de super-reseaux ingaas/gaassb sur substrat inp
WO2024084179A1 (fr) Procede de fabrication d'une couche piezoelectrique sur un substrat
EP4104203A1 (fr) Procede de fabrication de nanostructures de nitrure d'aluminium et de gallium (algan)
FR2820891A1 (fr) Laser semi conducteur a ruban enterre et procede de fabrication
FR3109469A1 (fr) Procédé de fabrication d’un dispositif émetteur de rayonnement
FR3134252A1 (fr) dispositif optoélectronique comportant une source laser à membrane semiconductrice III-V formant une jonction p-i-n latérale
FR3069104A1 (fr) Procede de fabrication d'un photodetecteur comportant un compose semiconducteur cristallin epitaxie a partir d'une couche de graphene
FR2894396A1 (fr) Emetteur de lumiere a courants de fuite reduits, utilisant des boites quantiques, et procedes de fabrication de cet emetteur

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20060713

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): FR GB

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): FR GB

17Q First examination report despatched

Effective date: 20090525

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20091006