EP1665528A1 - Rc-oszillatorschaltung - Google Patents

Rc-oszillatorschaltung

Info

Publication number
EP1665528A1
EP1665528A1 EP04764432A EP04764432A EP1665528A1 EP 1665528 A1 EP1665528 A1 EP 1665528A1 EP 04764432 A EP04764432 A EP 04764432A EP 04764432 A EP04764432 A EP 04764432A EP 1665528 A1 EP1665528 A1 EP 1665528A1
Authority
EP
European Patent Office
Prior art keywords
voltage
integrator
output
generator
oscillator circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP04764432A
Other languages
English (en)
French (fr)
Inventor
Paolo D'abramo
Riccardo Serventi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Publication of EP1665528A1 publication Critical patent/EP1665528A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Definitions

  • the present invention relates to an RC oscillator circuit.
  • the output frequency is determined by RC networks, that is to say by resistors and capacitors.
  • An RC oscillator can be implemented, for example, by charging a capacitance with a constant current and comparing the voltage which arises across the capacitance with a threshold value or reference value. As soon as the voltage across the capacitor reaches the predetermined •
  • the capacitor is quickly discharged.
  • the capacitor is then recharged.
  • the charging time constant of the capacitor mainly determines the clock rate or frequency of the output signal of the arrangement. If necessary, the resulting sawtooth voltage can be converted into a square wave signal.
  • an RC oscillator circuit comprising
  • a comparator with a first input, which is connected to the output of the integrator and. with a second input for supplying a reference threshold
  • a reference generator designed to generate the reference threshold as a function of a supply voltage of the RC oscillator circuit.
  • the comparator or comparator is coupled at one input to an integrator that integrates a charging current and at another input to a.
  • Reference generator coupled.
  • the reference generator provides the reference threshold depending on the supply voltage of the entire RC oscillator circuit.
  • a compensated reference threshold is provided, so that the frequency which the clock generator of the oscillator emits is largely independent of fluctuations in the supply voltage.
  • the integrator preferably comprises at least one capacitance which is charged with the charging current provided by the current generator.
  • a discharge device is preferably provided, which discharges the capacitance again as soon as the voltage exceeds the capacity exceeds the reference threshold.
  • the unloading device can preferably be controlled by the comparator and / or clock generator.
  • the integrator can comprise two capacities, which are alternately charged and discharged.
  • an unloading device is preferably provided for each capacity.
  • the charging currents for both capacitors can be supplied to the capacitors from a common current generator, for example via a current mirror.
  • the discharge current (s) can also be advantageously provided by the current generator via still further current mirrors. It should be ensured that the time constants for the discharge are significantly smaller than those for the charging of the capacitors, so that the capacitors can be discharged quickly.
  • the reference generator is further preferably coupled to the integrator in such a way that the reference threshold is generated as a function of the actual voltage — above the at least one capacitance.
  • the actual voltage across the at least one capacitance is preferably first integrated.
  • the reference threshold is generated as a function of both the supply voltage of the oscillator and the voltage across the at least one capacitance.
  • the dependency of the reference threshold on the supply voltage can advantageously be achieved in that the supply voltage is first divided down to an adjustable value using a programmable voltage divider and the signal obtained in this way is further processed in the reference generator to generate the reference threshold.
  • the proposed training with respect to the generation of the reference threshold in dependence on the voltage across the capacitor of the integrator can also affect of ambient temperature and / ormentssbondsschwan- effects on the 'charging time constant of the integrator capacity taken into account and be compensated without problems.
  • a comparator or comparator can advantageously be used which only has to meet low requirements for speed and accuracy.
  • the reference generator is preferably switched into the RC oscillator circuit in such a way that a control circuit is created which regulates the reference threshold as a function of the actual circuit conditions of the RC oscillator and thereby regulates fluctuations in the supply voltage and / or variations in the charging time constant in the integrator means can be compensated.
  • the reference generator preferably comprises an integrating amplifier.
  • the integrating amplifier preferably has one
  • Input which is coupled to the integrator, and an output for outputting the reference threshold as a function of the integrated voltage across the at least one capacitance.
  • the reference generator further preferably comprises a differential amplifier which provides the reference threshold at its output as a function of the difference between a voltage derived from the supply voltage and the integrated voltage across the at least one capacitance.
  • the current generator preferably has a voltage divider.
  • the voltage divider is preferably connected on the input side to supply potential and on the output side to a voltage voltage / current converter connected.
  • the voltage / current converter provides the charging current.
  • the voltage / current converter can advantageously comprise a resistor.
  • FIG. 1 shows a block diagram of an exemplary embodiment of an RC oscillator circuit based on the proposed principle
  • FIG. 2 shows an exemplary circuit diagram of a current generator
  • Figure 3 is a circuit diagram of the integrator of Figure 1 using an example, ⁇
  • FIG. 4 shows an exemplary embodiment of a circuit of the reference generator from FIG. 1,
  • FIG. 5 shows a simplified circuit diagram of the reference generator from FIG. 4 to explain its mode of operation
  • FIG. 6 shows a further circuit diagram to explain the functioning of the reference generator from FIG. 4,
  • FIG. 7 shows a diagram of a charging curve of a capacitor in the integrator using an example
  • FIG. 8 shows an exemplary embodiment of a shift register for use in the clock generator from FIG. 1,
  • FIG. 9 shows exemplary output signals of the clock generator from FIG. 1,
  • FIGS. 10 shows a D flip-flop using a circuit diagram for use in the clock generator of FIGS. 1 and
  • FIG. 11 shows the time profiles of selected signals to explain the functioning of the proposed principle using the exemplary embodiment from FIG. 1.
  • FIG. 1 shows an RC oscillator circuit based on an exemplary embodiment according to the proposed principle.
  • An integrator 1 is provided with a first input 2 for supplying a charging current IPOSCl and an input 3 for supplying a discharge current IP0SC2. Charging and discharging currents are provided by a current generator, which is not shown in FIG. 1.
  • the integrator 1 comprises two capacitors which are alternately charged and discharged.
  • the integrator 1 has three outputs 4, 5, 6.
  • a capacitor voltage in the form of a scanning signal is provided at the output 4, while the respective current voltage on the two capacitors is present at the outputs 5 and 6.
  • the output 4 is connected to a first input of a comparator 7.
  • the reference generator 8 provides a reference threshold VTH.
  • An output of the comparator 7 is connected to an input of a clock generator 9, which outputs clock signals at three outputs 10, 11, 12 in the present case depending on the comparison of the capacitor voltage VCAP with the reference threshold VTH in the comparator 7.
  • the clock signals at the outputs 10, 11, 12 are provided with reference numerals OSC1, OSC2, OSC3.
  • the clock generator 9 is connected to respective control inputs of the integrator 1 and the reference generator 8 via a control bus 13.
  • the outputs 5, 6 of the integrator 1, at which the respective capacitor voltages CAP1, CAP2 are present, are connected to inputs of the reference generator 8.
  • a programmable voltage divider 14 provides output voltages VTH1, VTH2 as a function of a supply voltage for the entire RC oscillator circuit and as a function of a programming word at an input 15 of the voltage divider 14.
  • the frequency divider 14 has a 32-stage voltage divider on which the second auxiliary voltage VTH2 is provided on the output side.
  • the voltage divider is programmable with 5 bits, which defines the output frequency of the oscillator. Programming the 5 bits influences both the voltage with which the capacitors are charged and the clock period at the output.
  • the auxiliary voltages VTH1, VTH2 are both derived from the supply voltage of the circuit arrangement.
  • the sampled capacitor voltage VCAP which is in the form of a ramp, is compared in the comparator 7 with a reference threshold VTH.
  • the reference threshold VTH depends, among other things, on the auxiliary voltages VTH1, VTH2. Each time the capacitor voltage VCAP intersects with the reference threshold VTH, the comparator emits pulses.
  • the frequency of output signals OSC1, OSC2, OSC3 of the oscillator is determined from these pulses in the clock generator 9.
  • the reference threshold VTH depends on the capacitor voltages CAP1, CAP2 in the integrator 1, which are integrated in the reference generator 8. In addition, the reference threshold VTH depends on the supply voltage of the circuit, which is divided down in the voltage divider 14 with a programmable divider ratio.
  • the control bus 13 controls the integrator 1 and the reference generator 8 by means of a power-on reset, POR signal, a first switchover signal PRE1 and a second switchover signal PRE2.
  • the integrator 1 is controlled with further changeover signals CHG1, CHG2.
  • the reference generator 8 is controlled with additional switchover signals CAL1, CAL2.
  • the OSC3 of the oscillator is therefore advantageously largely independent of the ambient temperature and the supply voltage of the circuit.
  • the defined clock period is obtained by charging capacitors with a constant current and comparing the voltage ramp signal with the reference threshold.
  • the charging and discharging currents are provided independently of the temperature.
  • FIG. 2 shows an exemplary embodiment of a current generator which is coupled to the integrator 1 at its inputs 2, 3 and which is designed to generate a charging current IPOSCl and to generate a discharging current IPOSC2.
  • the current generator of Figure 2 comprises a voltage divider 16, 17 which comprises a series circuit with two resistors which are connected between supply potential 18 and reference potential 20. A tap node between the resistors 16, 17 is connected to the inverting input of an operational amplifier 19.
  • the operational amplifier 19 controls with its output the gate connection of a field effect transistor 21.
  • the drain connection of transistor 21 is connected via an external resistor 22 to reference potential 20 and to the non-inverting input of operational amplifier 19.
  • the source connection of transistor 21 is connected to a multiplicity of current mirror circuits 23, 24, 25, 26, 27, 28, 29, which provide virtually any number of reference currents.
  • the output currents that can be tapped at the current mirrors 23 to 29 are independent of the temperature.
  • I REXI V 'DD " R i ff j -, l
  • R A RB denote the resistance values of the voltage divider 16, 17, V DD denotes the voltage at the supply potential connection 18 and R EXT denotes the value of the external resistor 22. If one takes into account the mirror ratios of the current mirrors, the general temperature-independent current generated by the current generator results in:
  • FIG. 3 shows an exemplary embodiment of an integrator 1.
  • Two capacitors C1, C2 are provided which are each connected via a switch 30, 31 at one connection to the input 2 of the integrator and are each connected to a supply connection 18 with a further connection.
  • the input 3 is also connected to one of the capacitors C1, C2 via a current mirror 32 and a further switch 33, 34 each.
  • One connection each of the capacitors C1, C2 is connected to an output 5, 6 of the integrator, which are coupled to the reference generator 8.
  • the output 4 of the integrator 1, which is connected to the comparator 7, is connected via a switch 35, 36 to a capacitor C1, C2.
  • the two capacitors C1 and C2 are alternately charged and discharged.
  • the switches 35, 36 are connected to control signals, CHG1 1, CHG2 ⁇ operated so that the output 4 that is being charged is always connected to that capacitor Cl, C2,.
  • the changeover signals CHG1 and CHG2, which are provided by the clock generator 9, select the charging phase of the capacitors C1, C2 by activating the switches 30, 31.
  • the capacitors C1 and C2 are implemented as respective gate capacitors of MOSFET, metal oxide semicon- ductor field effect transistor structures.
  • K ⁇ n- Metal capacitors in the integrated circuit can be used to select several capacitors connected in parallel in order to change the clock frequency.
  • the switches 30, 31, 33, 34, 35, 36 are designed as transmission gates and each comprise an n- and a p-channel MOS field-effect transistor.
  • the switches 30, 31, 33, 34, 35, 36 are in the closed switching state when the respective control signal is high with respect to the n-channel transistor switch and low with respect to the p-channel transistor switch.
  • the constant currents IPOSCl and IPOSC2 at the inputs 2, 3 are used for charging the capacitor selected by the respective switches of the same or for unloading '.
  • the current mirror 32 has a mirror ratio of 5: 1, so that the discharging of the capacitors C1, C2 takes place very quickly in relation to the charging process. The charge is completely removed from the respective capacitor before the next charging phase begins. The voltage during the discharge phase is linear until the output-side current mirror transistor leaves saturation, and then becomes exponential. •
  • the capacitor C2 is charged to the differential voltage of the power supply voltage VDD reduced by the auxiliary voltage V TH2 of the voltage divider 14, and the capacitor Cl is charged to VDD.
  • a clock period at the output of the clock generator 9 is divided into four clock phases.
  • capacitor C1 is charged and the voltage across capacitor C2 is constant.
  • the second clock phase begins. Cl continues to charge during the second clock phase, but C2 is already discharged.
  • the third clock phase begins when the voltage across the capacitor C1 reaches the second auxiliary threshold VTH2.
  • the charge on capacitor C1 remains constant while C2 is being charged.
  • the fourth and last clock phase begins. In the fourth clock phase, C2 continues to be charged, but Cl is discharged.
  • the output of the reference generator 8 that is to say the output voltage VTH, periodically assumes the auxiliary threshold VTH1 provided by the divider 14 and a voltage value which is obtained by correcting the threshold VTH2.
  • the second auxiliary threshold VTH2 is updated every half period according to the error that the comparator 7 makes when commutating the previous half period.
  • the first auxiliary threshold VTH1 is constant and is used to split every half period into two further subperiods. The error is estimated during the first phase of every half period.
  • FIG. 4 shows an exemplary embodiment of the reference generator 8 from FIG. 1.
  • the reference threshold VTH is provided at the output of the reference generator 8 and is compared in the comparator 7 with the respective capacitor voltage signal in the charging phase.
  • the reference generator 8 comprises a differential amplifier 37.
  • the non-inverting input of the differential amplifier 37 is connected to the output of the voltage divider 14 in order to supply the auxiliary voltage VTH2.
  • the inverting input of the differential amplifier 37 is connected through a series capacitor CA with 'an input node K and via a feedback capacitor CB to the output of the differential amplifier 37.
  • the series capacitor CA may parallel combination of two series switches 38, are short-circuited 39, which, by the discharge signals PRE1 PRE2 can be controlled by the clock generator 9.
  • the input node K is connected via a switch 40 to the output 5 of the integrator 1 and via a switch 41 to the output 6 of the integrator 1, each of which supplies the voltage CAP1, CAP2 across the capacitors C1, C2 ' .
  • the switches 40, 41 are switched by gnale CAL1, CAL2 controlled by the clock generator 9.
  • the output of the differential amplifier 37 is connected to the output of the reference generator 8 via two switches 42, 43 connected in parallel, which are controlled by discharge signals PRE1 ', PRE2'.
  • Two further switches 44, 45 which are also connected in parallel, connect the voltage divider 14 via the connection for supplying the auxiliary voltage VTH1 to the output for providing the switching threshold VTH of the reference generator 8.
  • the value of the reference threshold VTH is equal to the Hilfsschwel 'len VTH1 and VTH2.
  • the comparator switches over when the ramp voltage reaches the value of the second auxiliary threshold VTH2, added with an error voltage VERR.
  • the result is an error in the clock period, which is calculated from the product of the voltage error VERR and the quotient of the capacitance C and the current I, C representing the charging capacity and I the charging current.
  • VTH first takes on the value of the first auxiliary threshold VTH1-. Then the reference threshold VTH results - according to the.
  • CA denotes the capacitance of the series capacitor CA and CB the capacitance value of the feedback capacitor CB from FIG. 4.
  • FIG. 5 and FIG. 6 show simplified circuit diagrams based on FIG. 4, on the basis of which the functioning of the circuit of FIG. 4 is to be explained. It should first be assumed that the voltage VI across the feedback capacitor CB should be 0 in a first time interval T between the times TO and Tl, T0 ⁇ T ⁇ T1. The conditions result in the first time interval
  • V0 represents the voltage across the series capacitor CA and CAL is the switch signal for the capacitor CA upstream switches in FIG '. 6
  • a second time interval T1 ⁇ T ⁇ T2 is considered.
  • V0 VERR 1-
  • FIG. 7 uses a graph to show the voltage over time at which the capacitors C1, C2 of FIG. 3 are charged.
  • the voltage divider 14, which comprises a multiplexer can be used to change both the voltage with which the capacitors are charged and the clock period.
  • FIG. 8 shows a shift register which is included in the clock generator 9.
  • the shift register comprises four register cells 46, 47, 48, 49, which are interconnected in a ring and are each clocked with the output signal of the comparator 7.
  • Four clock phases are provided for each clock period. Each clock phase begins with a switching pulse of the comparator 7.
  • the register cells 46 and 47 are precharged with a logic 1 and the .Register cells 48 and 49 are preloaded with a logic 0.
  • the initial state of the shift register is therefore 1100.
  • the internal state of the shift register changes with every pulse on the COMP signal of the comparator.
  • the state sequence of the shift register is therefore: 1100 0110 0011 1001
  • the internal states of the shift register 46, 47, 48, 49 generate four auxiliary signals with which the periodic square-wave signal OSCl is assembled at the output of the clock generator 9.
  • the further output signals OSC2 and OSC3 are obtained by dividing the output signal OSCl by 2 or by 32.
  • FIG. 9 shows an example of the clock profiles of the output signals OSCl and OSC2.
  • FIG. 10 shows, using a circuit diagram, an example of a positive, edge-triggered register using a D-flip-flop with a master-slave structure.
  • FIG. 11 shows the mode of operation of the
  • the switching signals CHG1 and CHG2 are used for control the switches 30 and 31 in the integrator 1 of Figure 3 and are provided by the clock generator 9.
  • the signals PRE1 and PRE2 serve to switch the discharge switches 33 and 34.
  • the switching signals CAL1 and CAL2 serve to control the sampling switches 40 and 41 in the reference generator 8.
  • CAP1 and CAP2 denote the capacitor voltages at the outputs 5, 6 of the integrator 1.
  • VCAP denotes the voltage curve at the output 4 of the integrator 1, the charging phases of the capacitors C1, C2 being connected to the output.
  • VTH shows the signal curve of the reference threshold, which the reference generator 8 outputs.
  • the output signal of COMP is at the beginning of each of the four phases of a clock period of the oscillator ⁇ a pulse.
  • OSC denotes the output signal OSCl of the clock generator 9. It can be seen that a clock period of the RC oscillator comprises just four clock phases.
  • a power-on reset signal, a scanning signal for 5 programming bits and the 5 programming bits for pre-determining the desired output frequency are provided as input signals of the proposed integrated RC oscillator.
  • Output signals are three clock frequencies, four n-type 'and two p-type Str ⁇ me.
  • a connection pin is provided for connecting to an external resistor, which is used to provide the temperature-independent current.

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dram (AREA)

Abstract

Es ist eine RC-Oszillatorschaltung angegeben, bei der ein Ladestrom (IPOSC1) in einem Integrator (1) aufintegriert wird. Eine Ausgangsspannung (VCAP) des Integrators wird mit einer Referenzschwelle (VTH) in einem Komparator (7) verglichen. Abhängig vom Vergleich wird in einem Taktgenerator (9) ein periodisches Signal erzeugt. Weiterhin ist ein Referenzgenerator (8) vorgesehen, der die Referenzschwelle (VTH) in Abhängigkeit von der Temperatur und der Versorgungsspannung der gesamten Schaltung erzeugt. Damit wird die Frequenzabhängigkeit des Oszillators von Schwankungen der Versorgungsspannung weitgehend kompensiert.

Description

Beschreibung
RC-Oszillatorschaltung
Die vorliegende Erfindung betrifft eine RC-Oszillatorschaltung.
Bei RC-Oszillatoren wird die Ausgangsfrequenz durch RC- Netzwerke bestimmt, also durch Widerstände und Kapazitäten.
Ein RC-Oszillator kann beispielsweise dadurch realisiert sein, daß eine Kapazität mit einem Konstantstrom aufgeladen wird und die sich über der Kapazität einstellende Spannung mit einem Schwellwert oder Referenzwert verglichen wird. So- bald die Spannung über dem Kondensator die vorbestimmte •
Schwelle überschreitet, wird der Kondensator zügig entladen. Anschließend erfolgt ein erneutes Aufladen des Kondensators. Demnach bestimmt hauptsächlich die Aufladezeitkonstante des Kondensators die Taktrate oder Frequenz des AusgangsSignals der Anordnung. Falls erforderlich, kann die entstehende Sägezahnspannung in ein Rechtecksignal konvertiert werden.
Bei dem beschriebenen Prinzip eines RC-OsziUators tritt je-' doch das Problem auf, daß der Komparator, der die Kondensa- torspannung mit der Referenzspannung vergleicht, starken Temperaturschwankungen unterliegt. Hierdurch ergibt sich eine unerwünschte Abhängigkeit der Ausgangsfrequenz des Oszillators von der Umgebungstemperatur.
Ein weiterer Nachteil liegt in der üblicherweise starken Abhängigkeit des beschriebenen Oszillatorprinzips von der Versorgungsspannung. Demnach führen Schwankungen der Versorgungsspannung ebenfalls zu signifikanten, unerwünschten Schwankungen der Ausgangsfrequenz des Oszillators.
Es ist Aufgabe der vorliegenden Erfindung, eine RC-Oszillatorschaltung zu schaffen, bei der die Abhängigkeit der Aus- gangsfrequenz von der Temperatur und/oder der Versorgungs- spannung reduziert ist.
Erfindungsgemäß wird die Aufgabe gelöst durch eine RC- Oszillatorschaltung, umfassend
- einen Stromgenerator zur Erzeugung eines Ladestroms,
- einen Integrator mit einem Eingang, der mit dem Stromgenerator gekoppelt ist und mit einem Ausgang,
- einen Vergleicher mit einem ersten Eingang, der mit dem Ausgang des Integrators verbunden ist und. mit einem zweiten Eingang zum Zuführen einer Referenzschwelle,
- einen Taktgenerator, der mit einem Ausgang des Vergleichers verbunden ist, und
- einen Referenzgenerator, ausgelegt zur Erzeugung der Refe- renzschwelle in Abhängigkeit von einer VersorgungsSpannung der RC-Oszillatorschaltung.
Gemäß dem vorgeschlagenen Prinzip ist der Vergleicher oder Komparator an einem Eingang mit einem Integrator gekoppelt, der einen Ladestrom integriert, und an einem weiteren Eingang mit einem-. Referenzgenerator gekoppelt. Der. Referenzgenerator stellt dabei die Referenzschwelle in Abhängigkeit von der VersorgungsSpannung der gesamten RC-Oszillators-chaltung bereit .
Durch die Nachführung der Referenzschwelle bezogen auf die VersorgungsSpannung wird eine kompensierte Referenzschwelle bereitgestellt, so daß die Frequenz, die der Taktgenerator des Oszillators abgibt, weitgehend unabhängig ist von Schwan- kungen der Versorgungsspannung.
Bevorzugt umfaßt der Integrator zumindest eine Kapazität, die mit dem vom Stromgenerator bereitgestellten Ladestrom aufgeladen wird.
Weiterhin ist bevorzugt eine Entladevorrichtung vorgesehen, die die Kapazität wieder entlädt, sobald die Spannung über der Kapazität die Referenzschwelle übersteigt . Hierfür kann die Entladevorrichtung bevorzugt vom Vergleicher und/oder Taktgenerator gesteuert sein.
Alternativ kann der Integrator zwei Kapazitäten umfassen, welche abwechselnd aufgeladen und entladen werden. In diesem Fall ist bevorzugt für jede Kapazität je eine Entladevorrichtung vorgesehen. Die Ladeströme für beide Kapazitäten können von einem gemeinsamen Stromgenerator, beispielsweise über je einen Stromspiegel, zu den Kapazitäten zugeführt werden.
Auch der oder die Entladeströme können über noch weitere Stromspiegel mit Vorteil von dem Stromgenerator bereitgestellt werden. Dabei ist darauf zu achten, daß die Zeitkon- stanten für die Entladung deutlich kleiner sind als die für das Aufladen der Kondensatoren, so daß mit Vorteil eine schnelle Entladung der Kapazitäten durchgeführt werden kann.
Um eine noch weitere Verbesserung der Kompensation der Refe- renzschwelle im Referenzgenerator zu erzielen, ist weiter bevorzugt der Referenzgenerator so mit dem Integrator gekoppelt, daß die Referenzschwelle in Abhängigkeit von der tatsächlichen Spannung-über der zumindest einen Kapazität—erzeugt wird. Die tatsächliche Spannung über der zumindest ei- nen Kapazität wird hierfür bevorzugt zunächst integriert.
Demnach wird die Referenzschwelle in Abhängigkeit von .sowohl der VersorgungsSpannung des Oszillators als auch von der Spannung über der zumindest einen Kapazität erzeugt.
Die Abhängigkeit der Referenzschwelle von der Versorgungs- Spannung kann mit Vorteil bevorzugt dadurch erzielt werden, daß die Versorgungsspannung mit einem programmierbaren Spannungsteiler zunächst auf einen einstellbaren Wert herunterge- teilt wird und das so gewonnene Signal im Referenzgenerator zur Erzeugung der Referenzschwelle weiterverarbeitet wird. Gemäß der vorgeschlagenen Weiterbildung bezüglich der Erzeugung der Referenzschwelle in Abhängigkeit von der Spannung über der Kapazität des Integrators können auch Auswirkungen von Umgebungstemperatur und/oder Versorgungsspannungsschwan- kungen auf die 'Ladezeitkonstante der Kapazität im Integrator berücksichtigt und problemlos kompensiert werden. Hierdurch ist mit Vorteil ein Vergleicher oder Komparator einsetzbar, der lediglich geringe Anforderungen an Schnelligkeit und Genauigkeit zu erfüllen braucht.
Der Referenzgenerator ist bevorzugt so in die RC-Oszillator- schaltung eingeschaltet, daß ein Regelkreis geschaffen ist, der die Referenzschwelle in Abhängigkeit von den tatsächlichen Schaltungsgegebenheiten des RC-Oszillators regelt und dadurch Schwankungen der Versorgungsspannung und/oder Variationen der Ladezeitkonstante im Integrator weggeregelt, das heißt kompensiert werden können.
Der Referenzgenerator umfaßt bevorzugt einen integrierenden Verstärker. Der integrierende Verstärker hat bevorzugt einen
Eingang, der mit dem Integrator gekoppelt ist, und einen Ausgang zum Abgeben der Referenzschwelle in Abhängigkeit von der integrierten Spannung über der zumindest einen Kapazität'. Hierdurch ist eine noch präzisere Kompensation von Tempera- turSchwankungen und Versorgungsspannungsschwankungen sowie FertigungsSchwankungen der RC-OszillatorSchaltung gegeben.
Der Referenzgenerator umfaßt weiter bevorzugt einen Differenzverstärker, der die Referenzschwelle an seinem Ausgang in Abhängigkeit von der Differenz einer von der Versorgungsspannung abgeleiteten Spannung und der integrierten Spannung über der zumindest einen Kapazität bereitstellt.
Der Stromgenerator weist bevorzugt einen Spannungsteiler auf. Der Spannungsteiler ist bevorzugt eingangsseitig mit Vorsorgungspotential verbunden und ausgangsseitig an einen Span- nungs-/Strom-Umsetzer angeschlossen. Der Spannungs-/Strom- Umsetzer stellt den Ladestrom bereit.
Mit Vorteil kann der Spannungs-/Strom-Umsetzer einen Wider- stand umfassen.
Weitere Einzelheiten und vorteilhafte Ausgestaltungen des vorgeschlagenen Prinzips sind Gegenstand der Unteransprüche .
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen an mehreren Zeichnungen näher erläutert.
Es zeigen:
Figur 1 ein Blockschaltbild eines Ausführungsbeispiels einer RC-Oszillatorschaltung gemäß vorgeschlagenem Prinzip,
Figur 2 einen beispielhaften Schaltplan eines Stromgenera- tors,
Figur 3 einen Schaltplan des Integrators von Figur 1 an einem -Beispiel-, ■
Figur 4 ein Ausführungsbeispiel einer Schaltung des Referenzgenerators von Figur 1,
Figur 5 einen vereinfachten Schaltplan des Referenzgenerators von Figur 4 zur Erläuterung dessen Funktions- ' weise,
Figur 6 einen weiteren Schaltplan zur Erläuterung der Funktionsweise des Referenzgenerators von Figur 4,
Figur 7 ein Schaubild einer Ladekurve eines Kondensators im Integrator an einem Beispiel, Figur 8 ein Ausführungsbeispiel eines Schieberegisters zur Anwendung im Taktgenerator von Figur 1,
Figur 9 beispielhafte AusgangsSignale des Taktgenerators von Figur 1,
Figur 10 ein D-Flip-Flop anhand eines Schaltplans zur Anwendung im Taktgenerator von Figur 1 und
Figur 11 die Zeitverläufe ausgewählter Signale zur Erläuterung der Funktionsweise des vorgeschlagenen Prinzips anhand des Ausführungsbeispiels von Figur 1.
Figur 1 zeigt eine RC-Oszillatorschaltung anhand eines Aus- fuhrungsbeispiels gemäß dem vorgeschlagenen Prinzip. Es ist ein Integrator 1 vorgesehen mit einem ersten Eingang 2 zum Zuführen eines Aufladestroms IPOSCl und einem Eingang 3 zum Zuführen eines Entladestroms IP0SC2. Lade- und Entladestrom werden von einem Stromgenerator bereitgestellt, der in Figur 1 nicht eingezeichnet ist. Der Integrator 1 umfaßt zwei Kondensatoren, welche abwechselnd auf- und entladen werden. Der Integrator 1 hat drei Ausgänge 4, 5, 6. Am Ausgang 4 wird eine Kondensatorspannung in Form eines Abtastsignals bereitge-- stellt, während an den Ausgängen 5 und 6 die jeweils aktuelle Spannung auf den beiden Kapazitäten anliegt. Der Ausgang 4 ist mit einem ersten Eingang eines Vergleichers 7 verbunden. Ein zweiter Eingang des Vergleichers 7, der vorliegend als Komparator ausgebildet ist, ist mit einem Ausgang eines Referenzgenerators 8 verbunden. Der Referenzgenerator 8 stellt eine Referenzschwelle VTH bereit. Ein Ausgang des Komparators 7 ist mit einem Eingang eines Taktgenerators 9 verbunden, der an vorliegend drei Ausgängen 10, 11, 12 Taktsignale abgibt in Abhängigkeit vom Vergleich der Kondensatorspannung VCAP mit der Referenzschwelle VTH im Vergleicher 7. Die Taktsignale an den Ausgängen 10, 11, 12 sind mit Bezugszeichen OSC1, OSC2, OSC3 versehen. Über einen Steuerbus 13 ist der Taktgenerator 9 mit jeweiligen Steuereingängen des Integrators 1 und des Referenzgenerators 8 verbunden. Der Integrator 1 ist mit seinen Ausgängen 5, 6, an denen die jeweiligen Kondensatorspannungen CAP1, CAP2 anliegen, mit Eingängen des Referenzgenerators 8 verbunden. Ein programmierbarer Spannungsteiler 14 stellt Ausgangs- Spannungen VTH1, VTH2 in Abhängigkeit von einer Versorgungsspannung der gesamten RC-Oszillatorschaltung und in Abhängigkeit eines Programmierwortes an einem Eingang 15 des Span- nungsteilers 14 bereit.
Der Frequenzteiler 14 hat einen 32-stufigen Spannungsteiler, an dem ausgangsseitig die zweite Hilfsspannung VTH2 bereitgestellt wird. Der Spannungsteiler ist mit 5 Bit programmier- bar, wodurch die Ausgangsfrequenz des Oszillators festgelegt wird. Durch Programmierung der 5 Bit wird sowohl die Spannung, mit der die Kondensatoren aufgeladen werden, als auch die Taktperiode am Ausgang beeinflusst. Die Hilfsspannungen VTH1, VTH2 werden beide von der VersorgungsSpannung der Schaltungsanordnung abgeleitet.
Gesteuert vom Taktgenerator 9 werden im Integrator 1 zwei Kondensatoren abwechselnd auf- und entladen.-- Die abgetastete Kondensatorspannung VCAP, die rampenförmig ist, wird im Ko - parator 7 mit einer Referenzschwelle VTH verglichen. Die Referenzschwelle VTH ist unter anderem von den Hilfsspannungen VTH1, VTH2 abhängig. Bei jedem Schnitt der Kondensatorspannung VCAP mit der Referenzschwelle VTH werden vom Komparator Impulse abgegeben. Aus diesen Impulsen bestimmt sich im Takt- generator 9 die Frequenz von AusgangsSignalen OSC1, OSC2, OSC3 des Oszillators.
Die Referenzschwelle VTH ist abhängig von den Kondensatorspannungen CAP1, CAP2 im Integrator 1, welche im Referenzge- nerator 8 integriert werden. Außerdem ist die Referenzschwelle VTH abhängig von der VersorgungsSpannung der Schaltung, die im Spannungsteiler 14 mit programmierbarem Teilerverhältnis heruntergeteilt wird.
Der Steuerbus 13 steuert den Integrator 1 und den Referenzgenerator 8- mittels eines Power-On-Reset, POR-Signals, eines ersten Umschaltsignals PRE1 und eines zweiten UmschaltSignals PRE2 an. Mit weiteren Umschaltsignalen CHG1, CHG2 wird der Integrator 1 angesteuert. Mit zusätzlichen Umschaltsignalen CAL1, CAL2 wird der Referenzgenerator 8 angesteuert.
Aufgrund der kompensierten Erzeugung der Referenzschwelle ist es mit dem vorgeschlagenen Prinzip möglich, sowohl Temperaturschwankungen, als auch Schwankungen der VersorgungsSpannung zu kompensieren im Hinblick auf die Ausgangsfrequenz des Oszillators. Die Frequenz der AusgangsSignale OSC2 , OSC2,
OSC3 des Oszillators ist deshalb mit Vorteil weitgehend unabhängig von der Umgebungstemperatur und von der Versorgungs- Spannung der Schaltung.
Die definierte Taktperiode wird dadurch erhalten, daß Kondensatoren mit einem Konstantstrom aufgeladen werden und das Spannungs-Rampensignal mit der Referenzschwelle Verglichen wird. Die Auf- und Entladeströme werden dabei -temperaturunab-- hängig bereitgestellt.
Die Funktionsweise der einzelnen Schaltungsblδcke und deren vorteilhaftes Zusammenwirken wird beispielhaft anhand der nachfolgenden Figuren noch ausführlicher erläutert.
Figur 2 zeigt ein Ausführungsbeispiel eines Stromgenerators, der mit dem Integrator 1 an dessen Eingängen 2, 3 gekoppelt ist und der ausgelegt ist zur Erzeugung eines Ladestroms IPOSCl und zur Erzeugung eines Entladestroms IPOSC2. Der Stromgenerator von Figur 2 umfaßt einen Spannungsteiler 16, 17, der eine Serienschaltung mit zwei Widerständen umfaßt, die zwischen Versorgungspotential 18 und Bezugspotential 20 geschaltet sind. Ein Abgriffsknoten zwischen den Widerständen 16, 17 ist mit dem invertierenden Eingang eines Operationsverstärkers 19 verbunden. Der Operationsverstärker 19 steuert mit seinem Ausgang den Gate-Anschluß eines Feldeffekttransistors 21 an. Der Drain-Anschluß des Transistors 21 ist über einen externen Widerstand 22 mit Bezugspotential 20 sowie mit dem nicht-invertierenden Eingang des Operationsverstärkers 19 verbunden. Der Source-Anschluß des Transistors 21 ist mit einer Vielzahl von StromspiegelSchaltungen 23, 24, 25, 26, 27, 28, 29 verbunden, welche eine praktisch beliebige Anzahl von Referenzstrδmen bereitstellen. Die an den Stromspiegeln 23 bis 29 abgreifbaren Ausgangsströme sind temperaturunabhängig.
Ein Teil der Versorgungsspannung VDD am zugehörigen Anschluß- 18 wird dem negativen Eingang des Transkonduktanzverstärkers 19 zugeführt. Die gleiche Spannung liegt am nicht-inver- tierenden Eingang des Transkonduktanzverstärkers 19 an und fällt über den externen Widerstand 22 ab. Um sogenannte On- Chip-Widerstände seriell zum externen Widerstand 22 zu mini- mieren, ist die Verbindung zwischen dem Widerstandsanschluß und dem Plus-Anschluß des Verstärkers 19 extern ausgeführt. Der Ausgang des Verstärkers 19 steuert den Gate-Anschluß eines p-Kanal-MOS-Felde-f-fekttransistors . Ein vernachlässigbarer Strom wird vom positiven Eingangsanschluß des Verstärkers ab- sorbiert, so daß sich der Strom, der durch die gesteuerte
Strecke des Transistors 21 und damit auch durch den externen Widerstand 22 fließt, gemäß der Formel ergibt:
I REXI = V ' DD „ R i ff j-, l
ΛA " ΛS ΛEXT
wobei RA, RB die Widerstandswerte des Spannungsteilers 16, 17 bezeichnen, VDD die Spannung am Versorgungspotentialanschluß 18 bezeichnet und REXT den Wert des externen Widerstands 22 bezeichnet. Bezieht man die Spiegelverhältnisse der Stromspiegel mit ein, so ergibt sich der allgemeine, vom Stromgenerator erzeugte, temperaturunabhängige Strom zu:
I = V D, D RA l '-
RA + RB REXT
Mit diesem konstanten Strom wird eine Kapazität aufgeladen.
Figur 3 zeigt ein Ausführungsbeispiel eines Integrators 1. Es sind zwei Kondensatoren Cl, C2 vorgesehen, welche über je einen Schalter 30, 31 an einem Anschluß mit dem -Eingang 2 des Integrators verbunden sind und mit je einem weiteren Anschluß an Versorgungspotentialanschluß 18 gelegt sind. Der Eingang 3 ist über einen Stromspiegel 32 und je einen weiteren Schalter 33, 34 ebenfalls mit je einem der Kondensatoren Cl, C2 verbunden. Je ein Anschluß der Kondensatoren Cl, C2 ist mit je einem Ausgang 5, 6 des Integrators verbunden, welche mit dem Referenzgenerator 8 gekoppelt sind. Der Ausgang 4 des Integrators 1, der an den Komparator 7 angeschlossen ist, ist über je einen Schalter 35, 36 mit je einem Kondensator Cl, C2 verbunde .
Die beiden Kondensatoren Cl und C2 werden abwechselnd- aufgeladen und entladen. Die Schalter 35, 36 sind mit Steuersigna- len CHG11, CHG2 ■ so betätigt, daß der Ausgang 4 stets mit demjenigen Kondensator Cl, C2 verbunden ist, der gerade aufgeladen wird. Die Umschaltsignale CHG1 und CHG2, welche vom Taktgenerator 9 bereitgestellt werden, wählen die Aufladephase der Kondensatoren Cl, C2 aus durch Ansteuerung der Schal- ter 30, 31. Die Entladesignale PRE1 und PRE2 , die die Schalter 33, 34 ansteuern, selektieren die Entladephase des jeweiligen Kondensators.
Die Kondensatoren Cl und C2 sind in diesem Beispiel als je- weilige Gate-Kapazitäten von MOSFET, Metal Oxide Semiconduc- tor Field Effect Transistor-Strukturen realisiert. Dabei kδn- nen per Metalloption im integrierten Schaltkreis mehrere parallel geschaltete Kondensatoren ausgewählt werden, um die Taktfrequenz zu verändern.
Die Schalter 30, 31, 33, 34, 35, 36 sind als Transmission Gates ausgeführt und umfassen je einen n- und je einen p-Kanal- MOS-Feldeffekttransistor. Die Schalter 30, 31, 33, 34, 35, 36 sind im geschlossenen Schaltzustand, wenn das jeweilige Steuersignal bezogen auf den n-Kanal-Transistorschalter High und bezogen auf den p-Kanal-Transistorschalter Low ist.
Die Konstantströme IPOSCl und IPOSC2 an den Eingängen 2, 3 dienen zum Aufladen des durch die jeweiligen Schalter ausgewählten Kondensators bzw. zum Entladen' desselben. Der Strom- Spiegel 32 hat ein Spiegelverhältnis von 5:1, so daß das Entladen der Kondensatoren Cl, C2 sehr schnell im Verhältnis zum Aufladevorgang erfolgt. Die Ladung wird vollständig aus dem jeweiligen Kondensator abgezogen, bevor die nächste Auflade- phase beginnt. Die Spannung während der Entladephase ist so lange linear, bis der ausgangsseitige Stromspiegeltransistor die Sättigung verläßt, und wird dann exponentiell. •
Beim Hochfahren der gesamten Oszillatorschaltung mittels des ' Steuersignals POR wird der Kondensator C2 aufgeladen auf die Differenzspannung der Versorgungsspannung VDD, verringert um die Hilfsspannung VTH2 des Spannungsteilers 14, und der Kondensator Cl wird auf VDD aufgeladen.
Eine Taktperiode am Ausgang des Taktgenerators 9 zerfällt in vier Taktphasen. Während der ersten Taktphase wird der Kondensator Cl aufgeladen und die Spannung am Kondensator C2 ist konstant . Sobald die Spannung über dem Kondensator Cl die erste Hilfsschwelle VTH1 schneidet, beginnt die zweite Taktphase. Während der zweiten Taktphase wird Cl weiterhin aufgela- den, C2 jedoch bereits entladen. Die dritte Taktphase beginnt, wenn die Spannung über dem Kondensator Cl die zweite Hilfsschwelle VTH2 erreicht. Während der dritten Taktphase bleibt die Ladung auf dem Kondensator Cl konstant, während C2 aufgeladen wird. Wenn die Spannung über dem Kondensator C2 die Hilfsschwelle VTH1 schneidet, beginnt die vierte und letzte Taktphase. In der vierten Taktphase wird C2 weiterhin aufgeladen, Cl jedoch entladen. Der Ausgang des Referenzgenerators 8, also die AusgangsSpannung VTH, nimmt periodisch die Hilfsschwelle VTH1, bereitgestellt vom Teiler 14, und einen Spannungswert an, der sich durch Korrektur der Schwelle VTH2 ergibt. Die zweite Hilfsschwelle VTH2 wird in jeder halben Periode nachgeführt gemäß dem Fehler, den der Komparator 7 macht beim Kommutieren der vorhergehenden Halbperiode. Die erste Hilfsschwelle VTH1 ist konstant und wird dazu benutzt, jede Halbperiode in zwei weitere Subperioden aufzuspalten. Der Fehler wird jeweils während der ersten Phase jeder halben Periode geschätzt.
Figur 4 zeigt ein Ausführungsbeispiel des Referenzgenerators 8 von Figur 1. Am Ausgang des Referenzgenerators 8 wird die Referenzschwelle VTH bereitgestellt, welche im Komparator 7 mit dem jeweiligen Kondensator-Spannungssignal in der Aufla- dephase verglichen wird.
Der Referenzgenerator 8 umfaßt einen Differenzverstärker 37. Der nicht-invertierende Eingang des Differenzverstärkers 37 ist zur Zuführung der Hilfsspannung VTH2 mit dem Ausgang des Spannungsteilers 14 verbunden. Der invertierende Eingang des Differenzverstärkers 37 ist über einen Serienkondensator CA mit' einem Eingangsknoten K verbunden und über einen Rückführungskondensator CB mit dem Ausgang des Differenzverstärkers 37. Der Serienkondensator CA kann über zwei parallel geschaltete Serienschalter 38, 39 kurzgeschlossen werden, welche von den EntladeSignalen PRE1, PRE2 durch den Taktgenerator 9 angesteuert werden. Der Eingangsknoten K ist über einen Schalter 40 mit dem Ausgang 5 des Integrators 1 und über einen Schalter 41 mit dem Ausgang 6 des Integrators 1 verbunden, die jeweils die Spannung CAP1, CAP2 über den Kondensatoren Cl, C2 liefern'. Die Schalter 40, 41 werden durch Umschaltsi- gnale CAL1, CAL2 vom Taktgenerator 9 gesteuert. Der Ausgang des Differenzverstärkers 37 ist über zwei parallel geschaltete Schalter 42, 43 mit dem Ausgang des Referenzgenerators 8 verbunden, die von Entladesignalen PRE1 ' , PRE2 ' gesteuert werden. Zwei weitere Schalter 44, 45, die ebenfalls parallel geschaltet sind, verbinden den Spannungsteiler 14 über den Anschluß zur Lieferung der Hilfsspannung VTH1 mit dem Ausgang zur Bereitstellung der Schaltschwelle VTH des Referenzgenerators 8.
Die Funktionsweise der Schaltung von Figur 4 soll nachfolgend, ausgehend vom idealen Fall, erläutert werden. Im Ideal- fall, bei dem ein idealer Komparator verwendet wird, ist der Wert der Referenzschwelle VTH gleich den Hilfsschwel'len VTH1 und VTH2. Im realen Fall jedoch schaltet der Komparator dann um, wenn die Rampenspannung den Wert der zweiten Hilfsschwelle VTH2, addiert mit einer Fehlerspannung VERR, erreicht. Es ergibt sich ein Fehler der Taktperiode, der sich berechnet aus dem Produkt des Spannungsfehlers VERR und dem Quotienten aus der Kapazität C und dem Strom I, wobei C die Ladekapazität und I den Ladestrom repräsentiert. In der nächsten Halbperiode nimmt VTH zunächst den Wert der ersten Hilfsschwelle VTH1- an. Anschließend ergibt sich die Referenzschwelle VTH - gemäß der. Formel :
CA VTH = VTH 2-—• VERR CB
Dabei bezeichnet jeweils CA die Kapazität des Serienkondensators CA und CB den Kapazitätswert des Rückfü rungskondensa- tors CB von Figur 4.
Hierdurch ergibt sich ein Fehler der Taktperiode von ι- £ -).VERR. c .
CB) Wenn der Komparatorfehler konstant bleibt, reduziert sich gemäß dem vorgeschlagenen Prinzip der Fehler der Taktperiode auf den durch folgende Formel repräsentierten Wert nach Durchlaufen von einer Anzahl N Schritten:
Figur 5 und Figur 6 zeigen vereinfachte Schaltpläne ausgehend von Figur 4, anhand derer die Funktionsweise der Schaltung von Figur 4 erläutert werden soll. Dabei soll zunächst davon ausgegangen werden, daß in einem ersten Zeitintervall T zwischen den Zeitpunkten TO und Tl, T0<T<T1, die Spannung VI über dem Rückführungs-Kondensator CB gleich 0 sein soll. Es ergeben sich im ersten Zeitintervall die Verhältnisse
V0 = 0, CAL = 0,
wobei V0 die Spannung über dem Serien-Kondensator CA repräsentiert und CAL das Schaltsignal für den dem Kondensator CA vorgeschalteten Schalter von Figur' 6 ist.
Es wird ein zweites- -Zeitintervall T1<T<T2 betrachtet. Die Spannung über der Ersatz-Spannungsquelle GAP von Figur 6 beträgt CAP = VTH2 + VERR. Daraus folgt:
V0 = VTH2 + VERR - VTH2 = VERR.
Es ergibt sich:
Q0 = CA X V0 = CA X VERR.
Dabei gilt: Wenn der Schalter gesteuert durch Signal CAL schließt und der Parallelschalter zur Serienkapazität CA, dessen Schaltsignal mit PRE bezeichnet ist, geöffnet wird, liefert ein Strom, der durch CA fließt, die Ladung Q0. Der gleiche Strom fließt auch durch CB, wie in Figur 5 gezeigt, da der Eingang des Verstärkers hochohmig ist. Daraus folgt:
Q0 = Ql, so daß
VV= ^ = — ' VERR und CB CB
CA VTH' = VTH2 -—• VERR CB
In einem dritten Zeitintervall T2<T<T3 gilt: Der Schalter gesteuert durch Signal CAL ist geöffnet, der Kondensator CB erhält die Ladung und seine Spannung VI ' , während V0 über CA gleich 0 ist.
In einem vierten Intervall T3<T<T4 gilt:
CAP = VTH'+VERR
CA
VTH2 -—• VERR + VERR CCBB
'
= VTH2 + VERRι 1— CA^ v CB
r CA
V0 = VERR 1-
V CB)
Q0 = CA - VERR (\ \- — <A CB
In einem fünften Intervall T4<T<T5 gilt das Gleiche wie im Intervall 3, abgesehen davon, daß CB die Spannung VI' ' erhält.
In einem sechsten Intervall gilt: T5<T<T6
CAP = VTH"+VERR = VTH2 - VERR +2.£ £ ) = VTH2 + VERR f^ cA2
CB CB j CB
Figur 7 zeigt anhand eines Schaubildes die Spannung über der Zeit, bei der die Kondensatoren Cl, C2 von Figur 3 aufgeladen werden. Dabei ist zu beachten, daß mit dem Spannungsteiler 14, der einen Multiplexer umfaßt, sowohl die Spannung verändert werden kann, mit der die Kondensatoren aufgeladen werden, als auch die Taktperiode verändert werden kann.
Figur 8 zeigt ein Schieberegister, welches vom Taktgenerator 9 umfaßt ist. Das Schieberegister umfaßt vier Registerzellen 46, 47, 48, 49, welche ringförmig miteinander verschaltet und jeweils mit dem Ausgangssignal des Komparators 7 getaktet sind. Je Taktperiode sind vier Taktphasen vorgesehen. Jede Taktphase beginnt mit einem Schaltpuls des Komparators 7. In einem Initialisierungszustand sind die Registerzellen 46 und 47 mit einer logischen 1 vorgeladen und die .Registerzellen 48 und 49 mit einer logischen 0 vorgeladen. Der Anfangszustand des Schieberegisters ist folglich 1100. Der interne Zustand des Schieberegisters ändert sich mit jedem Puls auf dem COMP- Signal des Komparators.
Die Zustandsfolge des Schieberegisters ist folglich: 1100 0110 0011 1001
1100 etc.
Die internen Zustände des Schieberegisters 46, 47, 48, 49 erzeugen vier Hilfssignale, mit denen das periodische Rechteck- signal OSCl am Ausgang des Taktgenerators 9 zusammengesetzt wird. Die weiteren AusgangsSignale OSC2 und OSC3 erhält man durch Division des Ausgangssignals OSCl durch 2 bzw. durch 32.- Figur 9 zeigt beispielhaft die Taktverläufe der Ausgangssignale OSCl und OSC2.
Wichtig ist zu beachten, daß alle Hilfssignale zur Steuerung der vier Phasen einer Taktperiode aus den internen Zuständen des Schieberegisters 46, 47, 48, 49 von Figur 8 durch logische Verknüpfungen erzeugt werden.
Figur 10 zeigt anhand eines Schaltplans ein Beispiel eines positiven, flankengetriggerten Registers anhand eines D-Flip- Flops mit Master-Slave-Struktur.
Figur 11 zeigt zum besseren Verständnis der Wirkungsweise der
Schaltungen von Figuren 1 bis 4 die Zeitverläufe ausgewählter Signale. Die Schaltsignale CHG1 und CHG2 dienen zum Steuern der Schalter 30 und 31 im Integrator 1 von Figur 3 und werden vom Taktgenerator 9 bereitgestellt. Die Signale PRE1 und PRE2 dienen zum Schalten der Entladeschalter 33 und 34. Die Schaltsignale CAL1 und CAL2 dienen zum Steuern der Abtast- Schalter 40 und 41 im Referenzgenerator 8. CAPl und CAP2 bezeichnen die Kondensatorspannungen an den Ausgängen 5 , 6 des Integrators 1. VCAP bezeichnet den Spannungsverlauf am Ausgang 4 des Integrators 1, wobei jeweils die Aufladephasen der Kondensatoren Cl, C2 an den Ausgang geschaltet werden. VTH zeigt den Signalverlauf der Referenzschwelle, die der Referenzgenerator 8 abgibt. Das Ausgangssignal COMP zeigt zu Beginn jeder der vier Phasen einer Taktperiode des Oszillators ■ einen Impuls. OSC bezeichnet das Ausgangssignal OSCl des Taktgenerators 9. Man erkennt, daß eine Taktperiode des RC- Oszillators gerade vier Taktphasen umfaßt.
Als EingangsSignale des vorgeschlagenen, integrierten RC- Oszillators sind beispielhaft ein Power-On-Reset Signal, ein Abtast-Signal für 5 Programmierbits sowie die 5 Programmier- bits zum Vorbestimmen der gewünschten Ausgangsfrequenz vorgesehen. Ausgangssignale sind drei Taktfrequenzen, vier n-Typ-' und zwei p-Typ-Strδme. Außerdem ist ein Anschluß-Pin zum Verbinden mit -einem externen Widerstand vorgesehen, der- zum Bereitstellen des temperaturunabhängigen- Stroms dient.
Selbstverständlich liegt es im Rahmen der Erfindung, auch andere als die gezeigten Ausführungsformen der Oszillatorschaltung zu verwenden. Bezugs eichenliste
1 Integrator
2 LadeStromeingang
5 3 Entladestromeingang
4 Ausgang
5 Hilfsausgang
6 Hilfsausgang
7 Komparator
10 8 Referenzgenerator
9 Taktgenerator
10 Ausgang
11 Ausgang
12 Ausgang 15. 13 Steuerbus
14 Spannungsteiler
15 Eingang
16 Widerstand
17 Widerstand
20 18 Versorgungspotentialanschluß
19 Operationsverstärker
20 Bezugspotentialanschluß
21 Transistor -
22 Widerstand
25 23 bis 29 Stromspiegel
30 Schalter 31 Schalter
32 Stromspiegel 33 bis 36 Schalter
30 37 Differenzverstärker
38 bis 45 Schalter
46 bis 49 Registerzelle

Claims

Patentansprüche
1. RC-Oszillatorschaltung, umfassend
- einen Stromgenerator zur Erzeugung eines Lade- Stroms (IPOSCl) ,
- einen Integrator (1) mit einem Eingang (2) , der mit dem Stromgenerator gekoppelt ist und mit einem Ausgang (4) ,
- einen Vergleicher (7) mit einem ersten Eingang, der mit dem Ausgang (4) des Integrators (1) verbunden ist und mit einem zweiten Eingang zum Zuführen einer Referenzschwelle (VTH) ,
- einen Taktgenerator (9) , der mit einem Ausgang des Vergleichers (7) verbunden ist, und
- einen Referenzgenerator (8) , ausgelegt zur Erzeugung der Referenzschwelle (VTH) in Abhängigkeit von einer Versor- gungsspannung der RC-Oszillatorschaltung t
2. RC-Oszillatorschaltung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß der Integrator (1) zumindest eine Kapazität (Cl) umfaßt.
3. RC-Oszillatorschaltung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß der Integrator (1) eine Entladevorrichtung (32, 33) umfaßt zum Entladen der zumindest einen Kapazität (Cl) .
4. RC-Oszillatorschaltung nach Anspruch 2 oder 3, d a d u r c h g e k e n n z e i c h n e t, daß der Integrator (1) zwei Kapazitäten (Cl, C2) umfaßt, welche abwechselnd auf-- und entladen werden.
5. RC-Oszillatorschaltung nach einem der Ansprüche 2 bis 4, d a du r c h g e k e n n z e i c hn e t, daß der Referenzgenerator (8) mit dem Integrator (1) gekoppelt ist, derart, daß die Referenzschwelle (VTH) in Abhängigkeit von der Spannung (CAPl) über der zumindest einen Kapazität (Cl) erzeugt wird.
6. RC-Oszillatorschaltung nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t, daß der Referenzgenerator (8) einen integrierenden Verstärker (37) aufweist mit einem Eingang , der mit dem Integra- tor (1) gekoppelt ist und mit einem Ausgang zum Abgeben der Referenzschwelle (VTH) in Abhängigkeit von der integrierten Spannung über der zumindest einen Kapazität (Cl) .
7. RC-Oszillatorschaltung nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t, daß der Referenzgenerator (8) einen Differenzverstärker (37) umfaßt, der so ausgelegt ist, daß die Referenzschwelle (VTH) an seinem Ausgang in Abhängigkeit von der Differenz einer von der VersorgungsSpannung abgeleiteten Spannung (VTH2) und der Spannung (CAPl) über der zumindest einen Kapazität (Cl) abgegeben wird.
8. RC-Oszillatorschaltung nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t, daß der Stromgenerator einen Spannungsteiler (16, 17) umfaßt mit einem Eingang, der mit Versorgungspotentialanschluß (18) verbunden ist und mit einem Ausgang, der mit einem Spannungs- /Strom-Umsetzer (19, 21,-22) verbunden ist.
9. RC-Oszillatorschaltung nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t, daß der Spannungs-/Strom-Umsetzer (19, 21, 22) einen Widerstand (22) umfaßt.
10. RC-Oszillatorschaltung nach einem der Ansprüche 1 bis 9, d a d u r c h g e k e n n z e i c h n e t, daß der Stromgenerator (16, 17, 19, 21, 22) mit dem Integrator (1) über zumindest einen Stromspiegel (23) gekoppelt ist.
EP04764432A 2003-09-26 2004-08-24 Rc-oszillatorschaltung Withdrawn EP1665528A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10345131A DE10345131B4 (de) 2003-09-26 2003-09-26 RC-Oszillatorschaltung
PCT/EP2004/009455 WO2005036748A1 (de) 2003-09-26 2004-08-24 Rc-oszillatorschaltung

Publications (1)

Publication Number Publication Date
EP1665528A1 true EP1665528A1 (de) 2006-06-07

Family

ID=34399021

Family Applications (1)

Application Number Title Priority Date Filing Date
EP04764432A Withdrawn EP1665528A1 (de) 2003-09-26 2004-08-24 Rc-oszillatorschaltung

Country Status (5)

Country Link
US (1) US7474162B2 (de)
EP (1) EP1665528A1 (de)
JP (1) JP2007507137A (de)
DE (1) DE10345131B4 (de)
WO (1) WO2005036748A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007034186B4 (de) * 2007-07-23 2010-04-08 Texas Instruments Deutschland Gmbh Digital gesteuerter Oszillator
KR101153574B1 (ko) * 2010-10-12 2012-06-12 서울시립대학교 산학협력단 부궤환회로를 이용한 이완 발진기
US8692625B2 (en) 2011-01-19 2014-04-08 Marvell World Trade Ltd. Precision oscillator with temperature compensation
CN102386846B (zh) * 2011-08-26 2013-12-18 无锡中星微电子有限公司 可编程振荡器
CN103023461A (zh) * 2011-09-28 2013-04-03 华润矽威科技（上海）有限公司 Rc振荡电路
US8754690B2 (en) * 2012-10-26 2014-06-17 International Business Machines Corporation Programmable duty cycle setter employing time to voltage domain referenced pulse creation
US10483985B2 (en) * 2017-01-23 2019-11-19 Samsung Electronics Co., Ltd. Oscillator using supply regulation loop and operating method thereof
CN110943497B (zh) * 2018-09-21 2022-03-29 北京兆易创新科技股份有限公司 一种充放电电路及振荡器
CN113904663A (zh) * 2021-08-24 2022-01-07 广东赛微微电子股份有限公司 一种延时电路以及芯片

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594565A (en) 1984-08-30 1986-06-10 Cordis Corporation Clock oscillator for a cardiac pacer having frequency compensation for temperature and voltage fluctuations
DE4340924C2 (de) * 1993-12-01 1995-10-05 Telefunken Microelectron Frequenzstabiler RC-Oszillator
SE502900C2 (sv) * 1994-11-01 1996-02-19 Foersvarets Forskningsanstalt Analog-till-digitalomvandlare och sensoranordning innefattande sådan
US5670915A (en) * 1996-05-24 1997-09-23 Microchip Technology Incorporated Accurate RC oscillator having peak - to - peak voltage control
GB2351619A (en) 1999-07-01 2001-01-03 Ericsson Telefon Ab L M A frequency trimmable oscillator with insensitivity to power supply variations and parasitic capacitance
EP1351389A1 (de) * 2002-04-02 2003-10-08 Dialog Semiconductor GmbH Verfahren und Schaltung zum Kompensieren von MOSFET-Kapazitätsänderungen in integrierten Schaltungen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2005036748A1 *

Also Published As

Publication number Publication date
US7474162B2 (en) 2009-01-06
US20070103244A1 (en) 2007-05-10
JP2007507137A (ja) 2007-03-22
DE10345131B4 (de) 2008-08-07
WO2005036748A1 (de) 2005-04-21
DE10345131A1 (de) 2005-05-04

Similar Documents

Publication Publication Date Title
DE60033204T2 (de) Spannungsgesteuerte Oszillatorschaltung
DE2541131C2 (de) Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung
DE4326135B4 (de) MOS-Oszillatorschaltung
DE69700232T2 (de) Ladungspumpe für eine Phasenregelschleife
DE102014118977B4 (de) Oszillatorvorrichtungen und Verfahren
DE3855439T2 (de) Spannungsgesteuerter Oszillator
EP0300560B1 (de) Vergleichsschaltung
DE60131065T2 (de) Automatische Schaltung zur Arbeitspunkteinstellung für eine Phasenregelkreisschaltung
DE2821418A1 (de) Taktgesteuerter gleichspannungswandler
DE69720128T2 (de) Schneller, verbrauchsarmer Chopper Komparator mit störungsfreier Funktion bei Variation des logischen Schwellwertes der Inverter
DE3329820A1 (de) Schaltungsanordnung mit einem gegenwirkleitwertelement
DE2406662B2 (de) Frequenzteilerschaltung
EP0591750A2 (de) Verfahren zur Stromeinstellung eines monolithisch integrierten Padtreibers
DE60127885T2 (de) Taktsignalschaltung mit Präzisionstastverhältnisreglung
DE69318866T2 (de) Signalverarbeitungsanordnungen
DE4340924C2 (de) Frequenzstabiler RC-Oszillator
DE10345131B4 (de) RC-Oszillatorschaltung
DE102009031144B4 (de) Oszillatorschaltung und Verfahren zum Erzeugen eines Taktsignals
DE68927655T2 (de) Analog-Digital-Wandler
DE19738718A1 (de) Oszillatorschaltung mit einem Schwingquarz
DE102009060504B4 (de) Schaltung und Verfahren zur Einstellung eines Offset-Ausgangsstroms für einen Eingangsstromverstärker
DE69805717T2 (de) Ladungspumpen-Spannungsgenerator mit selbstschwingender Steuerschaltung
EP1494038A1 (de) Verfahren und Vorrichtung zur Ermittlung des Verhältnisses zwischen einer RC-Zeitkonstanten in einer integrierten Schaltung und einem Sollwert
EP1553701A1 (de) Schaltungsanordnung zur Erzeugung eines digitalen Clocksignals
DE69113414T2 (de) Integrierte Konstantstromversorgung.

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20060322

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): FR GB IE IT

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): FR GB IE IT

17Q First examination report despatched

Effective date: 20070116

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20100302