EP1310852A2 - Anordnung mit einer Stromquelle und einem zu dieser in Reihe geschalteten Schalter - Google Patents

Anordnung mit einer Stromquelle und einem zu dieser in Reihe geschalteten Schalter Download PDF

Info

Publication number
EP1310852A2
EP1310852A2 EP02018983A EP02018983A EP1310852A2 EP 1310852 A2 EP1310852 A2 EP 1310852A2 EP 02018983 A EP02018983 A EP 02018983A EP 02018983 A EP02018983 A EP 02018983A EP 1310852 A2 EP1310852 A2 EP 1310852A2
Authority
EP
European Patent Office
Prior art keywords
switch
control device
transistor
current
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02018983A
Other languages
English (en)
French (fr)
Other versions
EP1310852A3 (de
Inventor
Volkmar Rebmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1310852A2 publication Critical patent/EP1310852A2/de
Publication of EP1310852A3 publication Critical patent/EP1310852A3/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Definitions

  • the present invention relates to a device according to the Preamble of claim 1, i.e. an arrangement with a power source and one connected in series to it Switch.
  • the signal upq controlling the transistor P2 is the output signal one by a PMOS transistor P3 and an NMOS transistor N3 formed inverter INV1, which is fed to it Incr signal inverted.
  • the signal down controlling the transistor N1 is the output signal one by a PMOS transistor P4 and an NMOS transistor N4 formed inverter INV2, which is fed to it Output signal one through a PMOS transistor P5 and an inverter INV3 formed by an NMOS transistor N5, which in turn decr a signal supplied to it inverted.
  • the transistors P1 and N2 are controlled by the ones that control them Signals icp_refp or icp_refn are controlled so that they a current source is formed in each case, the one of these Current sources emitted currents through the transistors controlling signals icp_refp or icp_refn to the desired ones Values are adjustable.
  • Transistors P1 and N2 are also in the following for the sake of clarity referred to as current sources P1 and N2.
  • the transistors P2 and N1 are driven by the ones that drive them Signals upq and down (incr and decr) controlled so that a switch is formed by them, this Switch open depending on the signals upq or down and can be closed.
  • Transistors P2 and N1 are used in the following for the sake of clarity also referred to as switches P2 and N1.
  • the arrangement has an output connection O, which with a point connected between the switches P2 and N1 and via which an output signal icp is output becomes.
  • the arrangement shown in FIG. 2 is universal usable power source. Through it can at any time an arbitrarily large current for any duration be issued.
  • the present invention is therefore based on the object the arrangement according to the preamble of claim 1 to develop such that the current output by this always, especially immediately after closing the Switch is large as desired.
  • the arrangement according to the invention is characterized in that it contains a control device which ensures that the potential that exists on the power source side when the switch is open Connection of the same, has the value which it would have if the switch were otherwise unchanged conditions would be closed and by that flow from the power source would.
  • arrangement is part of a integrated circuit, but can also be replaced by a normal i.e. not integrated circuit can be realized.
  • the first control device contains a number of other components a PMOS transistor P8, which are identical Has properties like that of the switch P2 Transistor P2. There, as explained in more detail below this transistor P8 is driven like the transistor P2 that it acts as a switch, it will be the following also referred to as switch P8.
  • the transistor P8 is on the source side with the node SP connected, and is with the remaining components of the first Control device interconnected so that it is in phases in which the switch formed by transistor P2 opens is the current through which the switch flows P2 flow through under the prevailing conditions would if it were closed. Because this current in the stationary State exactly that emitted by the current source P1 Is current, the node SP through the transistor P8 automatically brought to the potential they have would if the switch P2 from that of the current source P1 generated electricity would flow through.
  • the transistor P8 is driven by a signal up, which complementary to the signal controlling the transistor T2 upq runs.
  • the signal upq is the output signal of a by a PMOS transistor P6 and an NMOS transistor N6 formed inverter INV4.
  • the INV4 inverter receives this from Inverter INV1 generated signal upq generated as an input signal from this the signal up inverse to the signal upq.
  • the transistor P8 is only conductive (is the one formed thereby Switch only closed) if and as long as the transistor P2 locks (if the switch thus formed opens is); in the conductive state of the transistor P2 (in the closed State of the switch thus formed) blocks the transistor P8 (the switch thus formed is open) and can therefore not affect the in the arrangement prevailing conditions and ongoing processes.
  • Transistors N10 and N11 are corresponding to transistor N2, i.e. the same properties as the transistor N2 having transistors, and also become like the transistor N2 controlled by the signal icp_refn. With that forms the Transistors N10 and N11 corresponding to current source N2 Power sources.
  • the transistor N9 acts as a diode.
  • Transistors N9 to N11 also have other functions, which will be discussed in more detail later.
  • the first control device contains Components of the same still means which for it ensure that the current flows through the transistor P8 exactly from which the transistor P2 flows would become if he were currently in charge formed switch would be closed).
  • this is achieved in that is ensured by the means mentioned that the potential setting at the drain of transistor P8 is as large as the potential at the drain connection of the would set transistor P2 if it were just conducting (if the switch thus formed were closed).
  • This voltage follower is shown in the example under consideration an NMOS transistor N8 and the previously mentioned NMOS transistor N9 formed.
  • the input terminal of that formed by transistors N8 and N9 The voltage follower is the gate connection of the transistor N8, and the output terminal of the voltage follower is the drain of transistor N9.
  • tension followers are also realized differently can be used.
  • an operational amplifier as a voltage follower, from which the output terminal and the inverting Input connection are interconnected.
  • the node SP is always, i.e. both in phases in which the switch P2 is closed, as well as in phases, in which the switch P2 is opened by the same Current, more precisely from that emitted by the current source P1 Current flowed through.
  • neither Still opening the switch P2 changes the potential arising at the junction can, and that the switch S2 after closing it is immediately flowed through by the stream from which it flows shall be.
  • the second control device consists of PMOS transistors P7, P9, P10, P11, and P12, and of NMOS transistors N7 and N12, and is constructed analogously to the first control device, so that a description can be omitted.
  • FIG. 1 can be in various ways Modify terms. For example, it is possible other than the transistors used here Transistors, for example bipolar transistors or others To use transistors. Of course you can also the power sources and / or the switches differently than in the arrangement of Figure 1 can be realized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Die beschriebene Anordnung zeichnet sich dadurch aus, daß sie eine Steuereinrichtung enthält, welche dafür sorgt, daß das Potential, das sich bei geöffnetem Schalter am stromquellenseitigen Anschluß desselben einstellt, den Wert aufweist, den es aufweisen würde, wenn der Schalter bei ansonsten unveränderten Bedingungen geschlossen wäre und von dem von der Stromquelle abgegebenen Strom durchflossen werden würde. Dadurch kann erreicht werden, daß der von der Anordnung ausgegebene Strom stets, insbesondere auch bereits unmittelbar nach dem Schließen der Schalter P2 und N1 wunschgemäß groß ist, genauer gesagt exakt der von den Stromquellen P1 bzw. N2 abgegebene Strom ist.

Description

Die vorliegende Erfindung betrifft eine Vorrichtung gemäß dem Oberbegriff des Patentanspruchs 1, d.h. eine Anordnung mit einer Stromquelle und einem zu dieser in Reihe geschalteten Schalter.
Eine solche Anordnung ist in Figur 2 gezeigt. Die in der Figur 2 gezeigte Anordnung enthält vier in Reihe geschaltete Transistoren P1, P2, N1 und N2,
  • wobei der erste Transistor P1 ein PMOS-Transistor ist, dessen Source-Anschluß mit dem positiven Pol VDD einer die Anordnung mit Energie versorgenden Versorgungsspannung verbunden ist, und welcher durch ein Signal icp_refp gesteuert wird,
  • wobei der zweite Transistor P2 ein PMOS-Transistor ist, dessen Source-Anschluß mit dem Drain-Anschluß des ersten Transistors P1 verbunden ist, und welcher durch ein Signal upq gesteuert wird,
  • wobei der dritte Transistor N1 ein NMOS-Transistor ist, dessen Drain-Anschluß mit dem Drain-Anschluß des zweiten Transistors P2 verbunden ist, und welcher durch ein Signal down gesteuert wird, und
  • wobei der vierte Transistor N2 ein NMOS-Transistor ist, dessen Drain-Anschluß mit dem Source-Anschluß des dritten Transistors N1 verbunden ist, dessen Source-Anschluß mit dem negativen Pol VSS einer die Anordnung mit Energie versorgenden Versorgungsspannung verbunden ist, und welcher durch ein Signal ipc_refn gesteuert wird.
Das den Transistor P2 steuernde Signal upq ist das Ausgangssignal eines durch einen PMOS-Transistor P3 und einen NMOS-Transistor N3 gebildeten Inverters INV1, welcher ein ihm zugeführtes Signal incr invertiert.
Das den Transistor N1 steuernde Signal down ist das Ausgangssignal eines durch einen PMOS-Transistor P4 und einen NMOS-Transistor N4 gebildeten Inverters INV2, welcher das ihm zugeführte Ausgangssignal eines durch einen PMOS-Transistor P5 und einen NMOS-Transistor N5 gebildeten Inverters INV3 invertiert, welcher seinerseits ein ihm zugeführtes Signal decr invertiert.
Die Transistoren P1 und N2 werden durch die sie steuernden Signale icp_refp bzw. icp_refn so angesteuert, daß durch sie jeweils eine Stromquelle gebildet wird, wobei die von diesen Stromquellen abgegebenen Ströme durch die die Transistoren steuernden Signale icp_refp bzw. icp_refn auf die jeweils gewünschten Werte einstellbar sind. Die Transistoren P1 und N2 werden im folgenden der besseren Verständlichkeit halber auch als Stromquellen P1 und N2 bezeichnet.
Die Transistoren P2 und N1 werden durch die sie ansteuernden Signale upq und down (incr und decr) so angesteuert, daß durch sie jeweils ein Schalter gebildet wird, wobei diese Schalter in Abhängigkeit von den Signalen upq bzw. down geöffnet und geschlossen werden können. Die Transistoren P2 und N1 werden im folgenden der besseren Verständlichkeit halber auch als Schalter P2 und N1 bezeichnet.
Die Anordnung weist einen Ausgangsanschluß O auf, welcher mit einer zwischen den Schaltern P2 und N1 liegenden Stelle verbunden ist, und über welchen ein Ausgangssignal icp ausgegeben wird.
Aus dem vorstehend beschriebenen Aufbau der Anordnung wird deutlich, daß über den Ausgangsanschluß O wahlweise der von der Stromquelle P1 erzeugte Strom, oder der von der Stromquelle N2 erzeugte Strom, oder kein Strom ausgegeben wird. Genauer gesagt
  • wird der von der Stromquelle P1 erzeugte Strom ausgegeben, wenn und so lange der Schalter P2 geschlossen ist (der den Schalter bildende Transistor P2 sich im leitenden Zustand befindet),
  • wird der von der Stromquelle N2 erzeugte Strom ausgegeben, wenn und so lange der Schalter N1 geschlossen ist (der den Schalter bildende Transistor N1 sich im leitenden Zustand befindet), und
  • wird kein Strom ausgegeben, wenn beide Schalter P2 und N1 geöffnet sind (die die Schalter bildenden Transistoren P2 und N1 sich im sperrenden Zustand befinden).
Die in der Figur 2 gezeigte Anordnung ist eine universell einsetzbare Stromquelle. Durch sie kann zu beliebigen Zeitpunkten für eine beliebige Dauer ein beliebig großer Strom ausgegeben werden.
Dies gilt allerdings nur in der Theorie. In der Praxis können Probleme auftreten, die die Einsatzmöglichkeiten der Anordnung einschränken. Diese Probleme bestehen darin, daß mitunter für eine gewisse Zeit nach dem Schließen der Schalter P2 und N1 ein Strom ausgegeben wird, der höher oder niedriger als der eigentlich auszugebende Strom (als der von den Stromquellen P1 bzw. N2 abgegebene Strom) ist; die Erfahrung zeigt, daß der nach dem Schließen der Schalter ausgegebene Strom für eine gewisse Zeit um bis zu mehrere hundert µA höher oder niedriger sein kann als der eigentlich auszugebende Strom.
Dies hat unter anderem zur Folge, daß die in der Figur 2 gezeigte Anordnung nicht verwendbar ist,
  • wenn sehr kurze Stromimpulse definierter Größe benötigt werden, beispielsweise wenn ein Strom von 10µA für eine Dauer von 0,5 ns oder weniger benötigt wird, und/oder
  • wenn (unabhängig von der Dauer, während welcher die Anordnung einen Strom ausgibt) größere Abweichungen des von der Anordnung ausgegebenen Stromes von dem eigentlich auszugebenden Strom unzulässig sind.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, die Anordnung gemäß dem Oberbegriff des Patentanspruchs 1 derart weiterzubilden, daß der von dieser ausgegebene Strom stets, insbesondere auch unmittelbar nach dem Schließen des Schalters wunschgemäß groß ist.
Diese Aufgabe wird erfindungsgemäß durch die in Patentanspruch 1 beanspruchte Anordnung gelöst.
Die erfindungsgemäße Anordnung zeichnet sich dadurch aus, daß sie eine Steuereinrichtung enthält, welche dafür sorgt, daß das Potential, das sich bei geöffnetem Schalter am stromquellenseitigen Anschluß desselben einstellt, den Wert aufweist, den es aufweisen würde, wenn der Schalter bei ansonsten unveränderten Bedingungen geschlossen wäre und von dem von der Stromquelle abgegebenen Strom durchflossen werden würde.
Dadurch ist es ausgeschlossen, daß das sich am stromquellenseitigen Anschluß des Schalters einstellende Potential in Phasen, in welchen dieser geöffnet ist, ansteigt. Mit der Verhinderung des Potentialanstieges wird die Ursache beseitigt, die dafür verantwortlich ist, daß bei einem Schließen des Schalters ein erhöhter Strom fließt.
Bei herkömmlichen Anordnungen nach Art der Figur 2 tritt in Phasen, in welchen der Schalter geöffnet ist, am stromquellenseitigen Anschluß desselben unweigerlich ein Potentialanstieg auf. Dies liegt daran, daß die Stromquelle auch nach dem Öffnen des Schalters einen Strom abgibt. Der weiter fließende Strom hat zur Folge, daß sich in dem zwischen der Stromquelle und dem Schalter verlaufenden Leitungsabschnitt eine erhöhte Ladungsmenge sammelt, und dies hat wiederum zur Folge, daß das sich dort einstellende Potential ansteigt. Das erhöhte Potential, genauer gesagt die diese Potentialerhöhung verursachende erhöhte Ladungsmenge bewirkt, daß bei einem Schließen des Schalters nicht nur der von der Stromquelle abgegebene Strom fließt, sondern zusätzlich ein aus dem Abbau der erhöhten Ladungsmenge resultierender Zusatzstrom fließt, wobei es von der Kapazität des zwischen der Stromquelle und dem Schalter verlaufenden Leitungsabschnittes abhängt, wie schnell der Zusatzstrom abklingt.
Dadurch, daß bei der erfindungsgemäßen Anordnung das sich am stromquellenseitigen Anschluß des Schalters einstellende Potential auf einen bestimmten Wert gebracht bzw. auf einem bestimmten Wert gehalten wird, kann sich in dem zwischen der Stromquelle und dem Schalter verlaufenden Leitungsabschnitt keine erhöhte Ladungsmenge sammeln, und folglich auch kein Zusatzstrom beim Schließen des Schalters fließen.
Durch die wie beansprucht erfolgende Einstellung des sich am stromquellenseitigen Anschluß des Schalters einstellenden Potentials werden die Bedingungen erfüllt, die erfüllt sein müssen, damit der Schalter im geschlossenen Zustand genau von dem von der Stromquelle abgegebenen Strom durchflossen wird und mithin genau der von der Stromquelle abgegebene Strom aus der Anordnung ausgegeben wird. Weil diese Bedingung zu allen Zeiten, also auch zum Zeitpunkt des Schließens des Schalters (wann auch immer dies erfolgt) erfüllt sind, wird der Schalter bereits ab dem Schließen desselben genau von dem von der Stromquelle abgegebenen Strom durchflossen, so daß der aus der Anordnung ausgegebene Strom stets, also auch bereits unmittelbar nach dem Schließen des Schalters genau der von der Stromquelle abgegebene Strom ist.
Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen, der folgenden Beschreibung, und den Figuren entnehmbar.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Figuren näher erläutert. Es zeigen
Figur 1
den Aufbau der im folgenden näher beschriebenen Anordnung mit einer Stromquelle und einem zu dieser in Reihe geschalteten Schalter, und
Figur 2
den Aufbau einer herkömmlichen Anordnung mit einer Stromquelle und einem zu dieser in Reihe geschalteten Schalter.
Die in folgenden unter Bezugnahme auf die Figur 1 beschriebene Anordnung ist im betrachteten Beispiel Bestandteil einer integrierten Schaltung, kann aber auch durch eine normale, d.h. nicht integrierte Schaltung realisiert werden.
Die beschriebene Anordnung basiert auf der in der Figur 2 gezeigten und eingangs unter Bezugnahme darauf beschriebenen Anordnung. Komponenten, die mit den gleichen Bezugszeichen bezeichnet sind, sind identische oder einander entsprechende Komponenten.
Die in der Figur 1 gezeigte Anordnung enthält außer den in der Anordnung gemäß Figur 2 enthaltenen Komponenten zusätzlich
  • eine erste Steuereinrichtung, welche dafür sorgt, daß das Potential, das sich bei geöffnetem Schalter P2 am stromquellenseitigen Anschluß desselben, genauer gesagt an einem in der Figur 1 mit dem Bezugszeichen SP bezeichneten, zwischen der Stromquelle P1 und dem Schalter P2 liegenden Knotenpunkt einstellt, den Wert aufweist, den es aufweisen würde, wenn der Schalter P2 bei ansonsten unveränderten Bedingungen geschlossen wäre und von dem von der Stromquelle P1 abgegebenen Strom durchflossen werden würde, und
  • eine zweite Steuereinrichtung, welche dafür sorgt, daß das Potential, das sich bei geöffnetem Schalter N1 am stromquellenseitigen Anschluß desselben, genauer gesagt an einem in der Figur 1 mit dem Bezugszeichen SN bezeichneten, zwischen der Stromquelle N2 und dem Schalter N1 liegenden Knotenpunkt einstellt, den Wert aufweist, den es aufweisen würde, wenn der Schalter N1 bei ansonsten unveränderten Bedingungen geschlossen wäre und von dem von der Stromquelle N2 abgegebenen Strom durchflossen werden würde.
Die erste Steuereinrichtung enthält neben einer Reihe von weiteren Bauelementen einen PMOS-Transistor P8, welcher identische Eigenschaften aufweist wie der den Schalter P2 bildende Transistor P2. Da, wie nachfolgend noch näher erläutert wird, dieser Transistor P8 wie der Transistor P2 so angesteuert wird, daß er als Schalter wirkt, wird er im folgenden auch als Schalter P8 bezeichnet.
Der Transistor P8 ist sourceseitig mit dem Knotenpunkt SP verbunden, und ist mit den restlichen Komponenten der ersten Steuereinrichtung so verschaltet, daß er in Phasen, in welchen der durch den Transistor P2 gebildete Schalter geöffnet ist, von dem Strom durchflossen wird, von welchem der Schalter P2 bei den herrschenden Bedingungen durchflossen werden würde, wenn er geschlossen wäre. Weil dieser Strom im stationären Zustand genau der von der Stromquelle P1 abgegebene Strom ist, wird der Knotenpunkt SP durch den Transistor P8 automatisch auf das Potential gebracht, das dieser aufweisen würde, wenn der Schalter P2 von dem von der Stromquelle P1 erzeugten Strom durchflossen werden würde.
Im Gegensatz hierzu tritt bei herkömmlichen Anordnungen nach Art der Figur 2 in Phasen, in welchen der Schalter P2 geöffnet ist, am stromquellenseitigen Anschluß desselben unweigerlich ein Potentialanstieg auf. Dies liegt daran, daß die Stromquelle P1 auch nach dem Öffnen des Schalters P2 einen Strom abgibt. Der weiter fließende Strom hat zur Folge, daß sich in dem zwischen der Stromquelle und dem Schalter verlaufenden Leitungsabschnitt eine erhöhte Ladungsmenge sammelt, und dies hat wiederum zur Folge, daß das sich am Knotenpunkt SP einstellende Potential ansteigt. Das erhöhte Potential, genauer gesagt die diese Potentialerhöhung verursachende erhöhte Ladungsmenge bewirkt, daß bei einem Schließen des Schalters P2 nicht nur der von der Stromquelle P1 abgegebene Strom fließt, sondern zusätzlich ein aus dem Abbau der erhöhten Ladungsmenge resultierender Zusatzstrom fließt, wobei es von der Kapazität des zwischen der Stromquelle und dem Schalter verlaufenden Leitungsabschnittes abhängt, wie schnell der Zusatzstrom abklingt.
Dadurch, daß bei der Anordnung gemäß Figur 1 das sich am stromquellenseitigen Anschluß des Schalters P2 einstellende Potential auf einen bestimmten Wert gebracht bzw. auf einem bestimmten Wert gehalten wird, kann sich in dem zwischen der Stromquelle P1 und dem Schalter P2 verlaufenden Leitungsabschnitt keine erhöhte Ladungsmenge sammeln, und folglich auch kein Zusatzstrom beim Schließen des Schalters fließen.
Dies hat den positiven Effekt, daß der Schalter P2 dann, wenn er geschlossen wird, von Beginn an von dem von der Stromquelle P1 abgegebenen Strom, also genau von dem Strom, von welchem er durchflossen werden soll, durchflossen wird.
Der Transistor P8 wird durch ein Signal up angesteuert, welches komplementär zu dem den Transistor T2 steuernden Signal upq verläuft. Das Signal upq ist das Ausgangssignal eines durch einen PMOS-Transistor P6 und einen NMOS-Transistor N6 gebildeten Inverters INV4. Der Inverter INV4 erhält das vom Inverter INV1 erzeugte Signal upq als Eingangssignal erzeugt daraus das zum Signal upq inverse Signal up.
Durch die komplementäre Ansteuerung der Transistoren P2 und P8 ist der Transistor P8 nur leitend (ist der dadurch gebildete Schalter nur geschlossen), wenn und so lange der Transistor P2 sperrt (wenn der dadurch gebildete Schalter geöffnet ist); im leitenden Zustand des Transistors P2 (im geschlossenen Zustand des dadurch gebildeten Schalters) sperrt der Transistor P8 (ist der dadurch gebildete Schalter geöffnet) und kann somit keinen Einfluß auf die in der Anordnung herrschenden Zustände und ablaufenden Vorgänge nehmen.
Der den Transistor P8 durchfließende Strom über einen zum Transistor P8 in Reihe geschalteten NMOS-Transistor N9, einen zum Transistor N9 in Reihe geschalteten NMOS-Transistor N10, und einen zum Transistor N10 parallel geschalteten NMOS-Transistor N11 zum negativen Pol VSS der die Anordnung mit Energie versorgenden Versorgungsspannung.
Die Transistoren N10 und N11 sind dem Transistor N2 entsprechende, d.h. die selben Eigenschaften wie der Transistor N2 aufweisende Transistoren, und werden auch wie der Transistor N2 durch das Signal icp_refn angesteuert. Damit bildet die Transistor N10 und N11 der Stromquelle N2 entsprechende Stromquellen.
Der Transistor N9 wirkt als Diode.
Die Transistoren N9 bis N11 haben auch noch weitere Funktionen, auf welche später noch genauer eingegangen wird.
Die erste Steuereinrichtung enthält neben den bisher beschriebenen Komponenten derselben noch Mittel, welche dafür sorgen, daß der Transistor P8 genau von dem Strom durchflossen wird, von welchen der Transistor P2 durchflossen werden würde, wenn er gerade leitend wäre (wenn der dadurch gebildete Schalter geschlossen wäre).
Dies wird im betrachteten Beispiel dadurch erreicht, daß durch die erwähnten Mittel dafür gesorgt wird, daß das sich am Drain-Anschluß des Transistors P8 einstellende Potential so groß ist wie das Potential, das sich am Drain-Anschluß des Transistors P2 einstellen würde, wenn er gerade leitend wäre (wenn der dadurch gebildete Schalter geschlossen wäre).
Dies wird im betrachteten Beispiel durch einen Spannungsfolger oder eine wie ein Spannungsfolger wirkende Einrichtung erreicht. Der Vollständigkeit halber sei angemerkt, daß als Spannungsfolger Schaltungen bezeichnet werden, die einen Eingangsanschluß und einen Ausgangsanschluß aufweisen, und bei welchen die Ausgangsspannung gleich der Eingangsspannung ist.
Dieser Spannungsfolger wird im betrachteten Beispiel durch einen NMOS-Transistor N8 und den bereits erwähnten NMOS-Transistor N9 gebildet.
Vom Transistor N8
  • ist der Drain-Anschluß mit dem positiven Pol VDD der die Anordnung mit Energie versorgenden Versorgungsspannung verbunden,
  • ist der Gate-Anschluß mit dem Ausgangsanschluß O der Anordnung verbunden, und
  • ist der Sourceanschluß
    • mit dem Sourceanschluß des Transistors N9 verbunden, und
    • über die Transistoren N10 und N11 mit dem negativen Pol VSS der die Anordnung mit Energie versorgenden Versorgungsspannung verbunden.
Vom Transistor N9
  • ist der Drain-Anschluß mit dem Drain-Anschluß des Transistors P8 verbunden,
  • ist der Gate-Anschluß mit dem Drain-Anschluß verbunden, und
  • ist der Sourceanschluß
    • mit dem Sourceanschluß des Transistors N8 verbunden, und
    • über die Transistoren N10 und N11 mit dem negativen Pol VSS der die Anordnung mit Energie versorgenden Versorgungsspannung verbunden.
Der Eingangsanschluß des durch die Transistoren N8 und N9 gebildeten Spannungsfolger ist der Gate-Anschluß des Transistors N8, und der Ausgangsanschluß des Spannungsfolgers ist der Drain-Anschluß des Transistors N9.
Es dürfte einleuchten, daß auch anders realisierte Spannungsfolger zum Einsatz kommen können. Beispielsweise wäre denkbar, als Spannungsfolger einen Operationsverstärker zu verwenden, von welchem der Ausgangsanschluß und der invertierende Eingangsanschluß miteinander verbunden sind.
In diesem Zusammenhang sei jedoch darauf hingewiesen, daß im allgemeinen der in der Anordnung gemäß Figur 1 verwendeten Spannungsfolger-Realisierung der Vorzug zu geben ist. Ein so realisierter Spannungsfolger arbeitet maximal schnell und ohne Stabilitätsprobleme. Bei rückgekoppelten Operationsverstärkern kommt es hingegen häufig zu Stabilitätsproblemen. Diese können zwar durch eine entsprechende Kompensation des Operationsverstärkers beseitigt werden, doch hat eine Kompensation zur Folge, daß der Operationsverstärker langsamer auf Veränderungen reagiert. Deshalb und weil sowohl das Vorsehen eines Operationsverstärkers als auch die Maßnahmen zur Kompensation mit einem vergleichsweise hohen Aufwand verbunden sind, ist die Verwendung eines rückgekoppelten Operationsverstärkers als Spannungsfolger im allgemeinen nicht die optimale Lösung.
Mit Hilfe des Spannungsfolgers wird das sich am Drain-Anschluß des Transistors P8 einstellende Potential auf den Wert des sich am Ausgangsanschluß O der Anordnung (und damit auch am Drain-Anschluß des Transistors P2) einstellenden Potentials gebracht.
Dadurch stellen sich an sämtlichen Anschlüssen des Transistors P8 exakt die Potentiale ein, die sich am Transistor P2 einstellen würden, wenn dieser sich im leitenden Zustand befände. Dies hat zur Folge, daß der Transistor P8 genau von dem Strom durchflossen wird, von welchem auch der Transistor P2 durchflossen werden würde, wenn er sich im leitenden Zustand befände.
Dadurch wird der Knotenpunkt SP stets, d.h. sowohl in Phasen in welchen der Schalter P2 geschlossen ist, als auch in Phasen, in welchen der Schalter P2 geöffnet ist, von dem selben Strom, genauer gesagt von dem von der Stromquelle P1 abgegebenen Strom durchflossen. Dies hat zur Folge, daß weder das Öffnen noch das Schließen des Schalters P2 Veränderungen des sich am Knotenpunkts einstellenden Potentials zur Folge haben kann, und daß der Schalter S2 nach dem Schließen desselben sofort von dem Strom durchflossen wird, von welchem er durchflossen werden soll.
Die zweite Steuereinrichtung besteht aus PMOS-Transistoren P7, P9, P10, P11, und P12, sowie aus NMOS-Transistoren N7 und N12, und ist analog zur ersten Steuereinrichtung aufgebaut, so daß auf eine Beschreibung verzichtet werden kann.
Die in der Figur 1 gezeigte Anordnung läßt sich in verschiedenerlei Hinsicht modifizieren. Beispielsweise ist es möglich, anstelle der vorliegend verwendeten Transistoren andere Transistoren, beispielsweise Bipolar-Transistoren oder sonstige Transistoren zu verwenden. Selbstverständlich können auch die Stromquellen und/oder die Schalter anders als bei der Anordnung gemäß Figur 1 realisiert werden.
Die vorstehend beschriebene Anordnung ermöglicht es unabhängig von den Einzelheiten der praktischen Realisierung, daß der von der Anordnung ausgegebene Strom stets, insbesondere auch bereits unmittelbar nach dem Schließen der Schalter P2 und N1 wunschgemäß groß ist, genauer gesagt exakt der von den Stromquellen P1 bzw. N2 abgegebene Strom ist.
Bezugszeichenliste
decr
Steuersignal zur Schaltersteuerung
down
Steuersignal zur Schaltersteuerung
downq
Steuersignal zur Schaltersteuerung
icp
aus der Anordnung ausgegebener Strom
icp_refn
Steuersignal zur Stromeinstellung
icp_refp
Steuersignal zur Stromeinstellung
incr
Steuersignal zur Schaltersteuerung
INVx
Inverter
Nx
NMOS-Transistoren
O
Ausgangsanschluß
Px
PMOS-Transistoren
up
Steuersignal zur Schaltersteuerung
upq
Steuersignal zur Schaltersteuerung
VDD
Potential des positiven Pols der die Anordnung mit Energie versorgenden Versorgungsspannung
VSS
Potential des negativen Pols der die Anordnung mit Energie versorgenden Versorgungsspannung

Claims (10)

  1. Anordnung mit einer Stromquelle (P1) und einem zu dieser in Reihe geschalteten Schalter (P2),
    dadurch gekennzeichnet, daß die Anordnung eine Steuereinrichtung (N6, N8 bis N11, P6, P8) enthält, welche dafür sorgt, daß das Potential, das sich bei geöffnetem Schalter (P2) am stromquellenseitigen Anschluß desselben einstellt, den Wert aufweist, den es aufweisen würde, wenn der Schalter (P2) bei ansonsten unveränderten Bedingungen geschlossen wäre und von dem von der Stromquelle (P1) abgegebenen Strom durchflossen werden würde.
  2. Anordnung nach Anspruch 1,
    dadurch gekennzeichnet, daß die Steuereinrichtung (N6, N8 bis N11, P6, P8) einen dem Schalter (P2) entsprechenden Schalter (P8) enthält, wobei einer der Anschlüsse des Schalters (P8) der Steuereinrichtung mit dem stromquellenseitigen Anschluß des außerhalb der Steuereinrichtung vorgesehenen Schalters (P2) verbunden ist, und wobei der Schalter (P8) der Steuereinrichtung im übrigen so angeordnet und verschaltet ist, daß er im geschlossenen Zustand von dem Strom durchflossen wird, von welchem auch der außerhalb der Steuereinrichtung vorgesehene Schalter (P2) durchflossen wird, wenn er geschlossen ist.
  3. Anordnung nach Anspruch 2,
    dadurch gekennzeichnet, daß der Schalter (P8) der Steuereinrichtung (N6, N8 bis N11, P6, P8) im geschlossenen Zustand von dem von der Stromquelle (P1) abgegebenen Strom durchflossen wird.
  4. Anordnung nach Anspruch 2 oder 3,
    dadurch gekennzeichnet, daß der außerhalb der Steuereinrichtung (N6, N8 bis N11, P6, P8) vorgesehene Schalter (P2) und der Schalter (P8) der Steuereinrichtung so angesteuert werden, daß der Schalter (P8) der Steuereinrichtung geöffnet ist, wenn der außerhalb der Steuereinrichtung vorgesehene Schalter (P2) geschlossen ist, und daß der Schalter (P8) der Steuereinrichtung geschlossen ist, wenn der außerhalb der Steuereinrichtung vorgesehene Schalter (P2) geöffnet ist.
  5. Anordnung nach einem der Ansprüche 2 bis 4,
    dadurch gekennzeichnet, daß dafür gesorgt ist, daß das Potential, das sich an dem Anschluß des Schalters (P8) der Steuereinrichtung (N6, N8 bis N11, P6, P8) einstellt, welcher nicht mit dem stromquellenseitigen Anschluß des außerhalb der Steuereinrichtung vorgesehenen Schalters (P2) verbunden ist, dem Potential entspricht, welches sich an dem nicht mit der Stromquelle (P1) verbundenen Anschluß des außerhalb der Steuereinrichtung vorgesehenen Schalters (P2) einstellt.
  6. Anordnung nach Anspruch 5,
    dadurch gekennzeichnet, daß die Einstellung des Potentials, das sich an dem Anschluß des Schalters (P8) der Steuereinrichtung (N6, N8 bis N11, P6, P8) einstellt, welcher nicht mit dem stromquellenseitigen Anschluß des außerhalb der Steuereinrichtung vorgesehenen Schalters (P2) verbunden ist, unter Verwendung eines Spannungsfolgers (N8, N9) oder einer einem Spannungsfolger entsprechenden Einrichtung erfolgt.
  7. Anordnung nach Anspruch 6,
    dadurch gekennzeichnet, daß der Eingangsanschluß des Spannungsfolgers (N8, N9) mit dem nicht mit dem stromquellenseitigen Anschluß des außerhalb der Steuereinrichtung (N6, N8 bis N11, P6, P8) vorgesehenen Schalters (P2) verbunden ist, und daß der Ausgangsanschluß des Spannungsfolgers (N8, N9) mit dem Anschluß des Schalters (P8) der Steuereinrichtung verbunden ist, welcher nicht mit dem stromquellenseitigen Anschluß des außerhalb der Steuereinrichtung vorgesehenen Schalters (P2) verbunden ist.
  8. Anordnung nach Anspruch 6 oder 7,
    dadurch gekennzeichnet, daß der Spannungsfolger (N8, N9) durch zwei in Reihe geschaltete Transistoren gebildet wird, wobei der erste Transistor (N8) ein in Sourcefolgerschaltung angeordneter Transistor ist, und wobei der zweite Transistor (N9) als Diode verwendet wird.
  9. Anordnung nach Anspruch 8,
    dadurch gekennzeichnet, daß der Gate-Anschluß des ersten Transistors (N8) der Eingangsanschluß des Spannungsfolgers (N8, N9) ist, und daß der Drain-Anschluß des zweiten Transistors (N9) der Ausgangsanschluß des Spannungsfolgers ist.
  10. Anordnung nach einem der Ansprüche 2 bis 9,
    dadurch gekennzeichnet, daß der außerhalb der Steuereinrichtung vorgesehene Schalter (P2) und der Schalter (P8) der Steuereinrichtung jeweils durch einen Transistor gebildet werden.
EP02018983A 2001-09-13 2002-08-27 Anordnung mit einer Stromquelle und einem zu dieser in Reihe geschalteten Schalter Withdrawn EP1310852A3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10145034 2001-09-13
DE10145034A DE10145034B4 (de) 2001-09-13 2001-09-13 Anordnung mit einer Stromquelle und einem zu dieser in Reihe geschalteten Schalter

Publications (2)

Publication Number Publication Date
EP1310852A2 true EP1310852A2 (de) 2003-05-14
EP1310852A3 EP1310852A3 (de) 2004-10-13

Family

ID=7698838

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02018983A Withdrawn EP1310852A3 (de) 2001-09-13 2002-08-27 Anordnung mit einer Stromquelle und einem zu dieser in Reihe geschalteten Schalter

Country Status (3)

Country Link
US (1) US6657479B2 (de)
EP (1) EP1310852A3 (de)
DE (1) DE10145034B4 (de)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7405441A (nl) * 1974-04-23 1975-10-27 Philips Nv Nauwkeurige stroombronschakeling.
ATE37619T1 (de) 1984-07-16 1988-10-15 Siemens Ag Integrierte konstantstromquelle.
US4706013A (en) * 1986-11-20 1987-11-10 Industrial Technology Research Institute Matching current source
US6025792A (en) * 1998-01-23 2000-02-15 Intel Corporation Analog compensation circuitry for integrated circuit input/output circuitry
US6124741A (en) * 1999-03-08 2000-09-26 Pericom Semiconductor Corp. Accurate PLL charge pump with matched up/down currents from Vds-compensated common-gate switches
US6160432A (en) * 1999-04-30 2000-12-12 Conexant Systems, Inc. Source-switched or gate-switched charge pump having cascoded output
US6124754A (en) * 1999-04-30 2000-09-26 Intel Corporation Temperature compensated current and voltage reference circuit
US6316987B1 (en) * 1999-10-22 2001-11-13 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit

Also Published As

Publication number Publication date
DE10145034A1 (de) 2003-04-03
US20030048127A1 (en) 2003-03-13
US6657479B2 (en) 2003-12-02
EP1310852A3 (de) 2004-10-13
DE10145034B4 (de) 2005-04-21

Similar Documents

Publication Publication Date Title
DE69511206T2 (de) Integrierte schaltung mit einer ausgangsstufe mit einem miller-kondensator
DE3342336A1 (de) Schnittstellenschaltung
DE2625007B2 (de) Adressenpufferschaltung für Halbleiterspeicher
DE2639555C2 (de) Elektrische integrierte Schaltung
DE69206335T2 (de) Unter niedriger Spannung betriebener Stromspiegel.
EP0300560A2 (de) Vergleichsschaltung
DE69115551T2 (de) Pufferschaltung
DE69310162T2 (de) Pegelumsetzungsschaltung
DE2928224A1 (de) Verzoegerungsschaltung aus misfets
DE68920089T2 (de) Schaltung zur Verarbeitung eines sich zeitlich ändernden Signals.
DE2314015C3 (de) Signalverstärker
DE2301855A1 (de) Pegelumsetzer
DE69320703T2 (de) Oszillatorschaltung mit einem Tastverhältnis von 50%
DE10145034B4 (de) Anordnung mit einer Stromquelle und einem zu dieser in Reihe geschalteten Schalter
DE2115661C3 (de) Schaltverstärker
DE10136320B4 (de) Anordnung und Verfahren zum Umschalten von Transistoren
EP1439443B1 (de) Schaltung zur Spannungsversorgung und Verfahren zur Erzeugung einer Versorgungsspannung
WO1999059249A1 (de) Verfahren und vorrichtung zum umschalten eines feldeffekttransistors
DE19713832C1 (de) Eingangsverstärker für Eingangssignale mit steilen Flanken
EP1251639B1 (de) Elektrische Schaltung
DE1904787B2 (de) Elektrisches speicherelement und betrieb desselben
DE3852943T2 (de) Mikrowellen-Röhrenmodulator.
DE19801994C1 (de) Referenzspannungsgenerator
DE60214225T2 (de) Einen verbesserten regelungskreis umfassender ausgangstreiber
EP0986166B1 (de) Ladungspumpenschaltung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LI LU MC NL PT SE SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK RO SI

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LI LU MC NL PT SE SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK RO SI

17P Request for examination filed

Effective date: 20050412

AKX Designation fees paid

Designated state(s): FR IT

REG Reference to a national code

Ref country code: DE

Ref legal event code: 8566

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20080304