EP1305826A2 - Compensation circuit - Google Patents

Compensation circuit

Info

Publication number
EP1305826A2
EP1305826A2 EP01969527A EP01969527A EP1305826A2 EP 1305826 A2 EP1305826 A2 EP 1305826A2 EP 01969527 A EP01969527 A EP 01969527A EP 01969527 A EP01969527 A EP 01969527A EP 1305826 A2 EP1305826 A2 EP 1305826A2
Authority
EP
European Patent Office
Prior art keywords
transistor
tracking circuit
tracking
circuit according
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01969527A
Other languages
German (de)
French (fr)
Inventor
Thomas Ferianz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1305826A2 publication Critical patent/EP1305826A2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

The invention relates to a compensation circuit for compensating the voltage potential of an isolation well for isolating an integrated transistor that is embedded in said isolation well (1). The voltage potential of the isolation well is compensated depending on a signal voltage emitted from the integrated transistor (1) in such a way that the voltage differential between the emitted signal voltage and the compensated voltage potential is lower than a predetermined breakdown voltage (UDA) between the integrated transistor (1) and the isolation well.

Description

Beschreibung description
NachführSchaltungtracking circuit
Die Erfindung betrifft eine Nachführschaltung zur Nachführung des Spannungspotentials einer Isolationswanne, die zur Isolation eines darin eingebetteten integrierten Bauelements von einem Substrat vorgesehen ist.The invention relates to a tracking circuit for tracking the voltage potential of an insulation trough, which is provided for isolating an integrated component embedded therein from a substrate.
Fig. 1 zeigt eine Schnittansicht durch einen integrierten vertikalen PNP-Transistor, der in einer n-dotierten Isolationswanne eingebettet liegt. Der in Fig. 1 dargestellte integrierte vertikale PNP-Transistor nach dem Stand der Technik ist in einem BiCMOS-Prozess herstellbar. Bei dem vertikal in- tegrierten Bipolartransistor fließt der Strom senkrecht zur Ausrichtung des Substratkörpers. Der Strom fließt von einem p+-dotierten Emitterbereich über einem n-dotierten Basisbereich zu einem p-dotierten Kollektorbereich. Der p+-dotierte Emitterbereich ist an einem Emitteranschluss E angeschlossen, der n-dotierte Basisbereich ist an Basisanschlüsse B angeschlossen und der p-dotierte Kollektorbereich ist an Kollektoranschlüsse C angeschlossen. Die n-dotierte Isolationswanne ist mit einem Anschluss I zur Steuerung des Potentials der n- dotierten Isolationswanne verbunden. Das p-dotierte Halhlei- tersubstrat ist an einen Substratanschluss S angeschlossen.Fig. 1 shows a sectional view through an integrated vertical PNP transistor, which is embedded in an n-doped isolation well. The integrated vertical PNP transistor according to the prior art shown in FIG. 1 can be produced in a BiCMOS process. In the case of the vertically integrated bipolar transistor, the current flows perpendicular to the alignment of the substrate body. The current flows from a p + -doped emitter region via an n-doped base region to a p-doped collector region. The p + -doped emitter region is connected to an emitter connection E, the n-doped base region is connected to base connections B and the p-doped collector region is connected to collector connections C. The n-doped insulation trough is connected to a connection I for controlling the potential of the n-doped insulation trough. The p-doped semiconductor substrate is connected to a substrate connection S.
Der integrierte Transistor wird durch die n-dotierte Isolationswanne umgeben, die den integrierten Transistor von dem umgebenden Halbleitersubstrat isoliert. Zwischen dem p- dotierten Kollektorbereich und der n-dotierten Isolationswan- ne besteht ein PN-Übergang, der eine parasitäre Diode Da bildet. Zwischen dem p-dotierten Halbleitersubstrat und der n- dotierten Isolationswanne besteht ein weiterer PN-Übergang, der als parasitäre Diode Db dargestellt ist. Die beiden Dioden Da und Db weisen jeweils Durchbruchspannungen auf, die durch verschiedene Parameter, wie beispielsweise Dotierung,The integrated transistor is surrounded by the n-doped isolation well, which isolates the integrated transistor from the surrounding semiconductor substrate. There is a PN junction between the p-doped collector region and the n-doped insulation well, which forms a parasitic diode D a . There is a further PN junction between the p-doped semiconductor substrate and the n-doped isolation well, which is shown as a parasitic diode D b . The two diodes D a and D b each have breakdown voltages which are determined by different parameters, such as doping,
Geometrie und Temperatur vorgegeben sind. Die Durchbruchspan- nung der Diode Da beträgt bei einem vertikalen Bipolartran- UJ ω tO t P->Geometry and temperature are specified. The breakdown voltage of the diode D a for a vertical bipolar trans UJ ω tO t P->
Ul o <_π o üπ O UiUl o <_π o üπ O Ui
die Kollektor-Emitterdurchbruchspannung typischerweise bei etwa 30 Volt liegt.the collector-emitter breakdown voltage is typically around 30 volts.
Da die Durchbruchspannung des PN-Übergangs Da in der Regel geringer ist als die Durchbruchspannung des PN-Übergangs D, wird die maximale Versorgungsspannung für eine aus vertikalen Bipolartransistoren aufgebaute integrierte Schaltung durch die Durchbruchspannung UDa begrenzt, die etwa 18 Volt beträgt. Aufgrund der begrenzten Versorgungsspannung VDD sind die Ausgangsspannungspegel einer aus derartigen integrierten Transistoren aufgebauten Schaltung ebenfalls auf die Durchbruchspannung des PN-Übergangs eingeschränkt. Bei vielen Anwendungen sind jedoch höhere Spannungspegelhübe notwendig. Beispielsweise benötigt eine Fullrate-ADSL-Treiberschaltung einen Spannungshub von 24 Volt.Since the breakdown voltage of the PN junction D a is generally lower than the breakdown voltage of the PN junction D, the maximum supply voltage for an integrated circuit composed of vertical bipolar transistors is limited by the breakdown voltage U Da , which is approximately 18 volts. Due to the limited supply voltage V DD , the output voltage levels of a circuit constructed from such integrated transistors are also restricted to the breakdown voltage of the PN junction. In many applications, however, higher voltage level swings are necessary. For example, a full rate ADSL driver circuit requires a voltage swing of 24 volts.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine Vorrichtung zu schaffen, die es erlaubt, integrierte Bauelemente, die in einfachen Standardtechnologien hergestellt wer- den, mit einer höheren Versorgungsspannung zu betreiben, damit ein höherer Spannungspegelhub erreicht wird.It is therefore the object of the present invention to provide a device which makes it possible to operate integrated components which are produced in simple standard technologies with a higher supply voltage, so that a higher voltage level swing is achieved.
Diese Aufgabe wird erfindungsgemäß durch eine Nachführschal- 'tung mit den in Patentanspruch 1 angegebenen Merkmalen ge- löst.According to the invention, this object is achieved by a tracking circuit having the features specified in claim 1.
Die Erfindung schafft eine Nachführschaltung zur Nachführung des Spannungspotentials einer Isolationswanne zur Isolation eines in der Isolationswanne eingebetteten integrierten Bau- elements, insbesondere eines Transistors, von einem Substrat,The invention provides a tracking circuit for tracking the voltage potential of an insulation trough for isolating an integrated component, in particular a transistor, embedded in the insulation trough from a substrate.
wobei das Spannungspotential der Isolationswanne in Abhängigkeit von einer an dem integrierten Bauelement angelegten Signalspannung derart nachgeführt wird, dass die Spannungsdiffe- renz zwischen der angelegten Signalspannung und dem nachgeführten Spannungspotential niedriger ist als eine vorgegebene Durchbruchspannung zwischen dem integrierten Bauelement und der Isolationswanne.the voltage potential of the insulation trough being tracked as a function of a signal voltage applied to the integrated component in such a way that the voltage difference between the applied signal voltage and the tracked voltage potential is lower than a predetermined one Breakdown voltage between the integrated component and the insulation trough.
Die Isolationswanne ist vorzugsweise in dem Substrat einge- bettet.The insulation trough is preferably embedded in the substrate.
Bei dem integrierten Transistor handelt es sich vorzugsweise um einen Bipolartransistor.The integrated transistor is preferably a bipolar transistor.
Der integrierte Bipolartransistor ist vorzugsweise ein vertikaler Bipolartransistor.The integrated bipolar transistor is preferably a vertical bipolar transistor.
Der vertikale Bipolartransistor besitzt vorzugsweise einen ersten Dotierungsbereich als Emitteranschluss, einen zweiten Dotierungsbereich als Basisanschluss und einen dritten Dotierungsbereich als Kollektoranschluss,The vertical bipolar transistor preferably has a first doping region as an emitter connection, a second doping region as a base connection and a third doping region as a collector connection,
wobei der zweite Dotierungsbereich zwischen dem ersten und dritten Dotierungsbereich liegt und eine zu dem ersten und zweiten Dotierungsbereich umgekehrte Dotierung aufweist.wherein the second doping region lies between the first and third doping regions and has a doping inverse to the first and second doping regions.
Die Isolationswanne umschließt vorzugsweise den dritten Dotierungsbereich.The insulation trough preferably encloses the third doping region.
Die Durchbruchspannung zwischen dem Substrat und der Isolationswanne ist vorzugsweise höher als die Durchbruchspannung zwischen dem dritten Dotierungsbereich und der Isolationswanne.The breakdown voltage between the substrate and the insulation well is preferably higher than the breakdown voltage between the third doping region and the insulation well.
Die Nachführschaltung weist vorzugsweise einen Eingang zumThe tracking circuit preferably has an input to
Empfang der an dem integrierten Transistor angelegten Signalspannung und einen Ausgang zum Anschluss an die Isolationswanne des integrierten Transistors auf.Receipt of the signal voltage applied to the integrated transistor and an output for connection to the insulation well of the integrated transistor.
Die Nachführschaltung weist bei einer besonders bevorzugten Ausführungsform einen zu dem integrierten Transistor komplementär aufgebauten Nachführtransistor auf. Der Nachführtransistor ist vorzugsweise ein Bipolartransistor.In a particularly preferred embodiment, the tracking circuit has a tracking transistor that is complementary to the integrated transistor. The tracking transistor is preferably a bipolar transistor.
Bei einer besonders bevorzugten Ausführungsform der erfindungsgemäßen Nachführschaltung besitzt der Nachführtransistor einen Kollektoranschluss, der mit dem Ausgang der Nachführschaltung verbunden ist, einen Emitteranschluss, der mit dem Eingang der Nachführschaltung verbunden ist und einen Basis- anschluss, der an einem vorbestimmten Bezugspotential anliegt.In a particularly preferred embodiment of the tracking circuit according to the invention, the tracking transistor has a collector connection which is connected to the output of the tracking circuit, an emitter connection which is connected to the input of the tracking circuit and a base connection which is present at a predetermined reference potential.
Vorzugsweise ist ein erster Widerstand zwischen dem Emitteranschluss des Nachführtransistors und dem Eingang der Nach- führschaltung vorgesehen.A first resistor is preferably provided between the emitter connection of the tracking transistor and the input of the tracking circuit.
Vorzugsweise ist ferner ein zweiter Widerstand zwischen dem Kollektoranschluss des Nachführtransistors und einem Versor- gungsspannungsanschluss der Nachführschaltung vorgesehen.Furthermore, a second resistor is preferably provided between the collector connection of the tracking transistor and a supply voltage connection of the tracking circuit.
Bei einer besonders bevorzugten Ausführungsform der erfindungsgemäßen Nachführschaltung ist zwischen dem ersten Widerstand und dem Emitteranschluss des Nachführtransistors eine Diode zur Erhöhung der Durchbruchspannung des Nachführtran- sistors vorgesehen.In a particularly preferred embodiment of the tracking circuit according to the invention, a diode for increasing the breakdown voltage of the tracking transistor is provided between the first resistor and the emitter connection of the tracking transistor.
Der integrierte Transistor wird vorzugsweise in einem BICMOS- Herstellungsprozess hergestellt.The integrated transistor is preferably manufactured in a BICMOS manufacturing process.
Bei dem integrierten Bipolartransistor handelt es sich vorzugsweise um einen PNP-Bipolartransistor .The integrated bipolar transistor is preferably a PNP bipolar transistor.
Bei einer alternativen Ausführungsform handelt es sich bei dem integrierten Transistor um einen NPN-Bipolartransistor .In an alternative embodiment, the integrated transistor is an NPN bipolar transistor.
Bei einer alternativen Ausführungsform ist der integrierte Transistor ein von einer Isolationswanne umgebener MOSFET. Die Isolationswanne ist vorzugsweise aus mehreren Schichten mit unterschiedlichen Dotierungsstärken aufgebaut.In an alternative embodiment, the integrated transistor is a MOSFET surrounded by an isolation well. The insulation trough is preferably made up of several layers with different doping strengths.
Bei dem integrierten Transistor handelt es sich vorzugsweise um einen Treibertransistor einer ADSL-Treiberschaltung.The integrated transistor is preferably a driver transistor of an ADSL driver circuit.
Die Durchbruchspannung zwischen dem integrierten Transistor und der Isolationswanne liegt vorzugsweise bei etwa 18 Volt.The breakdown voltage between the integrated transistor and the isolation well is preferably about 18 volts.
Die Durchbruchspannung zwischen der Isolationswanne und dem Substrat liegt vorzugsweise bei etwa 30 Volt.The breakdown voltage between the insulation well and the substrate is preferably around 30 volts.
Die an den integrierten Transistor anlegbare Versorgungsspan- nung beträgt vorzugsweise etwa 24 Volt.The supply voltage that can be applied to the integrated transistor is preferably approximately 24 volts.
Im weiteren werden bevorzugte Ausführungsformen der erfindungsgemäßen Nachführschaltung unter Bezugnahme auf die beigefügten Figuren zur Erläuterung erfindungswesentlicher Merk- male beschrieben.Preferred embodiments of the tracking circuit according to the invention are described below with reference to the attached figures to explain features essential to the invention.
Es zeigen:Show it:
Figur 1 einen vertikal aufgebauten intergrierten pnp- Bipolartransistor nach dem Stand der Technik1 shows a vertically constructed integrated pnp bipolar transistor according to the prior art
Figur 2 eine Schaltung zur Erläuterung des der Erfindung zugrundeliegenden Prinzips;FIG. 2 shows a circuit for explaining the principle on which the invention is based;
Figur 3 ein Zeitablaufdiagramm zur Darstellung des zulässigen Spannungsbereichs der Isolationswanne;Figure 3 is a timing diagram showing the allowable voltage range of the insulation tray;
Figur 4 eine Treiberschaltung, bei der eine bevorzugte Ausführungsform der erfindungsgemäßen Nachführschal- tung eingesetzt wird; Figur 5 ein Zeitablaufdiagramm zur Erläuterung der Funktionsweise der in Figur 4 eingesetzten erfindungsgemäßen Nachführschaltung.FIG. 4 shows a driver circuit in which a preferred embodiment of the tracking circuit according to the invention is used; Figure 5 is a timing diagram to explain the operation of the tracking circuit used in Figure 4.
Figur 2 stellt ein Schaltkreisdiagramm dar mit einem Transistor 1, der durch die erfindungsgemäße Nachführschaltung 2 angesteuert wird. Bei dem in Figur 2 dargestellten Beispiel handelt es sich bei dem Transistor 1 um einen PNP- Bipolartransistor, insbesondere einen vertikal aufgebauten PNP-Bipolartransistor. Der Transistor 1 hat einen Emitteranschluss 3, einen Basisanschluss 4 und einen Kollektoranschluss 5. Ferner besitzt der Transistor 1 einen Anschluss 6 zum Anschluss einer den Transistor 1 von dem Substrat isolierenden Isolationswanne. Zwischen dem Kollektorbereich und dem Isolations-Wannenanschluss 6 ist gestrichelt der PN-Übergang zwischen dem p-dotierten Kollektorbereich und dem n-dotierten Isolationswannenbereich als Diode Da angedeutet. Der Emitteranschluss 3 des Transistors 1 liegt an der positiven Versorgungsspannung VDD an. An dem Basisanschluss 4 empfängt der PNP-Transistor ein Spannungssignal UB(t), das als SignalFIG. 2 shows a circuit diagram with a transistor 1 which is driven by the tracking circuit 2 according to the invention. In the example shown in FIG. 2, transistor 1 is a PNP bipolar transistor, in particular a vertically constructed PNP bipolar transistor. The transistor 1 has an emitter connection 3, a base connection 4 and a collector connection 5. Furthermore, the transistor 1 has a connection 6 for connecting an insulation trough which isolates the transistor 1 from the substrate. Between the collector area and the insulation well connection 6, the PN junction between the p-doped collector area and the n-doped insulation well area is indicated by a dashed line as diode D a . The emitter terminal 3 of the transistor 1 is connected to the positive supply voltage V DD . At the base terminal 4, the PNP transistor receives a voltage signal U B (t), which is a signal
Vc(t) am Kollektoranschluss 5 abgegeben wird und über eine Leitung 7 an einen Signaleingang 8 der erfindungsgemäßen Nachführschaltung 2 angelegt wird. Die Nachführschaltung 2 j ist über einen Versorgungsspannungsanschluss 9 vorzugsweise ebenfalls mit der positiven Versorgungsspannung VDD angeschlossen. Die Nachführschaltung 2 weist ferner einen Anschluss 10 zum Anschluss der Nachführschaltung an einen Bezugspotential (beispielsweise Masse GND) auf. Über einen Signalausgang 11 und eine Leitung 12 gibt die Nachführschaltung 2 ein Nachführsteuersignal an den Isolationswannenanschluss 6 des Bipolartransistors 1 ab. Dabei wird das Spannungspotential der Isolationswanne in Abhängigkeit von der von dem integrierten Transistor 1 abgegebenen Signalspannung Vc(t) derart nachgeführt, dass die Spannungsdifferenz zwischen der abgege- benen Signalspannung Vc(t)und dem nachgeführten Spannungspotential niedriger ist als die vorgegebenen Durchbruchspannung ÜDA zwischen dem Kollektorbereich des integrierten Transis- tors und der Isolationswanne. Hierdurch wird sichergestellt, dass bei dem PNP,-Bipolartransistor die n-dotierte Isolationswanne stets ein höheres Spannungspotential aufweist als der Kollektorbereich und dass die Potentialdifferenz zwischen den beiden Bereichen niemals die Durchbruchspannung ÜÄ von beispielsweise 18 Volt übersteigt. Die maximale Versorgungsspannung VDD an dem PNP-Bipolartransistor kann daher erhöht werden, so dass der Bipolartransistor 1 ein Ausgangssignal mit einem höheren Spannungspegelhub abgeben kann.V c (t) is output at the collector connection 5 and is applied via a line 7 to a signal input 8 of the tracking circuit 2 according to the invention. The tracking circuit 2 j is preferably also connected to the positive supply voltage V DD via a supply voltage connection 9. The tracking circuit 2 also has a connection 10 for connecting the tracking circuit to a reference potential (for example ground GND). The tracking circuit 2 outputs a tracking control signal to the insulation well connection 6 of the bipolar transistor 1 via a signal output 11 and a line 12. The voltage potential of the insulation well is tracked as a function of the signal voltage V c (t) output by the integrated transistor 1 such that the voltage difference between the output signal voltage V c (t) and the tracked voltage potential is lower than the predetermined breakdown voltage U. DA between the collector area of the integrated transistor tors and the insulation tray. This ensures that in the PNP, bipolar transistor, the n-doped insulation well always has a higher voltage potential than the collector area and that the potential difference between the two areas never exceeds the breakdown voltage Ü Ä of, for example, 18 volts. The maximum supply voltage V DD at the PNP bipolar transistor can therefore be increased, so that the bipolar transistor 1 can emit an output signal with a higher voltage level swing.
Figur 3 zeigt ein Zeitablaufdiagramm zur Darstellung des zulässigen Betriebsspannungsbereichs der n-dotierten Isolationswanne des PNP-Bipolartransistors 1. Die erfindungsgemäße Nachführschaltung 2 stellt sicher, dass sich das Potential der Isolationswanne stets in einem Bereich zwischen einer unteren Grenze Vc(t) und einer oberen Grenze Vc(t) + ÜDA befindet.FIG. 3 shows a timing diagram to illustrate the permissible operating voltage range of the n-doped isolation well of the PNP bipolar transistor 1. The tracking circuit 2 according to the invention ensures that the potential of the isolation well is always in a range between a lower limit V c (t) and an upper limit Limit V c (t) + Ü DA is located.
Vc(t ) + ÜDA > Visolationswanne > Vc(t ) ( 2 )V c (t) + Ü DA > V insulation trough > V c (t) (2)
Ferner uss gelten :The following also apply:
UDB > Vc (t ) + UDA ( 3 )U DB > V c (t) + U DA (3)
Dabei ist ÜDA die Durchbruchspannung zwischen dem p-dotierten Kollektorbereich des integrierten Transistors 1 und der n- dotierten Isolationswanne und ÜDB die Durchbruchspannung des p-dotierten Halbleitersubstrats und der n-dotierten Isolationswanne .Ü DA is the breakdown voltage between the p-doped collector region of the integrated transistor 1 and the n-doped insulation well and Ü DB is the breakdown voltage of the p-doped semiconductor substrate and the n-doped insulation well.
Die Durchbruchspannung UDB beträgt bei einem in einem BICMOS- Herstellungsprozess hergestellten integrierten vertikalen Bipolartransistor typischerweise etwa 30 Volt, während die Durchbruchspannung UDA etwa bei 18 Volt liegt .The breakdown voltage U DB in an integrated vertical bipolar transistor produced in a BICMOS manufacturing process is typically approximately 30 volts, while the breakdown voltage U DA is approximately 18 volts.
Figur 4 zeigt eine Treiberschaltung, bei der die erfindungsgemäße Nachführschaltung 2 eingesetzt wird . Die Treiberschal- tung 13 weist eine Spannungs/Stro wandlungsstufe 14, eine Eingangsstufe 15 und eine Ausgangsstufe 16 für den AB-Betrieb auf. Bei der Treiberschaltung 13 handelt es sich um eine stromrückgekoppelte Verstärkerstufe. Die Treiberschaltung 13 ist als ADSL-Treiberschaltung einsetzbar und wird, wie man aus Figur 4 erkennen kann, mit einer Versorgungsspannung von VD = +12 Volt und Vss = -12 Volt versorgt. Die Treiberschaltung 13 weist einen nichtinvertierenden Eingang 17 und einen invertierenden Eingang 18 auf. Die Spannungsversorgung er- folgt über Versorgungsspannungsanschlüsse 19, 20. Die Treiberschaltung 13 weist ferner einen niederohmigen Signalausgang 21 auf, mit dem große Lasten (d.h. kleine Widerstände) stromgetrieben werden können. Die Eingangsstufe 15 erhält von dem Spannungsstromwandler 14 ein Stromsignal und führt eine Stromspiegelung durch. Hierzu weist die Eingangsstufe 15 zwei zueinander komplementär aufgebaute Stromspiegelschaltungen 22, 23 auf, die eine Stromspiegelung in einem Verhältnis 1:1 durchführen. Die Stromspiegelschaltung 22 enthält die Transistoren Tl, T2, T3 und die dazu komplementär aufgebaute Stromspiegelschaltung 23 enthält die Transistoren Tl , T2 ,FIG. 4 shows a driver circuit in which the tracking circuit 2 according to the invention is used. The driver scarf device 13 has a voltage / current conversion stage 14, an input stage 15 and an output stage 16 for AB operation. The driver circuit 13 is a current feedback amplifier stage. The driver circuit 13 can be used as an ADSL driver circuit and, as can be seen from FIG. 4, is supplied with a supply voltage of V D = +12 volts and V ss = -12 volts. The driver circuit 13 has a non-inverting input 17 and an inverting input 18. The voltage supply takes place via supply voltage connections 19, 20. The driver circuit 13 also has a low-resistance signal output 21 with which large loads (ie small resistors) can be driven by current. The input stage 15 receives a current signal from the voltage current converter 14 and performs a current mirroring. For this purpose, the input stage 15 has two current mirror circuits 22, 23 which are constructed to be complementary to one another and which carry out a current mirroring in a ratio of 1: 1. The current mirror circuit 22 contains the transistors Tl, T2, T3 and the current mirror circuit 23, which has a complementary structure, contains the transistors Tl, T2,
T3. Die Ausgangsstufe 16 enthält zwei zueinander komplementär aufgebaute Treibertransistoren T5, T5. An den Kollektoranschlüssen der Treibertransistoren T5, T5 sind jeweils Transistoren T6, T7 bzw. T6, T7 kaskadenförmig als Emitter- folger angeschlossen. Die Emitterfolger dienen der Impedanzwandlung. Die Dioden Dl, Dl bzw. D2 , D2 dienen jeweils der Querstromeinstellung. Bei den Transistoren T3, T4 und T5 ist es notwendig, die n-dotierte Isolationswanne signalabhängig mitzuführen, da an ihren Kollektoranschlüssen die variable Signalspannung anliegt. Die n-dotierte Isolationswanne der übrigen PNP-Transistoren wird auf ein fixes Potential gelegt, da auch die Kollektoranschlüsse dieser Transistoren an festen Spannungspotentialen oder nur gering veränderlichen Spannungspotentialen anliegen. Dabei wird sichergestellt, dass das Potential der n-dotierten Isolationswanne potentialmäßig stets höher ist als das Potential des Kollektoranschlusses. Die n-dotierte Wanne des Transistors Tl und des Transistors T2 werden daher an die positive Versorgungsspannung VDD angeschlossen. Die n-dotierten Isolationswannen der als Emitter- folger verschalteten Transistoren T6 und T7 liegen am Massepotential an. Die n-dotierte Isolationswanne des Transistors T3 ist mit der Anode der Diode Dl verbunden, da diese schaltungsbedingt immer zwei Diodenschwellenspannungen höher liegt als das Potential des Kollektoranschlusses von T3. Die n- dotierte Isolationswanne des Transistors T4 ist mit der Kathode der Diode Dl verbunden.T3. The output stage 16 contains two driver transistors T5, T5 constructed complementarily to one another. Transistors T6, T7 and T6, T7 are connected in cascade form as emitter followers to the collector connections of driver transistors T5, T5. The emitter followers serve to convert the impedance. The diodes Dl, Dl and D2, D2 are used for cross-current setting. In the case of transistors T3, T4 and T5, it is necessary to carry the n-doped insulation well in a signal-dependent manner since the variable signal voltage is present at its collector connections. The n-doped insulation well of the other PNP transistors is set to a fixed potential, since the collector connections of these transistors are also connected to fixed voltage potentials or only slightly variable voltage potentials. This ensures that the potential of the n-doped insulation well is always higher than the potential of the collector connection. The n-doped well of the transistor T1 and the transistor T2 are therefore connected to the positive supply voltage V DD . The n-doped isolation wells of the transistors T6 and T7 connected as emitter followers are connected to the ground potential. The n-doped isolation well of the transistor T3 is connected to the anode of the diode Dl, since this is due to the circuitry always two diode threshold voltages higher than the potential of the collector connection of T3. The n-doped isolation well of transistor T4 is connected to the cathode of diode Dl.
Bei dem Treibertransistor T5 wird die erfindungsgemäße Nachführschaltung 2 zum Nachführen des Spannungspotentials der n- dotierten Isolationswanne eingesetzt. Hierzu ist der Isolationswannenanschluss I des Treibertransistors T5 über die An- steuerleitung 12 mit dem Ausgang 11 der erfindungsgemäßen Nachführschaltung 2 verbunden. Der Eingang 8 der Nachführschaltung 2 ist an den Signalausgang 21 der Treiberschaltung 13 angeschlossen und empfängt das um zwei Basisemitterspannungen ÜBE versetzte Kollektorausgangssignal Vc(t) des Trei- bertransistors T5.In the driver transistor T5, the tracking circuit 2 according to the invention is used to track the voltage potential of the n-doped insulation well. For this purpose, the isolation well connection I of the driver transistor T5 is connected via the control line 12 to the output 11 of the tracking circuit 2 according to the invention. The input 8 of the tracking circuit 2 is connected to the signal output 21 of the driver circuit 13 and receives the collector output signal V c (t) of the driver transistor T5 offset by two base emitter voltages Ü BE .
Die Nachführschaltung 2 führt das Spannungspotential der Isolationswanne des Treibertransistors T5 dem von dem Treiber- ,transistor T5 abgegebenen Kollektorausgangssignal Vc(t) nach. Dabei wird das Spannungspotential der Isolationswanne derart nachgeführt, dass die Spannungsdifferenz zwischen der von dem Transistor T5 abgegebenen Signalspannung Vc(t) und dem nachgeführten am Isolationswannenanschluss I anliegenden Spannungspotential niedriger ist als die vorgegebene Durchbruch- Spannung zwischen dem integrierten Transistor T5 und der Isolationswanne.The tracking circuit 2 tracks the voltage potential of the insulation well of the driver transistor T5 to the collector output signal V c (t) output by the driver transistor T5. The voltage potential of the insulation trough is adjusted in such a way that the voltage difference between the signal voltage V c (t) emitted by the transistor T5 and the voltage potential applied to the insulation trough connection I is lower than the predetermined breakdown voltage between the integrated transistor T5 and the insulation trough.
Die Nachführschaltung 2 enthält einen zu dem Treibertransistor 5 komplementär aufgebauten Nachführtransistor 24. Der Nachführtransistor 24 ist bei dem in Figur 4 dargestellten Beispiel ein NPN-Bipolartransistor. Dabei handelt es sich vorzugsweise um einen vertikal aufgebauten Bipolartransistor, der in einem BICMOS-Herstellungsprozess hergestellt wird. Der Nachführtransistor weist einen Basisanschluss 25, einen Emitteranschluss 26 und einen Kollektoranschluss 27 auf. Der Signaleingang 8 der Nachführschaltung 2 ist über einen ersten Widerstand 28 und eine Diode 29 an den Emitteranschluss 26 des Nachführtransistors 24 angeschlossen. Der Basisanschluss 25 des Nachführtransistors 24 liegt über eine Leitung 30 direkt an dem Anschluss 10 zum Anlegen eines Bezugspotentials an. Bei dem Bezugspotential handelt es sich vorzugsweise um das Massepotential GND, das in der Mitte zwischen den zweiten symmetrischen Versorgungsspannungen +VDD von 12 Volt und ~-Vss von -12 Volt liegt. Der Kollektoranschluss 27 des Nachführtransistors 24 ist über eine Leitung 31 an einen zweiten Widerstand 32 angeschlossen, der mit einem Anschluss an der po- sitiven Versorgungsspannung +VDD angeschlossen ist. Die Leitung 31 weist einen Verzweigungsknoten 33 auf, der über eine Leitung 34 mit dem Ausgang 11 der Nachführschaltung 2 verbunden ist.The tracking circuit 2 contains a tracking transistor 24 which is complementary to the driver transistor 5. The tracking transistor 24 is an NPN bipolar transistor in the example shown in FIG. This is preferably a vertically constructed bipolar transistor, which is manufactured in a BICMOS manufacturing process. The tracking transistor has a base connection 25, an emitter connection 26 and a collector connection 27. The signal input 8 of the tracking circuit 2 is connected via a first resistor 28 and a diode 29 to the emitter terminal 26 of the tracking transistor 24. The base connection 25 of the tracking transistor 24 is connected via a line 30 directly to the connection 10 for applying a reference potential. The reference potential is preferably the ground potential GND, which lies in the middle between the second symmetrical supply voltages + V DD of 12 volts and ~ -V ss of -12 volts. The collector connection 27 of the tracking transistor 24 is connected via a line 31 to a second resistor 32, which is connected with a connection to the positive supply voltage + V DD . The line 31 has a branch node 33 which is connected via a line 34 to the output 11 of the tracking circuit 2.
Figur 5 zeigt ein Zeitablaufdiagramm zur Erläuterung derFigure 5 shows a timing diagram to explain the
Funktionsweise der erfindungsgemäßen Nachführschaltung 2, wie sie in Figur 4 dargestellt ist. Man erkennt die positive Versorgungsspannung +VDD und die negative Versorgungsspannung - 'VSs von jeweils 12 Volt sowie das in der Mitte liegende Bezugspotential von 0 Volt. Unterhalb des Bezugspotentials GND liegt die Schaltschwelle der Nachführschaltung, die um zwei Basisemitterspannungen niedriger ist als das Bezugspotential GND, nämlich um die Basisemitterspannung des Nachführtransistors 24 und der als Transistor aufgebauten Diode 29. Das Ausgangssignal Vc(t) am Kollektor des Treibertransistors T5 ist ein durch die positive Versorgungsspannung VDD begrenztes sinusförmiges Signal, dessen obere Signalwellenkuppen gekappt sind. Das Signal am Eingang 8 der Nachführschaltung 2 liegt ebenfalls um zwei Basisemitterspannungen unterhalb des Kollektorausgangssignals des Treibertransistors T5. Bei den beiden Basisemitterspannungen handelt es sich um die Basisemitterspannungen ÜBE der beiden Transistoren Tβ, T7. Zu den Zeitpunkten tl, t2 schneidet das am Eingang 8 der Nachführschaltung 2 anliegende Spannungssignal die Schaltschwelle der Nachführschaltung 2. Bis zum Zeitpunkt tl und ab dem Zeitpunkt t2 liegt das Spannungspotential am Isolationswannenanschluss des Treibertransistors T5 über dem zweiten Widerstand 32 an der positiven Versorgungsspannung VDD an und ist konstant. Zwischen den Zeitpunkten tl, t2 wird das Spannungspotential an dem Isolationswannenanschluss I des Treibertransistors T5 um eine Spannung Δü' abgesenkt. Dabei gilt:Operation of the tracking circuit 2 according to the invention, as shown in Figure 4. You can see the positive supply voltage + V DD and the negative supply voltage - 'V S s of 12 volts as well as the reference potential of 0 volts in the middle. Below the reference potential GND is the switching threshold of the tracking circuit, which is two base emitter voltages lower than the reference potential GND, namely the base emitter voltage of the tracking transistor 24 and the diode 29 constructed as a transistor. The output signal V c (t) at the collector of the driver transistor T5 is a Sinusoidal signal limited by the positive supply voltage V DD , whose upper signal wave crests are cut. The signal at the input 8 of the tracking circuit 2 is also two base emitter voltages below the collector output signal of the driver transistor T5. The two base emitter voltages are the base emitter voltages Ü BE of the two transistors Tβ, T7. To the At times t1, t2, the voltage signal present at input 8 of tracking circuit 2 cuts the switching threshold of tracking circuit 2. Up to time t1 and from time t2, the voltage potential at the insulation well connection of driver transistor T5 is connected to positive supply voltage V DD via second resistor 32 and is constant. Between times t1, t2, the voltage potential at the insulation well connection I of the driver transistor T5 is lowered by a voltage Δü '. The following applies:
RR
ΔU' = ΔU - 32ΔU '= ΔU - 32
( :(:
R 28R 28
AU — V(cγt SET6 UBET7 + 2UBE AU - V (c γt SET6 U BET7 + 2U BE
wobei ΔU die Differenzspannung zwischen der Schaltschwelle S und der Signalspannung am Eingangsanschluss 8 der Nachführ- Schaltung 2 ist, UBET6 die Basisemitterpannung von Tβ, üBEτ7 die Basisemitterspannung von T7 und UBE die Basisemitterspannung des Nachführtransistors 24 bzw. der Diode 29 ist.where ΔU is the differential voltage between the switching threshold S and the signal voltage at the input terminal 8 of the tracking circuit 2, U BET6 is the base emitter voltage of Tβ, ü BE τ7 is the base emitter voltage of T7 and U BE is the base emitter voltage of the tracking transistor 24 or the diode 29.
Figur 5 zeigt ferner gestrichelt die obere Grenze, die der n- dotierte Isolationswannenbereich des Transistors T5 nicht ü- berschreiten darf. Das Minimum der oberen Grenzen ist gegeben durch:FIG. 5 also shows in dashed lines the upper limit which the n-doped isolation well region of the transistor T5 must not exceed. The minimum of the upper limits is given by:
Umin =VDD-VSS-UDA-2UBE (5)U min = V DD -V SS -U DA -2U BE (5)
Wie man aus Figur 5 erkennen kann, liegt das Potential am I- solationswannenanschluss I des Treibertransistors T5 stets unterhalb der oberen zulässigen Grenze.As can be seen from FIG. 5, the potential at the isolation well connection I of the driver transistor T5 is always below the upper permissible limit.
Für die Dimensionierung der beiden Widerstände 28, 32 gilt ferner:The following also applies to the dimensioning of the two resistors 28, 32:
min < — - < 1 (6) min <- - <1 (6)
ΔU R28 Bei typischen Werten ergibt sich somit:ΔU R 28 With typical values, this results in:
12V-(-12V)-18V-2-0, 7V _ 4,6 R12V - (- 12V) -18V-2-0, 7V _ 4.6 R
= 0,434<-^≤l (7) -(-12V)-2-0,7V " 10,6 R 28= 0.434 <- ^ ≤l (7) - (- 12V) -2-0.7V " 10.6 R 28
Die obere Grenze des Widerstandsverhältnisses R32:R28 = 1 stellt sicher, dass der Kollektor des Nachführtransistors 24 die Basisspannung des Nachführtransistors 24 am Basisanschluss 25 nicht unterschreitet, da sonst eine Sättigung des Nachführtransistors 24 auftreten würde.The upper limit of the resistance ratio R 32 : R 2 8 = 1 ensures that the collector of the tracking transistor 24 does not fall below the base voltage of the tracking transistor 24 at the base terminal 25, since otherwise the tracking transistor 24 would saturate.
Solange das signalabhängige Kollektorpotential des Treibertransistors T5 das Bezugspotential nicht unterschreitet, wird das Potential der n-dotierten Isolationswanne über den Wider- stand 32 im positiven Versorgungsspannungspotential gehalten. Unterschreitet das Kollektorpotential das Bezugspotential bzw. das Massepotential, öffnet der Nachführtransistor 24. Bei einem Widerstandsverhältnis Rι:R2 = 1 wird die negative Signalhalbwelle am Kollektoranschluss des Treibertransistors T5 potentialmäßig mit dem Betrag der positiven Versorgungsspannung VDD + 2UBE in positive Richtung verschoben. Es ist damit sichergestellt, dass das Potential an der n-dotierten Isolationswanne des Treibertransistors T5 stets kleiner alsAs long as the signal-dependent collector potential of the driver transistor T5 does not fall below the reference potential, the potential of the n-doped insulation well is kept in the positive supply voltage potential via the resistor 32. If the collector potential falls below the reference potential or the ground potential, the tracking transistor 24 opens. With a resistance ratio R 1: R 2 = 1, the negative signal half-wave at the collector connection of the driver transistor T5 is potentially shifted in the positive direction with the amount of the positive supply voltage V DD + 2U BE . This ensures that the potential at the n-doped insulation well of the driver transistor T5 is always less than
12 Volt ist und die Durchbruchspannung, die bei etwa 18 Volt liegt, niemals erreicht wird.Is 12 volts and the breakdown voltage, which is around 18 volts, is never reached.
Wie man aus Figur 4 erkennen kann, ist es mit der erfindungsgemäßen Nachführschaltung 2 möglich, eine Treiberschaltung 13 aufzubauen, die mit einer hohen Versorgungsspannung von 24 Volt (VDD, Vss) betrieben wird, wobei herkömmliche Treibertransistoren eingesetzt werden, die ohne die erfindungsgemäße Nachführschaltung 2 bei geringeren Versorgungsspannungen arbeiten müssten. Die in Figur 4 dargestellte TreiberschaltungAs can be seen from FIG. 4, it is possible with the tracking circuit 2 according to the invention to build a driver circuit 13 which is operated with a high supply voltage of 24 volts (V DD , V SS ), conventional driver transistors being used which do not have the invention Tracking circuit 2 would have to work at lower supply voltages. The driver circuit shown in Figure 4
13 ermöglicht der hohen Versorgungsspannung (VDD, Vss) ent- sprechende hohe Versorgungsspannungssignalhübe, wobei gleichzeitig die Transistoren mit herkömmlichen Standardherstel- lungsprozessen, beispielsweise mit einem BICMOS- Herstellungsprozess, herstellbar sind. Es ist so insbesondere möglich, ADSL-Treiberschaltungen bzw. Fullrate-ADSL- Linetreiber aufzubauen, die mit einer Versorgungsspannung von 24 Volt betrieben werden.13 enables high supply voltage signal swings corresponding to the high supply voltage (V DD , V ss ), while at the same time the transistors with conventional standard manufac Development processes, for example with a BICMOS manufacturing process. In particular, it is possible to set up ADSL driver circuits or full-rate ADSL line drivers that are operated with a supply voltage of 24 volts.
Die erfindungsgemäße Nachführschaltung 2 ist neben dem Einsatz für Bipolartransistoren beliebige integrierte Bauelemente einsetzbar, die in Isolationswannen eingebettet sind und deren DurchbruchsSpannung des Isolationswanne zum Substrat. Derartige Bauelemente sind unter anderem MOSFET-Transistoren und Wannenwiderstände. In addition to the use for bipolar transistors, the tracking circuit 2 according to the invention can be used for any integrated components which are embedded in insulation troughs and their breakdown voltage of the insulation trough to the substrate. Such components include MOSFET transistors and well resistors.
BezugszeichenlisteLIST OF REFERENCE NUMBERS
1 integrierter Transistor1 integrated transistor
2 Nachführschaltung 3 Emitteranschluss2 tracking circuit 3 emitter connection
4 Basisanschluss4 basic connection
5 Kollektoranschluss5 collector connection
6 Isolationswannenanschluss6 insulation tray connection
7 Leitung 8 Eingang der Nachführschaltung7 Line 8 input of the tracking circuit
9 Versorgungsspannungsanschluss 0 Bezugspotentialanschluss 1 Ausgang der Nachführschaltung 2 Nachführleitung 3 Treiberschaltung 4 Versorgungsstromwandler 5 Eingangsstufe 6 Ausgangsstufe 7 invertierender Eingang 8 invertierender Eingang 9 Versorgungsspannungsanschluss 0 Versorgungsspannungsanschluss 1 Signalausgang der Treiberschaltung 2, 23 Stromspiegelschaltungen 4 Nachführtransistor 5 Basisanschluss 6 Emitteranschluss 7 Kollektoranschluss 8 Widerstand 9 Diode 0 Leitung 1 Leitung 2 Widerstand 3 Knoten 4 Leitung 9 supply voltage connection 0 reference potential connection 1 output of the tracking circuit 2 tracking line 3 driver circuit 4 supply current transformer 5 input stage 6 output stage 7 inverting input 8 inverting input 9 supply voltage connection 0 supply voltage connection 1 signal output of the driver circuit 2, 23 current mirror circuits 4 tracking transistor 5 base connection 6 emitter connection 7 collector connection 8 resistor 9 diode 0 line 1 line 2 resistor 3 node 4 line

Claims

Patentansprüche claims
1. Nachführschaltung zur Nachführung des Spannungspotentials einer Isolationswanne zur Isolation eines in der Isolations- wanne eingebetteten integrierten Bauelements (1) ,1. tracking circuit for tracking the voltage potential of an insulation trough for isolating an integrated component (1) embedded in the insulation trough,
wobei das Spannungspotential der Isolationswanne in Abhängigkeit von einer von dem integrierten Bauelements (1) abgegebenen Signalspannung derart nachführbar ist, dass die Span- nungsdifferenz zwischen der abgegebenen Signalspannung und dem nachgeführten Spannungspotential niedriger ist als eine vorgegebenen Durchbruchspannung (UDA) zwischen dem integrierten Bauelement (1) und der Isolationswanne.The voltage potential of the insulation trough can be tracked as a function of a signal voltage output by the integrated component (1) in such a way that the voltage difference between the output signal voltage and the voltage potential tracked is lower than a predetermined breakdown voltage (U DA ) between the integrated component ( 1) and the insulation tray.
2. Nachführschaltung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass die Isolationswanne in das Substrat eingebettet ist.2. tracking circuit according to claim 1, d a d u r c h g e k e n n z e i c h n e t that the insulation trough is embedded in the substrate.
3. Nachführschaltung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, dass das Bauelement (1) ein integrierter Transistor, insbesondere ein integrierter Bipolartransistor ist.3. Tracking circuit according to claim 1 or 2, so that the component (1) is an integrated transistor, in particular an integrated bipolar transistor.
4. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass der integrierte Bipolartransistor (1) ein integrierter vertikaler Bipolartransistor ist.4. Tracking circuit according to one of the preceding claims, d a d u r c h g e k e n n z e i c h n e t that the integrated bipolar transistor (1) is an integrated vertical bipolar transistor.
5. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass der integrierte vertikale Bipolartransistor (1) einen ersten Dotierungsbereich als Emitteranschluss, einen zweiten Dotierungsbereich als Basisanschluss und einen dritten Dotierungsbereich als Kollektoranschluss aufweist, wobei der zweite Dotierungsbereich zwischen dem ersten und dritten Dotierungsbereich liegt und eine zu dem ersten und dem zweiten Dotierungsbereich umgekehrte Dotierung aufweist.5. tracking circuit according to one of the preceding claims, characterized in that the integrated vertical bipolar transistor (1) has a first doping region as an emitter connection, a second doping region as a base connection and a third doping region as a collector connection, wherein the second doping region lies between the first and third doping regions and has a doping inverse to the first and second doping regions.
6. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Isolationswanne den dritten Dotierungsbereich umschließt .6. Tracking circuit according to one of the preceding claims, d a d u r c h g e k e n n z e i c h n e t that the isolation trough encloses the third doping region.
7. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Durchbruchspannung (UDB) zwischen dem Substrat und der Isolationswanne höher ist als die Durchbruchspannung (üDA) zwischen dem dritten Dotierungsbereich des integrierten Bipolartransistors (1) und der Isolationswanne.7. tracking circuit according to one of the preceding claims, characterized in that the breakdown voltage (U DB ) between the substrate and the insulation well is higher than the breakdown voltage (ü DA ) between the third doping region of the integrated bipolar transistor (1) and the insulation well.
8. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Nachführschaltung einen Eingang (8) zum Empfang der von dem integrierten Transistor (1) abgegebenen Signalspannung und einen Ausgang (11) zum Anschluss an die Isolationswanne des integrierten Transistors (1) aufweist.8. tracking circuit according to one of the preceding claims, d a d u r c h g e k e n n z e i c h n e t that the tracking circuit has an input (8) for receiving the signal voltage emitted by the integrated transistor (1) and an output (11) for connection to the insulation well of the integrated transistor (1).
9. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Nachführschaltung (2) einen zu den integrierten Transistor (1) komplementär aufgebauten Nachführtransistor (24) aufweist.9. tracking circuit according to one of the preceding claims, that the tracking circuit (2) has a tracking transistor (24) constructed complementarily to the integrated transistor (1).
10. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass der Nachführtransistor (24) ein Bipolartransistor ist.10. tracking circuit according to one of the preceding claims, d a d u r c h g e k e n n z e i c h n e t that the tracking transistor (24) is a bipolar transistor.
11. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass der Nachführtransistor (24) einen Kollektoranschluss (27), der mit dem Ausgang (11) der Nachführschaltung (2) verbunden ist,11. tracking circuit according to one of the preceding claims, characterized in that the tracking transistor (24) a collector connection (27) which is connected to the output (11) of the tracking circuit (2),
einen Emitteranschluss (26), der mit dem Eingang (8) der Nachführschaltung (2) verbunden ist, und einen Basisanschluss (25), der an einem vorbestimmten Bezugspotential (GND) anliegt, besitzt.has an emitter connection (26) which is connected to the input (8) of the tracking circuit (2) and a base connection (25) which is present at a predetermined reference potential (GND).
12. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass ein erster Widerstand (28) zwischen dem Emitteranschluss (26) des Nachführtransistors (24) und dem Eingang (8) der Nachführschaltung (2) vorgesehen ist.12. Tracking circuit according to one of the preceding claims, that a first resistor (28) is provided between the emitter connection (26) of the tracking transistor (24) and the input (8) of the tracking circuit (2).
13. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass ein zweiter Widerstand (32) zwischen dem Kollektoranschluss (27) des Nachführtransistors (24) und einem Versorgungsspannungsanschluss (9) der Nachführschaltung (2) vorge- sehen ist.13. Tracking circuit according to one of the preceding claims, that a second resistor (32) is provided between the collector connection (27) of the tracking transistor (24) and a supply voltage connection (9) of the tracking circuit (2).
14. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass zwischen dem ersten Widerstand (28) und dem Emitteran- schluss (26) des Nachführtransistors (24) eine Diode (29) zur Erhöhung der Durchbruchspannung des Nachführtransistors (24) vorgesehenen ist.14. A tracking circuit according to one of the preceding claims, that a diode (29) is provided between the first resistor (28) and the emitter connection (26) of the tracking transistor (24) to increase the breakdown voltage of the tracking transistor (24).
15. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass der integrierte Transistor (1) in einem BICMOS- Herstellungsprozess hergestellt ist.15. Tracking circuit according to one of the preceding claims, that the integrated transistor (1) is produced in a BICMOS manufacturing process.
16. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass der integrierte Transistor (1) ein PNP-Bipolartransistor ist. 16. Tracking circuit according to one of the preceding claims, characterized in that the integrated transistor (1) is a PNP bipolar transistor.
17. Nachführschaltung nach einem der vorangehenden Ansprüche 1 bis 15, d a d u r c h g e k e n n z e i c h n e t, dass der integrierte Transistor (1) ein NPN-Bipolartransistor ist.17. Tracking circuit according to one of the preceding claims 1 to 15, d a d u r c h g e k e n n z e i c h n e t that the integrated transistor (1) is an NPN bipolar transistor.
18. Nachführschaltung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, dass der integrierte Transistor (1) ein MOSFET ist.18. Tracking circuit according to claim 1 or 2, d a d u r c h g e k e n n z e i c h n e t that the integrated transistor (1) is a MOSFET.
19. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Isolationswanne aus mehreren Schichten unterschied- licher Dotierungsstärke besteht.19. Tracking circuit according to one of the preceding claims, d a d u r c h g e k e n n z e i c h n e t that the isolation trough consists of several layers of different doping strength.
20. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass der integrierte Transistor (1) ein Treibertransistor (T5) einer ADSL-Treiberschaltung (13) ist.20. Tracking circuit according to one of the preceding claims, d a d u r c h g e k e n n z e i c h n e t that the integrated transistor (1) is a driver transistor (T5) of an ADSL driver circuit (13).
21. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, idass die Durchbruchspannung (UDÄ) zwischen dem integrierten Transistor (1) und der Isolationswanne etwa 18 Volt beträgt.21. Tracking circuit according to one of the preceding claims, characterized in that the breakdown voltage (U DÄ ) between the integrated transistor (1) and the insulation trough is approximately 18 volts.
22. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Durchbruchspannung (UDB) zwischen der Isolationswan- ne und dem Substrat etwa 30 Volt beträgt.22. Tracking circuit according to one of the preceding claims, characterized in that the breakdown voltage (U DB ) between the insulating tub and the substrate is about 30 volts.
23. Nachführschaltung nach einem der vorangehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass die Versorgungsspannung (VDD, Vss) etwa 24 Volt beträgt. 23. Tracking circuit according to one of the preceding claims, characterized in that the supply voltage (V DD , V ss ) is approximately 24 volts.
EP01969527A 2000-08-01 2001-07-26 Compensation circuit Withdrawn EP1305826A2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10037452A DE10037452B4 (en) 2000-08-01 2000-08-01 tracking circuit
DE10037452 2000-08-01
PCT/EP2001/008669 WO2002011199A2 (en) 2000-08-01 2001-07-26 Compensation circuit

Publications (1)

Publication Number Publication Date
EP1305826A2 true EP1305826A2 (en) 2003-05-02

Family

ID=7650950

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01969527A Withdrawn EP1305826A2 (en) 2000-08-01 2001-07-26 Compensation circuit

Country Status (5)

Country Link
US (1) US6800926B2 (en)
EP (1) EP1305826A2 (en)
JP (1) JP4037752B2 (en)
DE (1) DE10037452B4 (en)
WO (1) WO2002011199A2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10313948B4 (en) * 2003-03-27 2010-07-29 Infineon Technologies Ag Circuit with a Hall element, method for operating the same and method for producing the same
US20080128762A1 (en) * 2006-10-31 2008-06-05 Vora Madhukar B Junction isolated poly-silicon gate JFET
WO2016180756A1 (en) * 2015-05-11 2016-11-17 Robert Bosch Gmbh Contact-via-chain as corrosion detector

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59149046A (en) * 1983-02-15 1984-08-25 Matsushita Electric Ind Co Ltd Monolithic planar processed intergrated circuit
IT1232930B (en) * 1987-10-30 1992-03-10 Sgs Microelettronica Spa INTEGRATED STRUCTURE WITH ACTIVE AND PASSIVE COMPONENTS INCLUDED IN INSULATION BAGS OPERATING AT A VOLTAGE GREATER THAN THE BREAKING VOLTAGE BETWEEN EACH COMPONENT AND THE BAG CONTAINING IT
IT1239497B (en) * 1990-03-29 1993-11-03 Sgs Thomson Microelectronics CIRCUITARY ARRANGEMENT TO PREVENT GRAFTING PHENOMENA IN VERTICAL PNP TRANSISTORS WITH INSULATED COLLECTOR
US5039877A (en) * 1990-08-30 1991-08-13 Micron Technology, Inc. Low current substrate bias generator
IT1261880B (en) * 1992-02-17 1996-06-03 St Microelectronics Srl SUBSTRATE INSULATION DEVICE, IN PARTICULAR FOR INTEGRATED CIRCUITS
US5578862A (en) * 1992-12-30 1996-11-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit with layer for isolating elements in substrate
EP0621691B1 (en) * 1993-04-19 1997-12-29 Koninklijke Philips Electronics N.V. Complementary-signal BiCMOS line driver with low skew
EP0742590A3 (en) * 1995-05-11 1999-11-17 Harris Corporation Method and circuit for preventing forward bias of a parasitic diode in an integrated circuit
DE19518524C2 (en) * 1995-05-19 1997-03-20 Siemens Ag Circuit arrangement for reducing a minority carrier injection into a substrate
US5929506A (en) * 1996-12-06 1999-07-27 Texas Instrument Incorporated Isolated vertical PNP transistor and methods for making same in a digital BiCMOS process
US6498521B1 (en) * 2001-11-29 2002-12-24 Lsi Logic Corporation Dynamic supply control for line driver

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0211199A2 *

Also Published As

Publication number Publication date
DE10037452A1 (en) 2002-02-21
DE10037452B4 (en) 2006-07-27
WO2002011199A3 (en) 2002-06-27
US6800926B2 (en) 2004-10-05
JP4037752B2 (en) 2008-01-23
US20030183851A1 (en) 2003-10-02
WO2002011199A2 (en) 2002-02-07
JP2004505465A (en) 2004-02-19

Similar Documents

Publication Publication Date Title
DE3217512A1 (en) CIRCUIT ARRANGEMENT FOR LEVEL CONVERSION
EP0093996B1 (en) Level conversion circuitry
DE1964956A1 (en) Transmission stage, especially for shift registers
EP1305826A2 (en) Compensation circuit
DE19821906C1 (en) Clamping circuit
DE4325899C2 (en) MOS switching stage
DE10252624A1 (en) Circuit arrangement for operating LED(s) e.g. for motor vehicle, has reactants formed by resistance and capacitor connected into circuit between operating voltage and LED
DE10053374C2 (en) Bipolar comparator
EP0562354B1 (en) Integrated circuit device
DE10351511B4 (en) Semiconductor device with latching circuit
EP0748047A1 (en) Integrated buffer circuit
DE3615513A1 (en) DIGITAL-ANALOG CONVERTER FOR LOW VOLTAGE VALUES
EP0766163B1 (en) Circuit for generating a bias voltage
EP0651512A2 (en) Inverter stage
DE10006950C1 (en) Circuit arrangement for constant voltage and / or constant current generation
DE10340603B4 (en) Circuit arrangement and voltage regulation device with circuit arrangement
DE102005047001B3 (en) High frequency switching component for use in high frequency circuit, has two transistors, where serial connection of transistors is charge-coupled with one another, so that base region and collector emitter current are switched on and off
DE2630992C2 (en) Tunable microwave oscillator with mixer stage
DE102020119816A1 (en) ELECTROSTATIC DISCHARGE WITH INTERFERENCE COMPENSATION
DE10159473C2 (en) Semiconductor power circuitry
EP1164699A1 (en) Logic level converting circuit
DE102021111003A1 (en) DUAL MODE SUPPLY CIRCUIT AND METHOD
DE4310552C2 (en) Colpitts oscillator
EP0650258A2 (en) Driver circuit for producing a switching voltage
EP0875991A1 (en) Circuit arrangement for generating an electronically controlled resistor

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20030121

AK Designated contracting states

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

RBV Designated contracting states (corrected)

Designated state(s): FR GB

REG Reference to a national code

Ref country code: DE

Ref legal event code: 8566

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20080624