EP1214664A2 - Mehrere speicherbusse in einem multiprozessor-system - Google Patents

Mehrere speicherbusse in einem multiprozessor-system

Info

Publication number
EP1214664A2
EP1214664A2 EP00975783A EP00975783A EP1214664A2 EP 1214664 A2 EP1214664 A2 EP 1214664A2 EP 00975783 A EP00975783 A EP 00975783A EP 00975783 A EP00975783 A EP 00975783A EP 1214664 A2 EP1214664 A2 EP 1214664A2
Authority
EP
European Patent Office
Prior art keywords
memory
data
central
bus
working memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP00975783A
Other languages
English (en)
French (fr)
Inventor
Franz Hechfellner
Horst Kuske
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Solutions and Networks GmbH and Co KG
Original Assignee
Siemens AG
Nokia Siemens Networks GmbH and Co KG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Nokia Siemens Networks GmbH and Co KG, Siemens Corp filed Critical Siemens AG
Publication of EP1214664A2 publication Critical patent/EP1214664A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit

Definitions

  • the present invention relates to a data processing ⁇ device for processing data as described in the preamble of the appended claim 1.
  • a computer essentially consists of a central processing unit, the so-called CPU (Central Processing Unit), which is used to process the data. Furthermore, a computer consists of a central memory, input and output devices such as. B. keyboard and screen, and a bus system via which the individual components exchange data with each other. Computer systems that are subject to high demands in terms of processing speed, real-time processing of signals or multitasking often have two or more CPUs.
  • CPU Central Processing Unit
  • 1 shows a design variant of a computer with several CPU's.
  • the data exchange between the individual CPU's la ... ln and the central working memory 3 takes place via a bus 2, the so-called memory bus.
  • the input and output devices 4a, 4b have their own bus for data exchange with the central working memory, the so-called I / O bus (input / output bus) 5.
  • the data traffic between the central working memory 3 and the input and output devices 4a, 4b is controlled by an I / O controller 6.
  • the performance of a computer system can be, through the appropriation of faster, more powerful CPUs, fast ⁇ ren labor saving and improved by increasing the storage capacity.
  • a data bus e.g. B. the memory bus in a computer, consists of several such side-by-side lines. With their resistances, capacitors and inductors, these lines act like a low-pass filter at high data transmission rates, i. H. that data from a certain transfer rate can no longer be transferred properly.
  • T ASK of the present invention is a ⁇ ten kausvortechnische Since according to the preamble of the appended claim 1 beige ⁇ provide, is made possible in which an increase in the total transmission capacity between the CPU 's and the central memory.
  • the advantage of using two memory buses in accordance with the invention in a computer with two CPU's is that the rate of the data to be transferred is reduced with the same memory and CPU performance on the respective memory buses.
  • Another advantage is that the individual buses have smaller mechanical dimensions, since fewer components have to be connected to one another via the individual bus.
  • the smaller dimensions reduce the interfering influences of the capacitors, inductors and resistors, which means that a higher data transfer rate on the individual buses is possible.
  • the present invention is advantageously used in computer systems which have two or more CPUs, in particular when the individual CPUs are accommodated on different modules within a module frame are, where a single memory having large mechanical measurements from ⁇ .
  • the inventive division of the memory buses can expand b eliebig. Computer systems with three or more memory buses would thus be conceivable. But this division is only useful when a Zen ⁇ is connected traliser at each memory at least.
  • the existing central units are distributed as evenly as possible on the existing memory buses.
  • 1 shows a design variant of a computer with several CPU's.
  • FIG 2 shows the schematic structure of the data processing device according to the invention.
  • FIG. 3 shows a practical application example of the data processing device according to the invention.
  • the memory bus 2 used in the prior art was doubled to two memory buses 2a and 2b.
  • the transmission capacity is at least doubled. Characterized in that the individual buses 2a and 2b smaller Abmessun ⁇ gene to a single bus 2 with the same number of C PU's ha s b, the transmission capacity of the two buses 2a and 2b, a total of more than doubled.
  • the total transmission capacity of the memory bus can thus be expanded as desired when using any number of memory buses, provided the corresponding number of CPU's is ... ln.
  • a special device, the so-called memory controller 7, controls the data transmission between the central working memory 3 and the CPU's.
  • the addresses of the CPU's and information about them are stored in this memory controller 7 on which bus 2a, 2b the corresponding CPU la ... ln is located.
  • the memory controller 7 Since not all CPUs can access the central working memory 3 at the same time, the memory controller 7 also has the task of distributing the access rights of the CPU's la ... ln to the central working memory 3.
  • the present invention could be used in the so-called Coordination Processor (CP) from Siemens AG.
  • the Coordination Processor is used in telephone exchanges and has the task of controlling the exchange, including setting the switching network.
  • the switching matrix in turn, has the task of connecting two participants to one another in a very simplified manner.
  • this connection request is written into the central working memory 3 of the coordination processor; the central working memory 3 'serves for redundancy and always has the same content as the central working memory 3.
  • One of the processors la ... lh each of which is housed on a module in a module frame, reads a connection request from the central working memory 3 and executes it using the switching matrix.
  • the memory buses 2a and 2b like the central working memories 3 and 3 ', are likewise redundant and are designated 2a' and 2b 'in FIG. 3.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

Die vorliegende Erfindung betrifft eine Datenverarbeitungsvorrichtung zur Ein- und Ausgabe, zum Speichern und zum Verarbeiten von Daten mit einer ersten und einer zweiten Zentraleinheit (1a, 1b) zum Verarbeiten der Daten, einem zentralen Arbeitsspeicher (3) zum Speichern der Daten, einem ersten Speicherbus (2a) zum Übertragen von Daten zwischen dem zentralen Arbeitsspeicher (3) und der ersten Zentraleinheit (1a) und einem zweiten Speicherbus (2b) zum Übertragen von Daten zwischen dem zentralen Arbeitsspeicher (3) und der zweiten Zentraleinheit (1b).

Description

Beschreibung
Mehrere Speicherbusse in einem Multiprozessor-System
Die vorliegende Erfindung betrifft eine Datenverarbeitungs¬ vorrichtung zum Verarbeiten von Daten, wie sie im Oberbegriff des beigefügten Anspruches 1 beschrieben ist.
Datenverarbeitungsvorrichtungen (Computer) dienen zur Ein- und Ausgabe, Verarbeitung und Speicherung von Daten. Im Wesentlichen besteht ein Computer aus einer Zentraleinheit, der sog. CPU (Central Processing Unit), die zum Verarbeiten der Daten dient. Im Weiteren besteht ein Computer aus einem zentralen Arbeitsspeicher, Ein- und Ausgabegeräten wie z. B. Ta- statur und Bildschirm, und einem Bussystem, über das die einzelnen Komponenten untereinander Daten austauschen. Computersysteme, an die hohe Anforderungen bezüglich Verarbeitungsgeschwindigkeit, Echtzeitverarbeitung von Signalen oder Multitasking gestellt werden, verfügen oft über zwei oder mehr CPU's.
Anhand von Fig. 1 wird eine Aufbauvariante eines Computers mit mehreren CPU's gezeigt.
Wie in Fig. 1 gezeigt ist, findet der Datenaustausch zwischen den einzelnen CPU's la...ln und dem zentralen Arbeitsspeicher 3 über einen Bus 2, dem sog. Speicherbus, statt. Die Ein- und Ausgabegeräte 4a, 4b verfügen zum Datenaustausch mit dem zentralen Arbeitsspeicher über einen eigenen Bus, dem sog. I/O- Bus (Input/Output-Bus) 5. Der Datenverkehr zwischen dem zentralen Arbeitsspeicher 3 und den Ein- und Ausgabegeräten 4a, 4b wird von einem I/O-Controller 6 gesteuert.
Neben der gezeigten Struktur mit zwei Bussen, nämlich einem Speicher- und einem I/O-Bus, gibt es z. B. die weitere Variante, den Datenaustausch zwischen dem zentralem Arbeitsspei- eher, einer oder mehreren CPU's und den Ein- und Ausgabegerä¬ ten über einen gemeinsamen Datenbus ablaufen zu lassen.
Die Leistung eines Computersystems läßt sich, durch die Ver- wendung von schnelleren, leistungsfähigeren CPU's, schnelle¬ ren Arbeitsspeichern und durch die Erhöhung der Speicherkapazität verbessern.
Eine Leistungserhöhung hat zur Folge, daß die Datenübertra- gungsrate, d. h. die Menge der zu übertragenden Daten pro Zeiteinheit, zwischen den CPU's und dem zentralen Arbeitsspeicher steigt. Die Rate, mit der die Daten über den Speicherbus übertragen werden können, ist jedoch nicht in gleichem Maße steigerbar wie die Leistungsfähigkeit einer CPU oder eines Speicherbausteines. Die Ursache hierfür ist, daß jede Leitung mit einer bestimmten Länge einen Ohmschen Widerstand und eine Induktivität aufweist. Außerdem bilden mehrere, parallel nebeneinander geführte Leitungen Kapazitäten.
Ein Datenbus, wie z. B. der Speicherbus in einem Computer, besteht aus mehreren derartigen nebeneinander geführten Leitungen. Diese Leitungen wirken mit ihren Widerständen, Kapazitäten und Induktivitäten bei hohen Datenübertragungsraten wie ein Tiefpaßfilter, d. h. daß Daten ab einer bestimmten Übertragungsrate nicht mehr einwandfrei übertragen werden können.
Dieser nachteilige Effekt verstärkt sich mit steigender Leitungslänge. Die Leitungslänge ist jedoch unter anderem abhän- gig von der Anzahl der Bauelemente, die über einen Bus miteinander verbunden werden.
Durch neue, immer schnellere CPU's stößt man jedoch inzwischen an die Grenzen der Übertragungskapazität eines Spei- cherbusses, insbesondere in Computersystemen mit mehreren CPU' s . Die Aufgabe der vorliegenden Erfindung ist es somit, eine Da¬ tenverarbeitungsvorrichtung gemäß dem Oberbegriff des beige¬ fügten Anspruches 1 bereitzustellen, bei der eine Erhöhung der gesamten Übertragungskapazität zwischen den CPU' s und dem zentralen Arbeitsspeicher ermöglicht wird.
Diese Aufgabe wird durch eine Datenverarbeitungsvorrichtung mit den Merkmalen des beigefügten Anspruches 1 gelöst.
Der Vorteil der erfindungsgemäßen Verwendung von zwei Speicherbussen in einem Computer mit zwei CPU' s besteht darin, daß sich die Rate der zu übertragenden Daten bei gleicher Leistung von Speicher und CPU auf den jeweiligen Speicherbussen verringert.
Ein weiterer Vorteil besteht darin, daß die einzelnen Busse kleinere mechanische Abmessungen haben, da weniger Bauteile über den einzelnen Bus miteinander verbunden werden müssen. Durch die kleineren Abmessungen verringern sich die störenden Einflüsse der Kapazitäten, Induktivitäten und Widerstände, somit ist eine höhere Datenübertragungsrate auf den einzelnen Bussen möglich.
Die beschriebenen Vorteile führen dazu, daß sich die gesamte Datenübertragungsrate und somit die Verarbeitungsgeschwindigkeit der Daten, die sich im zentralen Arbeitsspeicher befinden, über die Übertragungskapazität eines Speicherbusses hinaus steigern läßt.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen 2 bis 6 angegeben.
Die vorliegende Erfindung findet vorteilhafterweise Einsatz in Computersystemen, die zwei oder mehr CPU's aufweisen, ins- besondere dann, wenn die einzelnen CPU's auf verschiedenen Baugruppen innerhalb eines Baugruppenrahmens untergebracht sind, wo ein einzelner Speicherbus zu große mechanische Ab¬ messungen aufweist.
Die erfindungsgemäße Aufteilung der Speicherbusse läßt sich beliebig erweitern. Denkbar wären somit Computersysteme mit drei oder mehr Speicherbussen. Diese Aufteilung ist aber nur dann sinnvoll, wenn an jedem Speicherbus mindestens eine Zen¬ traleinheit angeschlossen ist.
Um eine möglichst optimale Performance, d. h. Leistung des Gesamtsystems, zu erzielen, werden die vorhandenen Zentraleinheiten möglichst gleichmäßig auf die vorhandenen Spei- cherbusse verteilt.
Die vorliegende Erfindung wird nachfolgend anhand von bevorzugten Ausführungsbeispielen unter Bezug auf die beigefügten Zeichnungen näher erläutert.
Fig. 1 zeigt eine Aufbauvariante eines Computers mit mehreren CPU's.
Fig. 2 zeigt den schematischen Aufbau der erfindungsgemäßen Datenverarbeitungsvorrichtung .
Fig. 3 zeigt ein praktisches Anwendungsbeispiel der erfindungsgemäßen Datenverarbeitungsvorrichtung.
Wie in Fig. 2 gezeigt wird, wurde der beim Stand der Technik verwendete Speicherbus 2 (siehe auch Fig. 1) auf zwei Spei- cherbusse 2a und 2b verdoppelt.
Bei einer Aufteilung der zu übertragenden Datenmenge zwischen dem zentralen Arbeitsspeicher 3 und den CPU's la...ln wird auf diese Weise ein höherer Gesamtdurchsatz der Datenmenge über den Speicherbus erreicht. Gegenüber einem Bussystem mit nur einem Speicherbus 2 wird die Übertragungskapazität mindestens verdoppelt. Dadurch, daß die einzelnen Busse 2a und 2b kleinere Abmessun¬ gen gegenüber einem einzelnen Bus 2 bei gleicher Anzahl der CPU' s haben, wird die Übertragungskapazität der beiden Busse 2a und 2b insgesamt sogar mehr als verdoppelt.
Die gesamte Übertragungskapazität des Speicherbusses läßt sich somit bei der Verwendung von beliebig vielen Speicherbussen, die entsprechende Anzahl der CPU's la...ln vorausge- setzt, beliebig erweitern. Die Steuerung der Datenübertragung zwischen dem zentralen Arbeitsspeicher 3 und den CPU' s la...ln übernimmt eine spezielle Vorrichtung, der sog. Memory Controller 7. In diesem Memory Controller 7 sind die Adressen der CPU's la...ln und Informationen darüber gespeichert, auf welchem Bus 2a, 2b sich die entsprechende CPU la...ln befindet.
Da nicht alle CPU's la...ln gleichzeitig auf den zentralen Arbeitsspeicher 3 zugreifen können, hat der Memory Controller 7 auch die Aufgabe, Zugriffsberechtigungen der CPU's la...ln auf den zentralen Arbeitsspeicher 3 zu verteilen.
Nachfolgend wird unter Bezug auf die beigefügte Fig. 3 eine praktische Anwendung der vorliegenden Erfindung gezeigt.
Die vorliegende Erfindung könnte im sog. Coordination Proces- sor (CP) der Firma Siemens AG angewendet werden. Der Coordination Processor kommt in Fernsprechvermittlungsstellen zum Einsatz und hat die Aufgabe, die Vermittlungsstelle zu steu- ern, unter anderem die Einstellung des Koppelfelds (Switching Network) . Das Koppelfeld wiederum hat, sehr vereinfacht, die Aufgabe, zwei Teilnehmer miteinander zu verbinden.
Beim Verbindungswunsch eines Teilnehmers mit einem anderen Teilnehmer wird dieser Verbindungswunsch in den zentralen Arbeitsspeicher 3 des Coordination Processors geschrieben; der zentrale Arbeitsspeicher 3' dient zur Redundanz und hat immer den gleichen Inhalt wie der zentrale Arbeitsspeicher 3. Einer der Prozessoren la...lh, die jeweils auf einer Baugruppe in einem Baugruppenrahmen untergebracht sind, liest einen Verbindungswunsch aus dem zentralen Arbeitsspeicher 3 aus und führt ihn mit Hilfe des Koppelfeldes aus.
Die Speicherbusse 2a und 2b sind, wie die zentralen Arbeitsspeicher 3 und 3' , ebenfalls redundant vorhanden und in Fig. 3 mit 2a' und 2b' bezeichnet.

Claims

Patentansprüche
1. Datenverarbeitungsvorrichtung zur Ein- und Ausgabe, zum Speichern und zum Verarbeiten von Daten mit einer ersten und einer zweiten Zentraleinheit (la, lb) zum Verarbeiten der Daten, einem zentralen Arbeitsspeicher (3) zum Speichern der zu verarbeitenden Daten und einem ersten Speicherbus (2a) zur Datenübertragung zwischen dem zentralen Arbeitsspeicher (3) und der ersten Zentraleinheit (la) gekennzeichnet durch einen zweiten Speicherbus (2b) zur Datenübertragung zwischen dem zentralen Arbeitsspeicher (3) und der zweiten Zentralein- heit (lb) .
2. Datenverarbeitungsvorrichtung gemäß Anspruch 1 gekennzeichnet durch mehr als zwei Zentraleinheiten (la...ln).
3. Datenverarbeitungsvorrichtung gemäß Anspruch 1 oder 2 gekennzeichnet durch mehr als zwei Speicherbusse (2a, 2b) zur Datenübertragung zwischen den Zentraleinheiten (la...ln) und dem zentralen Ar- beitsspeicher (3) .
4. Datenverarbeitungsvorrichtung gemäß Anspruch 1, 2 oder 3 dadurch gekennzeichnet, daß jeder Speicherbus (2a, 2b) mit einer Zentraleinheit (la...ln) verbunden ist.
5. Datenverarbeitungsvorrichtung gemäß einem der Ansprüche 1 bis 4 dadurch gekennzeichnet, daß jeder Speicherbus (2a, 2b) mit mehr als einer Zentraleinheit (la...ln) verbunden ist.
6. Datenverarbeitungsvorrichtung gemäß einem der Ansprüche 1 bis 5 gekennzeichnet durch eine gleichmäßige Verteilung der Zentraleinheiten (la...ln) auf die Speicherbusse (2a, 2b) .
EP00975783A 1999-09-21 2000-09-21 Mehrere speicherbusse in einem multiprozessor-system Withdrawn EP1214664A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19945142 1999-09-21
DE19945142 1999-09-21
PCT/DE2000/003298 WO2001022250A2 (de) 1999-09-21 2000-09-21 Mehrere speicherbusse in einem multiprozessor-system

Publications (1)

Publication Number Publication Date
EP1214664A2 true EP1214664A2 (de) 2002-06-19

Family

ID=7922726

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00975783A Withdrawn EP1214664A2 (de) 1999-09-21 2000-09-21 Mehrere speicherbusse in einem multiprozessor-system

Country Status (2)

Country Link
EP (1) EP1214664A2 (de)
WO (1) WO2001022250A2 (de)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175841A (en) * 1987-03-13 1992-12-29 Texas Instruments Incorporated Data processing device with multiple on-chip memory buses
US5860120A (en) * 1996-12-09 1999-01-12 Intel Corporation Directory-based coherency system using two bits to maintain coherency on a dual ported memory system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0122250A3 *

Also Published As

Publication number Publication date
WO2001022250A3 (de) 2002-03-21
WO2001022250A2 (de) 2001-03-29

Similar Documents

Publication Publication Date Title
DE69919137T2 (de) Datenspeichersystem
DE68928530T2 (de) Modulare Kreuzschienenzwischenverbindungen in einem digitalen Rechner
DE3728805C2 (de)
DE10208598B4 (de) USB-Steuerschaltung mit automatischer Leitweg-Schaltfunktion
DE68924109T2 (de) Verfahren und System für die Überwachung der Anzahl von freien Puffern.
DE69828890T2 (de) Konfigurierbare speichersteuerungsvorrichtung und verfahren hierfür
DE102007034120A1 (de) System und Verfahren zum Verbinden einer Prozessoreinheit mit einer Speichereinheit
WO1996016366A1 (de) Anordnung mit master- und slave-einheiten
EP0075893B1 (de) Schaltungsanordnung zum Ausrichten von Speicheroperanden für dezimale und logische Befehle
DE69719123T2 (de) System zur Datenverarbeitung und -kommunikation mit PCI-Hochdurchsatzbus
DE602004005820T2 (de) Prozessorarray
EP0009625B1 (de) Datentransferschalter mit assoziativer Adressauswahl in einem virtuellen Speicher
EP0141332A2 (de) Mehrfachbusanordnung für die Verbindung von Prozessoren und Speichern in einem Mehrprozessorsystem
EP1214664A2 (de) Mehrere speicherbusse in einem multiprozessor-system
DE69312174T2 (de) Gerät zur Verwaltung von Zugriffspriorität zu gemeinsamen Betriebsmitteln von unter einer Vielzahl von lokalen Einheiten verteilten Funktionsmodulen, von denen jede eine lokale "Daisy-Chain"-Schaltung formt
DE69622315T2 (de) Digitaler Signalprozessor
DE4408695C1 (de) Mehrtorige Datenspeicheranordnung und Verfahren zum Betrieb derselben
EP0587918B1 (de) Multiprozessorsystem mit Cache-Speichern
DE69322610T2 (de) Massenspeichersubsystem
EP0719060B1 (de) Steuerungssystem für Telekommunikations-Anlagen
DE102005010931A1 (de) Mehrtordirektzugriffsspeicher
DE3715291C2 (de) Schaltungsanordnung zur Erweiterung der Anschlußmöglichkeiten für mit einer zentralen Steuereinrichtung zusammenarbeitende periphere Einheiten
EP1204929B1 (de) Multiprozessor-system
DE2252380C3 (de) Datenverarbeitungsanordnung
EP1248202B1 (de) Bussystem

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20020312

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

RBV Designated contracting states (corrected)

Designated state(s): DE ES GB IT

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: NOKIA SIEMENS NETWORKS GMBH & CO. KG

RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: NOKIA SIEMENS NETWORKS S.P.A.

17Q First examination report despatched

Effective date: 20071112

RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: NOKIA SIEMENS NETWORKS GMBH & CO. KG

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20080326