EP1166325A1 - Verfahren zur durchführung eines plasmaätzprozesses - Google Patents

Verfahren zur durchführung eines plasmaätzprozesses

Info

Publication number
EP1166325A1
EP1166325A1 EP01909536A EP01909536A EP1166325A1 EP 1166325 A1 EP1166325 A1 EP 1166325A1 EP 01909536 A EP01909536 A EP 01909536A EP 01909536 A EP01909536 A EP 01909536A EP 1166325 A1 EP1166325 A1 EP 1166325A1
Authority
EP
European Patent Office
Prior art keywords
mask
etching
etching process
mask layer
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01909536A
Other languages
English (en)
French (fr)
Inventor
Manfred Engelhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1166325A1 publication Critical patent/EP1166325A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H10P74/238—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection or in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge

Definitions

  • the present invention relates to a method for carrying out a plasma etching process with controllable removal of material using a mask layer.
  • Point of the layer structure or when reaching a designated etching depth It may happen that adequate optical endpoint detection is not possible via the plasma emission generated by the etched products. It can also happen that a change in the consumption of optically emitting etching species (etching agents used in the plasma) cannot be observed, in particular if the surface to be structured by means of the etching is very small on a semiconductor wafer (for example when etching hole structures with a small amount) Diameter) and in the case of etching of so-called recesses. In the case of such etchings, the duration of the etching process is usually specified; after the specified time has elapsed, taking into account a certain duration for the necessary overetch, the etching process is interrupted. However, this means that it is not possible to control the etching depth actually achieved during the etching process.
  • the object of the present invention is to provide a method for carrying out a plasma etching process with a controllable etching depth, which can also be carried out for the material to be structured without optical end point recognition. This object is achieved with the method having the features of claim 1. Refinements result from the dependent claims.
  • a hard mask for plasma etching is used, which is completely removed at least in regions during the etching process (consumable mask).
  • a mask which is applied to the surface to be etched, is produced from a material which is removed at a known rate in the plasma etching process provided.
  • the thickness of the mask layer is selected so that it can be calculated in advance how much of the semiconductor material that is actually to be etched, the etching rate of which is also known, is removed until the material of the mask is completely removed, at least in some areas. It is therefore sufficient to compare the etching rates of the material of the mask and the semiconductor material to be removed in order to be able to determine the ratio of the required layer thickness of the mask layer to the etching depth in the semiconductor material.
  • the depth of the etching attack in the semiconductor material to be removed can be determined very precisely by determining when the mask layer has been completely removed, at least in some areas. Certain fluctuations in the thickness of the mask layer can be taken into account, which lead to the fact that
  • FIGS. 1 to 3 cross sections of an upper side of a semiconductor body 1 into which etching is to be carried out are shown after various phases of the method in order to clarify the method according to the invention.
  • FIG. 1 on a top 5 of a semiconductor body 1 to be etched, the mask 2 dimensioned according to the invention, which leaves an area 3 of the surface 5 free, is shown in FIG which the etchant should attack.
  • this section is shown corresponding to Figure 1 after about half the etching time.
  • the mask 20 is only approximately half its thickness, while the material of the semiconductor body 1 has already been partially etched out in order to form a trench 4 or a hole or the like. Material of the semiconductor body 1 is further removed from the bottom 30 of this trench.
  • FIG. 3 shows this cross section after the end of the etching process with which the desired trench 40 was produced.
  • the mask is now completely removed, so that the top 5 of the semiconductor body 1, which was covered by the mask, is now exposed.
  • the depth of the trench 40 is determined by the selectivity of the etching of the semiconductor material with respect to the material of the mask.
  • the ratio of the etching depth in the semiconductor body 1 to the thickness of the mask layer is the same
  • Ratio of the etch rate in the semiconductor material to the etch rate in the material of the mask is a ratio of the etch rate in the semiconductor material to the etch rate in the material of the mask.
  • the end point of the etching can be detected in various ways. For example, an optical check of the optical emission of the removed material of the mask layer in the plasma is possible.
  • the so-called soap-bias voltage on the etched wafer which is characteristic of the plasma etching process, changes during the etching. This change can be caused by a change in the capacitance of the plasma over the wafer, which in the plasma system represents an electrode to which a direct voltage is applied, or by a change in the impedance of the plasma.
  • the optical reflection of the wafer surface can be measured directly, for example by means of laser interferometry, and the extent to which the mask layer has already been removed from the surface of the wafer can thus be determined.
  • the method according to the invention therefore offers an expedient possibility for automatic end point detection of plasma etchings, in which end point detection by means of optical emission from the plasma is not possible using conventional methods.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

Es wird eine Hartmaske verwendet, die während des Ätzprozesses mit bekannter Rate abgetragen wird (consumable mask) und die anfangs so dick hergestellt wird, dass auf Grund eines Vergleichs der Ätzraten des Materials der Maske und des zu ätzenden Halbleitermateriales die Ätztiefe in dem Halbleitermaterial wie beabsichtigt festgelegt wird.

Description

Beschreibung
Verfahren zur Durchführung eines Plasmaätzprozesses
Die vorliegende Erfindung betrifft ein Verfahren zur Durchführung eines Plasmaätzprozesses mit kontrollierbarer Abtragung von Material unter Verwendung einer Maskenschicht .
Wenn mittels eines Plasmaätzprozesses Halbleitermaterial bei der Herstellung von Halbleiterbauelementen auf einem Halbleiterkörper oder einer Halbleiterschichtstruktur abgetragen wird, ist es erforderlich, den vorgesehenen Endpunkt der Ätzung zu erkennen. In der Regel ist es nämlich nicht zulässig, die zu ätzenden Strukturen in einer beliebigen Ätztiefe her- zustellen. Der Ätzprozeß muß vielmehr an einer vorgesehenen
Stelle der Schichtstruktur oder beim Erreichen einer vorgesehenen Ätztiefe abgebrochen werden. Es kann vorkommen, daß keine ausreichende optische Endpunkterkennung über die von den Ätzprodukten erzeugte Plasmaemission möglich ist. Es kann ferner vorkommen, daß eine Änderung im Verbrauch optisch emittierender Ätzspezies (im Plasma verwendeter Ätzmittel) nicht beobachtbar ist, insbesondere dann, wenn die mittels der Ätzung zu strukturierende Oberfläche auf einem Halblei- terwafer sehr klein ist (z.B. beim Ätzen von Lochstrukturen mit geringem Durchmesser) sowie bei Ätzungen sogenannter Re- cesses. Bei derartigen Ätzungen wird üblicherweise die Dauer des Ätzprozesses festgelegt; nach Verstreichen der vorgegebenen Zeit, unter Berücksichtigung einer gewissen Dauer für das erforderliche Überätzen (overetch) , wird der Ätzprozeß abge- brochen. Damit ist aber keine Kontrolle der tatsächlich erreichten Ätztiefe während des Ätzprozesses möglich.
Aufgabe der vorliegenden Erfindung ist, ein Verfahren zur Durchführung eines Plasmaätzprozesses mit kontrollierbarer Ätztiefe anzugeben, das auch ohne optische Endpunkterkennung für das zu strukturierende Material durchführbar ist . Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Bei dem erfindungsgemäßen Verfahren wird eine Hartmaske zur Plasmaätzung verwendet, die während des Ätzprozesses zumindest bereichsweise vollständig abgetragen wird (consumable mask) . Eine solche auf die zu ätzende Oberfläche aufgebrachte Maske wird aus einem Material hergestellt, das in dem vorge- sehenen Plasmaätzprozeß mit einer bekannten Rate abgetragen wird. Die Dicke der Maskenschicht wird dabei so gewählt, daß vorausberechnet werden kann, wieviel von dem eigentlich abzuätzenden Halbleitermaterial, dessen Ätzrate ebenfalls bekannt ist, abgetragen wird, bis das Material der Maske zumindest bereichsweise vollständig abgetragen ist. Es genügt daher ein Vergleich der Ätzraten des Materials der Maske und des abzutragenden Halbleitermateriales, um das Verhältnis der erforderlichen Schichtdicke der Maskenschicht zu der Ätztiefe in dem Halbleitermaterial bestimmen zu können. Wird die Masken- schicht in einer erforderlichen Dicke aufgebracht, dann ist die Tiefe des Ätzangriffes in dem abzutragenden Halbleitermaterial sehr genau bestimmbar, indem festgestellt wird, wann die Maskenschicht zumindest bereichsweise vollständig abgetragen ist. Dabei können bestimmte Dickeschwankungen der Mas- kenschicht berücksichtigt werden, die dazu führen, daß bei
Verwendung einer nahezu ganzflächigen Maskenschicht das Material der Maske nicht gleichzeitig überall vollständig abgetragen wird.
In den Figuren 1 bis 3 sind zur Verdeutlichung des erfindungsgemäßen Verfahrens Querschnitte einer Oberseite eines Halbleiterkörpers 1, in die geätzt werden soll, nach verschiedenen Phasen des Verfahrens dargestellt.
In Figur 1 befindet sich auf einer zu ätzenden Oberseite 5 eines Halbleiterkörpers 1 die erfindungsgemäß dimensionierte Maske 2, die einen Bereich 3 der Oberfläche 5 frei läßt, in dem das Ätzmittel angreifen soll. In Figur 2 ist dieser Ausschnitt entsprechend Figur 1 nach etwa der halben Ätzdauer dargestellt. Die Maske 20 ist nur noch etwa zur Hälfte ihrer Dicke vorhanden, während das Material des Halbleiterkörpers 1 bereits teilweise ausgeätzt ist, um einen Graben 4 oder ein Loch oder dergleichen zu bilden. Von dem Boden 30 dieses Grabens wird weiter Material des Halbleiterkörpers 1 abgetragen. Figur 3 zeigt diesen Querschnitt nach Beendigung des Ätzprozesses, mit dem der gewünschte Graben 40 hergestellt wurde. Die Maske ist jetzt vollständig abgetragen, so daß die Oberseite 5 des Halbleiterkörpers 1, die von der Maske bedeckt war, jetzt frei liegt. Dabei soll nicht ausgeschlossen sein, daß noch einzelne inselartige Bereiche der Maske auf dieser Oberseite 5 verblieben sind. Wesentlich für das erfindungsge- mäße Verfahren ist jedenfalls, daß zumindest bereichsweise die vollständige Abtragung der Maske festgestellt werden kann. Die Tiefe des Grabens 40 wird durch die Selektivität der Ätzung des Halbleitermateriales bezüglich des Materials der Maske bestimmt. Das Verhältnis der Ätztiefe in dem Halb- leiterkörper 1 zu der Dicke der Maskenschicht ist gleich dem
Verhältnis der Ätzrate in dem Halbleitermaterial zu der Ätzrate in dem Material der Maske.
Der Endpunkt der Ätzung kann auf verschiedene Weise detek- tiert werden. Zum Beispiel ist eine optische Überprüfung der optischen Emission des abgetragenen Materials der Maskenschicht im Plasma möglich. Außerdem ändert sich während des Ätzens die sogenannte Seif-Bias-Spannung an dem geätzten Wa- fer, die für den Plasmaätzprozeß charakteristisch ist. Diese Änderung kann hervorgerufen werden durch eine Kapazitätsänderung des Plasmas über dem Wafer, der in der Plasmaanlage eine mit einer Gleichspannung beaufschlagte Elektrode darstellt, oder durch eine Änderung der Impedanz des Plasmas . Außerdem kann direkt die optische Reflexion der Waferoberflache z.B. mittels Laserinterferometrie gemessen und damit das Ausmaß bestimmt werden, in dem die Maskenschicht von der Oberfläche des Wafers bereits entfernt ist. Das erfindungsgemäße Verfahren bietet daher eine zweckmäßige Möglichkeit zur automatischen Endpunkterkennung von Plasmaätzungen, bei denen mit herkömmlichen Methoden eine Endpunkter- kennung mittels optischer Emission aus dem Plasma nicht möglich ist.

Claims

Patentansprüche
1. Verfahren zur Durchführung eines Plasmaätzprozesses, bei dem eine Maskenschicht (2) mit Öffnungen (3) verwendet wird, d a d u r c h g e k e n n z e i c h n e t, daß - die Maskenschicht (2) aus einem Material hergestellt wird, das in dem vorgesehenen Plasmaätzprozeß mit bekannter Rate abgetragen wird, und - die Maskenschicht so dick hergestellt wird, daß sie zumindest bereichsweise vollständig abgetragen ist, wenn ein zu ätzendes Material in einem vorgesehenen Ausmaß entfernt worden ist.
2. Verfahren nach Anspruch 1, bei dem eine optischen Emission des Materiales der Maskenschicht im Plasma detektiert wird und dadurch bestimmt wird, ob das zu ätzende Material in dem vorgesehenen Ausmaß entfernt worden ist .
3. Verfahren nach Anspruch 1 , bei dem eine Änderung einer für den Plasmaätzprozeß charakteristischen Seif-Bias-Spannung detektiert wird und dadurch bestimmt wird, ob das zu ätzende Material in dem vorgesehenen Ausmaß entfernt worden ist.
4. Verfahren nach Anspruch 1 , bei dem eine optische Reflexion der Maskenschicht gemessen wird und dadurch bestimmt wird, ob das zu ätzende Material in dem vorgesehenen Ausmaß entfernt worden ist.
EP01909536A 2000-02-02 2001-01-26 Verfahren zur durchführung eines plasmaätzprozesses Withdrawn EP1166325A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10004391A DE10004391C2 (de) 2000-02-02 2000-02-02 Verfahren zur Durchführung eines Plasmaätzprozesses
DE10004391 2000-02-02
PCT/DE2001/000334 WO2001057911A1 (de) 2000-02-02 2001-01-26 Verfahren zur durchführung eines plasmaätzprozesses

Publications (1)

Publication Number Publication Date
EP1166325A1 true EP1166325A1 (de) 2002-01-02

Family

ID=7629477

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01909536A Withdrawn EP1166325A1 (de) 2000-02-02 2001-01-26 Verfahren zur durchführung eines plasmaätzprozesses

Country Status (6)

Country Link
US (1) US20020094692A1 (de)
EP (1) EP1166325A1 (de)
JP (1) JP2003522411A (de)
KR (1) KR100420869B1 (de)
DE (1) DE10004391C2 (de)
WO (1) WO2001057911A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5552776B2 (ja) * 2009-08-31 2014-07-16 大日本印刷株式会社 ナノインプリント用モールドの製造方法と検査方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4457820A (en) * 1981-12-24 1984-07-03 International Business Machines Corporation Two step plasma etching
US5877032A (en) * 1995-10-12 1999-03-02 Lucent Technologies Inc. Process for device fabrication in which the plasma etch is controlled by monitoring optical emission
JPH08193271A (ja) * 1995-01-13 1996-07-30 Aneruba Kk その場クリーニング処理後の予備的処理完了点検出装置および完了点検出法
DE19728474A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Elektrodenanordnung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0157911A1 *

Also Published As

Publication number Publication date
US20020094692A1 (en) 2002-07-18
DE10004391C2 (de) 2002-05-16
JP2003522411A (ja) 2003-07-22
DE10004391A1 (de) 2001-08-16
WO2001057911A1 (de) 2001-08-09
KR20010112385A (ko) 2001-12-20
KR100420869B1 (ko) 2004-03-02

Similar Documents

Publication Publication Date Title
DE69119871T2 (de) Verfahren zum Ätzen von Schichten mit vorgegebener Tiefe in integrierten Schaltungen
DE10005804B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, sowie durch dieses Verfahren hergestellter Halbleitersensor für eine physikalische Grösse
DE3118834A1 (de) Verfahren zum bestimmen des endpunktes eines physikalischen aetzprozesses und vorrichtung zur durchfuehrung des verfahrens
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
EP0459137A2 (de) Vorrichtung zur Beschichtung von Substraten
DE19520768B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE69904826T2 (de) Ionenergiedämpfung
DE4324325A1 (de) Verfahren zur Herstellung eines Bauelementes und optisches Bauelement
DE3151630A1 (de) Feuchtigkeitsfuehler und verfahren zu seiner herstellung
EP0298274A1 (de) Verfahren zum Strukturieren einer Kupfer- und/oder Permalloyschicht mittels Trockenätzen
DE10224137A1 (de) Ätzgas und Verfahren zum Trockenätzen
DE102011102324A1 (de) Strömungsrateerfassungsvorrichtung
DE2504500A1 (de) Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind
EP1166325A1 (de) Verfahren zur durchführung eines plasmaätzprozesses
EP1042794A1 (de) Verfahren zur herstellung einer porösen schicht mit hilfe eines elektrochemischen ätzprozesses
EP0250611B1 (de) Verfahren zum Entfernen einer strukturierten Maskierungsschicht
DE10326734A1 (de) Diamantfräswerkzeug und dessen Verwendung
EP0996147A1 (de) Verfahren zum Herstellen eines Halbleiterchips durch anodischer Oxidation
EP3217428B1 (de) Mehrfachsubstrat sowie verfahren zu dessen herstellung
DE102011078520A1 (de) Verfahren zum Herstellen einer Drehanode
DE10242629B4 (de) Herstellungsverfahren für eine Halbleiterstruktur mit einem teilweise gefüllten Graben
DE10333995B4 (de) Verfahren zum Ätzen eines Halbleitermaterials
DE102004059965A1 (de) Dünnschichtresonator und Verfahren zur Herstellung eines Vielschichtbauelements
DE19929776A1 (de) Verfahren zur Herstellung eines Geräts
DE102007016135A1 (de) Verfahren zur Strukturiering eines Substratmaterials und eines mikromechanischen Bauelements

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20010913

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

RBV Designated contracting states (corrected)

Designated state(s): DE FR GB IE IT

18W Application withdrawn

Effective date: 20040504