EP1145316A2 - Power semiconductor module - Google Patents

Power semiconductor module

Info

Publication number
EP1145316A2
EP1145316A2 EP00982969A EP00982969A EP1145316A2 EP 1145316 A2 EP1145316 A2 EP 1145316A2 EP 00982969 A EP00982969 A EP 00982969A EP 00982969 A EP00982969 A EP 00982969A EP 1145316 A2 EP1145316 A2 EP 1145316A2
Authority
EP
European Patent Office
Prior art keywords
power semiconductor
semiconductor module
carrier substrates
module according
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP00982969A
Other languages
German (de)
French (fr)
Other versions
EP1145316A3 (en
Inventor
Kuno Wolf
Gerhard Koelle
Juergen Zaremba
Wolfgang Jacob
Alexander Wallrauch
Christoph Ruf
Ralf Schmid
Peter Urbach
Bernd Bireckoven
Hans-Reiner Krauss
Dirk Scholz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP1145316A2 publication Critical patent/EP1145316A2/en
Publication of EP1145316A3 publication Critical patent/EP1145316A3/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the power semiconductor module includes
  • the invention relates to a power semiconductor module with the features specified in the preamble of independent claim 1.
  • Such a power semiconductor module has become known, for example, from WO 98/15005 and has a plurality of semiconductor components which are electrically connected on the upper side to a conductor level of a first carrier substrate and on the underside to a conductor level of a second carrier substrate.
  • the stack formed from the two carrier substrates and the semiconductor components arranged therebetween can be expanded by superimposing further carrier substrates, a layer with semiconductor components being provided between each two carrier substrates.
  • a metal plate which serves as a heat sink, is arranged on at least one of the two outer carrier substrates.
  • the arrangement formed from the stack and the heat sink must be used in a hermetically sealed housing part.
  • the disadvantage here is that the heat first flows to the heat sink and can only then reach the outside through a housing wall.
  • the heat sink is provided as a housing wall, for example as a metallic housing floor, there are major problems with the hermetic sealing of the housing. Since the heat sink must be quite large in order to achieve efficient cooling, an overall bulky structure must be hermetically encapsulated, the design of the housing depending on the size of the heat sink or heat sink used. The heat sink in the encapsulated housing can no longer be changed, so that a flexible adaptation of the heat sink to the type and number of heat-generating semiconductor components is not possible.
  • cooling channels must be introduced into the cooling body in a complex manner, through which a cooling liquid flows. Since the cooling channels are formed on the heat sink located in the interior of the housing, considerable effort has to be expended in order to allow the coolant to be supplied and discharged into the hermetically sealed housing.
  • the respective top and bottom carrier substrate of the stack also forms an upper and lower housing wall of the power semiconductor module and the heat generated by the semiconductor components is dissipated to the outer carrier substrates, it is achieved that the heat from the outer carrier substrates directly to those surrounding the housing part Outside space can be delivered and is not derived within the housing part on a heat sink.
  • the housing seteil advantageously comprises the upper and lower housing wall formed from the outer carrier substrates and a circumferential wall forming the four side walls of the housing part, which is attached to the carrier substrates. In this way, a hermetically sealed and extremely compact structure can be easily realized, which also enables very efficient heat dissipation to the housing environment.
  • the power semiconductor module according to the invention can be used without a complex design of cooling channels and without changing the housing structure m a cooling medium flowing around or can be contacted with a heat sink.
  • the heat dissipated to the outer carrier substrates is advantageously given off directly to the respectively preferred heat sink. Due to the diverse and flexible possible uses, the power semiconductor module according to the invention offers considerable advantages over the solutions known in the prior art.
  • Semiconductor component arranged carrier substrate is produced by soldering, a particularly rapid dissipation of the heat in the stack is made possible on the outer carrier substrates.
  • the heat dissipation can be improved further in that the spaces between the stacked carrier substrates are completely filled with a flowable, curable and heat-conducting medium.
  • the flowable, curable and heat-conducting medium can advantageously be applied at the same time to the end faces of the carrier substrates that run perpendicular to the main surfaces of the carrier substrates in such a way that the flowable, hardenable medium forms the peripheral wall. In this way, an additional manufacturing step for fixing the wall on the stack can be avoided.
  • a capillary flowable adhesive can advantageously be used as the flowable, curable and heat-conducting medium.
  • the flowable, curable and heat-conducting medium consists of injection molding compound.
  • the stack consisting of the carrier substrates and the semiconductor components can then be produced, for example, in an injection molding process or by transfer molding.
  • the connections of the power semiconductor module are advantageously formed by contact elements which are each electrically contacted with a conductor track arranged on a carrier substrate and are led out laterally from the gaps between the carrier substrates and are led outwards through the surrounding wall from the housing part.
  • the circumferential wall consists of an electrically conductive material, for example insulating bushings can be provided for the contact elements.
  • the insulating bushings can be introduced, for example, as glass bushings in a recess in the circumferential wall.
  • the circumferential wall at least partially perpendicular to the the main surface of the carrier substrates extending end faces of the carrier substrates is fixed.
  • the wall can be produced, for example, from a single metal strip, which is glued or soldered onto the end faces of the carrier substrates or attached in some other way.
  • peripheral wall by at least one closed peripheral frame which is inserted between an upper and a lower carrier substrate in such a way that at least the at least one semiconductor component is completely surrounded by the frame, the frame with the upper carrier substrate and the lower carrier substrate is tightly connected.
  • a frame is required for each space between two carrier substrates.
  • the frames are preferably designed as metal frames and soldered over a large area to a circumferential conductor track of the upper carrier substrate and to a circumferential conductor track of the lower carrier substrate.
  • the frames are advantageously soldered together with the soldering of the semiconductor components on the conductor tracks of the carrier substrates.
  • the production of such a power semiconductor module is particularly simple and reliable. Since the circumferential frames do not allow the connections to be led out laterally from the space between the carrier substrates, the electrical connections of the semiconductor components are led to the outside via vias in the carrier substrates and are electrically connected to contact elements on the outside of the outer carrier substrates.
  • Another advantageous exemplary embodiment of the invention provides that at least one carrier substrate with an elastically resilient layer is attached to the stack. is arranged, the stack formed in a direction perpendicular to the plane of the carrier substrates being resiliently compressible.
  • This advantageously enables the power semiconductor module to be used in a suitably designed groove or pocket of a heat sink, the outer carrier substrates being pressed firmly against the heat sink by the resilience of the elastically resilient layer. A screw connection is not necessary for this.
  • the elastically resilient layer can be made, for example, from an elastically deformable plastic.
  • FIG. 1 a shows a cross section through a first exemplary embodiment of the power semiconductor module according to the invention
  • Fig. Lb a section through Fig. La along the line BB
  • Fig. Lc a section through Fig. La along the line CC
  • Fig. Ld a section through Fig. La along the line AA
  • Fig. 2a a cross section through a second Embodiment of the invention
  • FIG. 2b shows a section through FIG. 2a along the line DD
  • FIG. 3a shows a cross section through a third embodiment of the invention
  • FIG. 3b shows a section through FIG. 3a along the line DD
  • FIG. 4 shows a cross section through a fourth Embodiment of the invention.
  • the power semiconductor module comprises a stack of several carrier substrates 1, 2, 3.
  • the power semiconductor module comprises a total of three carrier substrates, but it is also possible to use a stack of only two carrier substrates or of more than three carrier substrates.
  • the support substrates 1, 2, 3 in the example of FIGS. 1 a to 1d are so-called IMS substrates (insulated metal substrates), each of which comprises a metal plate 11, 12, 13.
  • the metal plate is provided on at least one main surface with a thin insulating layer 21, 22, 23, 24. In each case a thin metal layer is applied to the insulating layer, m the conductor tracks 31-36 are formed by structuring m in a known manner.
  • the first carrier substrate 1 thus comprises the conductor tracks 31, 32 on its underside.
  • the carrier substrate 2 has a conductor track 33 on the upper side and two conductor tracks 34 and 35 on the underside.
  • the third carrier substrate has a conductor track 36 on its upper side. As shown in FIG. 1 a, the two intermediate spaces 4, 5 between the three carrier substrates 1, 2, 3 are
  • Semiconductor devices 40-43 arranged. As can be seen in FIGS. 1 a and 1 c, the underside of the semiconductor components 41 and 43 are soldered onto the conductor track 36 of the lower carrier substrate 3 and are thereby electrically contacted with the conductor track 36.
  • the second carrier substrate 2 is soldered to the lower conductor tracks 34 and 35 on the upper side of the semiconductor components 41, 43.
  • the conductor track 34 is in each case electrically connected to a first connection, not shown, and the second conductor track 35 is electrically connected to a second connection of the semiconductor components 41, 43.
  • Two further semiconductor components 40, 42 are soldered onto the upper conductor track 33 of the middle second carrier substrate.
  • the end of the stack is formed by a first carrier substrate 1, which connects to the semiconductor components with conductor tracks 31, 32 40.42 is soldered.
  • Semiconductor components 40-43 are, for example, power transistors.
  • the stack structure is not limited to the exemplary embodiment shown. In this way, further semiconductor components and other electronic circuit points can be provided in each interstice 4, 5 of the stack structure.
  • the semiconductor components can also be connected to the conductor tracks 31-36 via an electrically conductive adhesive.
  • the soldering of the semiconductor components is preferred, since the solder connections lead to a particularly rapid dissipation of the heat generated by the semiconductor components onto the outer carrier substrates 1 and 3.
  • carrier substrates can be introduced into the carrier substrates in order to connect the different interconnect levels with one another or to improve the heat dissipation in a direction perpendicular to the carrier substrates.
  • carrier substrates is not limited to IMS substrates.
  • DCB substrates Direct copper bonded
  • a ceramic core or other suitable substrates can also be used.
  • the upper carrier substrate 1 and the lower carrier substrate 3 of the essentially cuboid stack form an upper and lower housing wall of the power semiconductor module.
  • the four side walls of the housing part are formed by a circumferential wall 70, which is fixed to the end faces 15, 16, 17 of the carrier substrates that run perpendicular to the main surfaces of the carrier substrates 1, 2, 3.
  • the wall 70 can be designed as a metal foil and is attached to the end faces of the carrier substrates, for example by soldering, gluing or in some other way.
  • m Fig. Lb and ld are shown six contact elements 51-56 contacted each with one of the conductor tracks 31-36.
  • the ends of the contact elements facing the power semiconductor module are soldered to the associated conductor tracks in the gaps 4, 5 of the carrier substrates or are contacted in some other suitable way.
  • the contact element 53 is electrically connected to the conductor track 33, for example.
  • the contact elements 51, 55 are soldered to the upper conductor tracks 31 and 32, which cannot be seen in FIG. 1 d. This can be done together with the soldering of the semiconductor components.
  • the ends of the contact elements 51 to 56 facing away from the power semiconductor module are led out of the housing part through the wall 70.
  • Glass feedthroughs 59 which are provided in openings on the end wall 71 of the wall 70 and concentrically surround the contact elements, serve to isolate the contact elements from the metallic wall 70.
  • the wall 70 can be formed in one part or in several parts.
  • the end wall 71 with the glass leadthroughs can be produced separately and connected with a U-shaped metal foil wrapped around the carrier substrates, as can best be seen in FIG. Id. If the end wall 71 is slightly spaced from the stack of carrier substrates, as shown in FIG.
  • covers 72, 73 which are connected to the upper and lower housing wall on the one hand and to the end wall 71 on the other hand, serve to seal the housing part ,
  • the end wall 71 can also directly on one
  • the possible distance between the end wall 71 and the carrier substrates and the gaps 4, 5 between the carrier substrates can be filled with a flowable, curable and heat-conducting medium, for example a capillary adhesive. which is known as underfill from flip-chip technology, for example.
  • the flowable, curable and heat-conducting medium improves the heat dissipation to the outer carrier substrates 1, 3 and also increases the tightness of the housing formed.
  • the housing part is preferably hermetically sealed by fixing the wall 70 to the end walls 15, 16, 17.
  • FIGS. 2a and 2b Another exemplary embodiment of the invention is shown in FIGS. 2a and 2b.
  • the three carrier substrates 1, 2, 3 consist of DCB substrates, each of which has a ceramic plate 61, 62, 63 made of, for example, Al 2 O 3 or AIN, which is coated on its top and bottom with a copper layer.
  • Printed conductors 30-37 are structured in the copper layers, the printed conductors 31 to 36 corresponding to the printed conductors shown in FIGS. 1a and 1c.
  • Semiconductor components 40-47 which are soldered to the conductor tracks 31 to 36 as described in the first exemplary embodiment, are arranged in the spaces 4.5 between the carrier substrates 1, 2, 3.
  • the circumferential wall is formed here by two circumferential rectangular frames 80, wherein in each case an interstice 4, 5 is arranged in a closed frame which surrounds the semiconductor components accommodated there.
  • the frames 80 are preferably metallic frames that are soldered to circumferential conductor tracks 38, 39 of the carrier substrates.
  • the upper frame 80 is, for example, soldered to the carrier substrate 2 with a closed conductor track 39 and to the carrier substrate 1 with a closed conductor track 38, the semiconductor components 40, 42, 44, 46 all being located within the closed conductor tracks 38, 39 the carrier substrates 1, 2 are arranged.
  • the electrical connections of the power semiconductor module are not led out of the stack on the sides, but via through contacts.
  • tion 81-86 connected to contact elements 51-56 on the outer sides of the outer carrier substrates 1,3.
  • the contact elements 51-56 are formed by structuring from the outer conductor tracks 30 and 37 of the stack and, if necessary, are reinforced by metal foils.
  • the ends of the contact elements 51-56 facing away from the power semiconductor module preferably protrude from the power semiconductor module as connecting lugs.
  • the conductor tracks 31 and 32 connected to the upper connections of the semiconductor components 40, 42, 44, 46 can be led directly to the outside via plated-through holes 81 and 85, while those with the lower connection surface of the Semiconductor components 40, 42, 44, 46 connected to interconnect 33 are soldered to via 83 via a contact piece 88.
  • the soldering of the contact piece 88 can be carried out together with the soldering of the semiconductor components 40, 42, 44, 46, the height of the contact piece corresponding approximately to the height of the semiconductor components m. The same applies to the conductor tracks 34-36 and the lower semiconductor components 41, 43, 45, 47 and lower contact pieces 88.
  • FIGS. 3a and 3b show a third exemplary embodiment which differs from the example shown in FIGS. 2a and 2b only in that the central carrier substrate 2 is constructed differently.
  • the carrier substrate 2 comprises a central layer 90 which is elastically resilient.
  • the layer 90 consists of an elastically deformable plastic or of several spring elements arranged in one plane.
  • a ceramic layer 62a and 62b is applied to the top and bottom of the elastically deformable layer 90.
  • a conductor track 33 and 34 is applied to the side of the ceramic layer 62a and 62b facing away from the elastic layer 90.
  • the power half term module is constructed in the same way as the m in FIG. example provided.
  • the stack of carrier substrates can be compressed perpendicular to the main surface of the carrier substrates by the elastically resilient layer 90. Despite the deformability of the stack, however, the housing of the power semiconductor module is always tightly sealed, since the two frames 80 move relative to one another in the event of compression.
  • the power semiconductor module shown can be used, for example, by pressing together the groove-shaped receptacle of a heat sink 95. Due to the resilience of the elastically resilient layer, the outer carrier substrates 1 and 3 with the outer conductor tracks 30 and 37 are pressed firmly against the heat sink, thus improving the heat dissipation. It is not necessary to screw the power semiconductor module to the heat sink.
  • Fig. 4 shows a fourth embodiment of the invention.
  • the carrier substrates 1, 2, 3 are DCB substrates with a central ceramic plate 61, 62, 63.
  • the circumferential wall here is not formed by a wound wall fastened to the carrier substrates and also not by a plurality of stacked circumferential frames, but by injection molding compound 101, which in such a way tired of a correspondingly designed injection mold Spaces 4.5 between the carrier substrates 1, 2, 3 and onto the end faces 15, 16, 17 of the carrier substrates is sprayed in such a way that after the mold has been removed from the mold, a peripheral wall 100 made of plastic material remains on the end faces 15-17, which the Power semiconductor module metically encapsulated.
  • the connections 51-56 of the power semiconductor module are formed by contact elements which are soldered to the conductor tracks 31-35 in a manner similar to that in FIG. 1. The contact elements can advantageously be bent into a desired shape before overmolding.
  • the power semiconductor module shown in FIGS. 1-4 can be introduced with a flowing cooling liquid or the air flow of a cooling unit.
  • the outer carrier substrates 1, 3 are then cooled directly by a coolant flowing around the housing part.

Abstract

The invention relates to a power semiconductor module which comprises a stack of carrier substrates that are arranged in layers and one on top of the other and that are provided with at least one strip conductor on at least one main surface. At least one electronic semiconductor component is arranged between two adjacent carrier substrates of the stack. The semiconductor component is electrically contacted to at least one strip conductor of a carrier substrate that is arranged in the stack over the semiconductor component and to at least one additional strip conductor of a carrier substrate that is arranged in the stack under the semiconductor component and in such a way that heat is conducted. The aim of the invention is to provide improved heat emission and a construction that is as compact as possible at the same time. To this end, the two outer carrier substrates of the stack are configured as an upper and a lower wall of a closed housing component which surrounds the at least one semiconductor component. The gaps between the stacked carrier substrates are sealingly closed by means of a circulating wall that is fixed to the carrier substrates.

Description

LeistungshalbleitermodulThe power semiconductor module
Stand der TechnikState of the art
Die Erfindung betrifft ein Leistungshalbleitermodul mit den im Oberbegriff des unabhängigen Anspruchs 1 angegebenen Merkmalen.The invention relates to a power semiconductor module with the features specified in the preamble of independent claim 1.
Ein derartiges Leistungshalbleitermodul ist beispielsweise aus der WO 98/15005 bekannt geworden und weist mehrere Halb- leiterbauelemente auf, die auf der Oberseite mit einer Leiterbahnebene eines ersten Trägersubstrats und auf der Unter- seite mit einer Leiterbahnebene eines zweiten Trägersubstrats elektrisch verbunden sind. Der aus den beiden Trägersubstraten und den dazwischen angeordneten Halbleiterbauelementen gebildete Stapel kann durch Uberemanderschichten weiterer Trägersubstrate erweitert werden, wobei zwischen jeweils zwei Trägersubstrate jeweils eine Lage mit Halbleiterbauelementen vorgesehen ist . Zur Verbesserung der Wärmeableitung wird auf wenigstens einem der beiden äußeren Trägersubstrate eine Metallplatte angeordnet, die als Warmesenke dient.Such a power semiconductor module has become known, for example, from WO 98/15005 and has a plurality of semiconductor components which are electrically connected on the upper side to a conductor level of a first carrier substrate and on the underside to a conductor level of a second carrier substrate. The stack formed from the two carrier substrates and the semiconductor components arranged therebetween can be expanded by superimposing further carrier substrates, a layer with semiconductor components being provided between each two carrier substrates. To improve the heat dissipation, a metal plate, which serves as a heat sink, is arranged on at least one of the two outer carrier substrates.
Zum Schutz der elektronischen Schaltung vor Feuchtigkeit und Schmutz muß die aus dem Stapel und der Wärmesenke gebildete Anordnung m ein hermetisch abgedichtetes Gehäuseteil eingesetzt werden. Nachteilig dabei ist, daß die Wärme zunächst auf die Wärmesenke abfließt und erst anschließend durch eine Gehausewand nach außen gelangen kann. Wenn die Wärmesenke zu- gleich als Gehäusewand, beispielsweise als metallischer Gehauseboden vorgesehen ist, bestehen größere Probleme bei der hermetischen Abdichtung des Gehäuses . Da die Wärmesenke recht groß sein muß, um eine effiziente Kühlung zu erreichen, muß ein insgesamt unhandlich großer Aufbau hermetisch verkapselt werden, wobei die Ausgestaltung des Gehäuses von der Größe der verwandten Wärmesenke beziehungsweise des Kühlkörpers abhängt . Die Wärmesenke m dem verkapselten Gehäuse kann nachträglich nicht mehr verändert werden, so daß eine flexible Anpassung des Kühlkörpers an den Typ und die Anzahl der war- meerzeugenden Halbleiterbauelemente nicht möglich ist.To protect the electronic circuit from moisture and dirt, the arrangement formed from the stack and the heat sink must be used in a hermetically sealed housing part. The disadvantage here is that the heat first flows to the heat sink and can only then reach the outside through a housing wall. If the heat sink is provided as a housing wall, for example as a metallic housing floor, there are major problems with the hermetic sealing of the housing. Since the heat sink must be quite large in order to achieve efficient cooling, an overall bulky structure must be hermetically encapsulated, the design of the housing depending on the size of the heat sink or heat sink used. The heat sink in the encapsulated housing can no longer be changed, so that a flexible adaptation of the heat sink to the type and number of heat-generating semiconductor components is not possible.
Erschwerend kommt hinzu, daß aufgrund der starken Wärmeentwicklung der Leistungshalbleiter m vielen Fällen das Lei- stungshalbleitermodul mit einer Kühlflüssigkeit gekühlt werden muß. Bei den bekannten Anordnungen müssen m aufwendiger Weise Kühlkanäle m den Kühlkörper eingebracht werden, die von einer Kühlflüssigkeit durchströmt werden. Da die Kühlkanäle an dem im Gehäuseinnenraum befindlichen Kühlkörper aus- gebildet sind, muß ein erheblicher Aufwand getrieben werden, um eine Zu- und Ableitung des Kühlmittels in das hermetisch abgedichtete Gehäuse zu ermöglichen.To make matters worse, due to the strong heat development of the power semiconductors, in many cases the power semiconductor module has to be cooled with a coolant. In the known arrangements, cooling channels must be introduced into the cooling body in a complex manner, through which a cooling liquid flows. Since the cooling channels are formed on the heat sink located in the interior of the housing, considerable effort has to be expended in order to allow the coolant to be supplied and discharged into the hermetically sealed housing.
Vorteile der ErfindungAdvantages of the invention
Mit dem erfindungsgemäßen Leistungshalbleitermodul nach dem Anspruch 1 der Anmeldung werden diese Nachteile vermieden. Dadurch, daß das jeweilige oberste und unterste Trägersubstrat des Stapels zugleich eine obere und untere Gehausewand des Leistungshalbleitermoduls bildet und die von den Halbleiterbauelementen erzeugte Wärme auf die äußeren Trägersubstrate abgeleitet wird, wird erreicht, daß die Wärme von den äußeren Trägersubstraten direkt an den das Gehäuseteil umgebenden Außenraum abgegeben werden kann und nicht innerhalb des Gehäuseteils auf einen Kühlkörper abgeleitet wird. Das Gehäu- seteil umfaßt vorteilhaft die aus den äußeren Trägersubstraten gebildete obere und untere Gehäusewand sowie eine die vier Se tenwände des Gehäuseteils bildende umlaufende Wandung, welche an den Trägersubstraten befestigt ist. Auf em- fache Weise kann so ein hermetisch dichter und äußerst kompakter Aufbau realisiert werden, der zudem eine sehr effiziente Wärmeableitung an die Gehäuseumgebung ermöglicht. Besonders vorteilhaft ist, daß das erfindungsgemäße Leistungshalbleitermodul ohne aufwendige Gestaltung von Kühlkanälen und ohne Abänderung des Gehäuseaufbaus m ein umströmendes Kühl- medium eingesetzt oder aber mit einem Kühlkörper kontaktiert werden kann. Vorteilhaft wird die auf die äußeren Trägersubstrate abgeleitete Wärme unmittelbar an die jeweils bevorzugte Wärmesenke abgegeben. Durch d e vielfältigen und flexiblen Einsatzmöglichkeiten bietet das erfindungsgemäße Leistungshalbleitermodul erhebliche Vorteile gegenüber den im Stand der Technik bekannten Lösungen.With the power semiconductor module according to the invention, these disadvantages are avoided. Characterized in that the respective top and bottom carrier substrate of the stack also forms an upper and lower housing wall of the power semiconductor module and the heat generated by the semiconductor components is dissipated to the outer carrier substrates, it is achieved that the heat from the outer carrier substrates directly to those surrounding the housing part Outside space can be delivered and is not derived within the housing part on a heat sink. The housing seteil advantageously comprises the upper and lower housing wall formed from the outer carrier substrates and a circumferential wall forming the four side walls of the housing part, which is attached to the carrier substrates. In this way, a hermetically sealed and extremely compact structure can be easily realized, which also enables very efficient heat dissipation to the housing environment. It is particularly advantageous that the power semiconductor module according to the invention can be used without a complex design of cooling channels and without changing the housing structure m a cooling medium flowing around or can be contacted with a heat sink. The heat dissipated to the outer carrier substrates is advantageously given off directly to the respectively preferred heat sink. Due to the diverse and flexible possible uses, the power semiconductor module according to the invention offers considerable advantages over the solutions known in the prior art.
Weiterentwicklungen der Erfindung und vorteilhafte Ausführun- gen werden durch die in den Unteransprüchen angegebenen Merkmale ermöglicht.Further developments of the invention and advantageous designs are made possible by the features specified in the subclaims.
Dadurch, daß die elektrische Kontaktierung der Halbleiter- bauelemente m t dem jeweiligen über dem Halbleiterbauelement angeordneten Trägersubstrat und mit jeweiligen unter demCharacterized in that the electrical contacting of the semiconductor components m t the respective carrier substrate arranged above the semiconductor component and with each under the
Halbleiterbauelement angeordneten Trägersubstrats durch Löten hergestellt ist, wird eine besonders rasche Ableitung der Wärme im Stapel auf die äußeren Trägersubstrate ermöglicht.Semiconductor component arranged carrier substrate is produced by soldering, a particularly rapid dissipation of the heat in the stack is made possible on the outer carrier substrates.
Die Wärmeableitung kann noch dadurch verbessert werden, daß die Zwischenräume zwischen den gestapelten Trägersubstraten vollständig durch ein fließfähiges, aushärtbares und wärmeleitendes Medium aufgefüllt sind. Vorteilhaft kann das fließfähige, aushärtbare und wärmeleitende Medium zugleich auf die senkrecht zu den Hauptoberflächen der Trägersubstrate verlaufenden Stirnseiten der Trä- gersubstrate derart aufgetragen werden, daß das fließfähige, aushartbare Medium die umlaufende Wandung bildet. Hierdurch kann ein zusätzlicher Herstellungsschritt zur Festlegung der Wandung an dem Stapel vermieden werden.The heat dissipation can be improved further in that the spaces between the stacked carrier substrates are completely filled with a flowable, curable and heat-conducting medium. The flowable, curable and heat-conducting medium can advantageously be applied at the same time to the end faces of the carrier substrates that run perpendicular to the main surfaces of the carrier substrates in such a way that the flowable, hardenable medium forms the peripheral wall. In this way, an additional manufacturing step for fixing the wall on the stack can be avoided.
Vorteilhaft kann als fließfähiges, aushärtbares und wärme- leitendes Medium ein kapillar fließfähiger Kleber verwandt werden.A capillary flowable adhesive can advantageously be used as the flowable, curable and heat-conducting medium.
In einem anderen Ausführungsbeispiel ist vorgesehen das das fließfähige, aushärtbare und wärmeleitende Medium aus Spritzmasse besteht. Der aus den Tragersubstraten und den Halbleiterbauelementen bestehende Stapel kann dann beispielsweise m einem Spritzpreßverfahren, beziehungsweise durch Transferformen hergestellt werden.In another exemplary embodiment it is provided that the flowable, curable and heat-conducting medium consists of injection molding compound. The stack consisting of the carrier substrates and the semiconductor components can then be produced, for example, in an injection molding process or by transfer molding.
Vorteilhaft werden die Anschlüsse des Leistungshalbleitermo- duls durch Kontaktelemente gebildet, die mit jeweils einer auf einem Trägersubstrat angeordneten Leiterbahn elektrisch kontaktiert sind und seitlich aus den Zwischenräumen zwischen den Trägersubstraten herausgeführt und durch die um- laufende Wandung aus dem Gehäuseteil nach außen geführt sind. Wenn die umlaufende Wandung aus einem elektrisch leitfähigen Material besteht, können beispielsweise Isolierdurchführungen für die Kontaktelemente vorgesehen sein. Um einen hermetisch dichten Verschluß des Gehäuseteils zu er- reichen, können die Isolierdurchführungen beispielsweise als Glasdurchführungen m jeweils einer Ausnehmung der umlaufenden Wandung eingebracht sein.The connections of the power semiconductor module are advantageously formed by contact elements which are each electrically contacted with a conductor track arranged on a carrier substrate and are led out laterally from the gaps between the carrier substrates and are led outwards through the surrounding wall from the housing part. If the circumferential wall consists of an electrically conductive material, for example insulating bushings can be provided for the contact elements. In order to achieve a hermetically sealed closure of the housing part, the insulating bushings can be introduced, for example, as glass bushings in a recess in the circumferential wall.
In einem anderen Ausführungsbeispiel ist vorgesehen, daß d e umlaufende Wandung zumindest teilweise an den senkrecht zu der Hauptoberfläche der Tragersubstrate verlaufenden Stirnseiten der Trägersubstrate festgelegt ist . Die Wandung kann beispielsweise aus einem einzigen Metallstreifen hergestellt werden, der auf die Stirnseiten der Trägersubstrate aufge- klebt oder aufgelötet oder m sonstiger Weise befestigt wird.In another embodiment it is provided that the circumferential wall at least partially perpendicular to the the main surface of the carrier substrates extending end faces of the carrier substrates is fixed. The wall can be produced, for example, from a single metal strip, which is glued or soldered onto the end faces of the carrier substrates or attached in some other way.
Besonders vorteilhaft ist es, die umlaufende Wandung durch wenigstens einen geschlossen umlaufenden Rahmen auszubilden, welcher zwischen ein oberes und ein unteres Trägersubstrat derart eingelegt wird, daß zumindest das wenigstens eine Halbleiterbauelement vollständig von dem Rahmen umgeben wird, wobei der Rahmen mit dem oberen Trägersubstrat und dem unteren Trägersubstrat dicht verbunden ist. In diesem Fall ist für jeden Zwischenraum zwischen zwei Trägersubstraten jeweils ein Rahmen erforderlich.It is particularly advantageous to form the peripheral wall by at least one closed peripheral frame which is inserted between an upper and a lower carrier substrate in such a way that at least the at least one semiconductor component is completely surrounded by the frame, the frame with the upper carrier substrate and the lower carrier substrate is tightly connected. In this case, a frame is required for each space between two carrier substrates.
Vorzugsweise sind die Rahmen als Metallrahmen ausgebildet und mit einer umlaufenden Leiterbahn des oberen Trägersub- strats und mit einer umlaufenden Leiterbahn des unteren Trägersubstrats großflächig verlötet. Die Verlötung der Rahmen erfolgt vorteilhaft zusammen mit der Verlötung der Halblei- terbauelemente auf den Leiterbahnen der Trägersubstrate. Die Herstellung eines derartigen Leistungshalbleitermoduls ist besonders einfach und zuverlässig durchführbar. Da die umlaufenden Rahmen keine seitliche Herausführung der Anschlüsse aus dem Zwischenraum zwischen den Trägersubstraten erlauben, werden die elektrischen Anschlüsse der Halbleiterbau- elemente über Durchkontaktierungen m den Trägersubstraten nach außen geführt und auf der Außenseite der äußeren Trägersubstrate mit Kontaktelementen elektrisch verbunden.The frames are preferably designed as metal frames and soldered over a large area to a circumferential conductor track of the upper carrier substrate and to a circumferential conductor track of the lower carrier substrate. The frames are advantageously soldered together with the soldering of the semiconductor components on the conductor tracks of the carrier substrates. The production of such a power semiconductor module is particularly simple and reliable. Since the circumferential frames do not allow the connections to be led out laterally from the space between the carrier substrates, the electrical connections of the semiconductor components are led to the outside via vias in the carrier substrates and are electrically connected to contact elements on the outside of the outer carrier substrates.
In einem anderen vorteilhaften Ausführungsbeispiel der Erfindung ist vorgesehen, daß m dem Stapel wenigstens e n Trägersubstrat mit einer elastisch federnden Schicht ange- ordnet ist, wobei der gebildete Stapel m einer Richtung senkrecht zur Ebene der Trägersubstrate elastisch federnd komprimierbar ist. Vorteilhaft wird hierdurch ermöglicht, daß das Leistungshalbleitermodul m eine entsprechend ausge- staltete Nut oder Tasche eines Kühlkörpers eingesetzt werden kann, wobei durch die Spannkraft der elastisch federnden Schicht die äußeren Trägersubstrate fest gegen den Kühlkörper angedrückt werden. Eine Schraubverbindung ist hierfür nicht erforderlich. Die elastisch federnde Schicht kann bei- spielsweise aus einem elastisch verformbaren Kunststoff gefertigt werden. In einem anderen Ausführungsbeispiel ist vorgesehen, die elastisch federnde Schicht durch mehrere m einer Ebene angeordnete Federelemente auszubilden.Another advantageous exemplary embodiment of the invention provides that at least one carrier substrate with an elastically resilient layer is attached to the stack. is arranged, the stack formed in a direction perpendicular to the plane of the carrier substrates being resiliently compressible. This advantageously enables the power semiconductor module to be used in a suitably designed groove or pocket of a heat sink, the outer carrier substrates being pressed firmly against the heat sink by the resilience of the elastically resilient layer. A screw connection is not necessary for this. The elastically resilient layer can be made, for example, from an elastically deformable plastic. In another exemplary embodiment, provision is made for the elastically resilient layer to be formed by a plurality of spring elements arranged in one plane.
Figurencharacters
Ausführungsbeispiele der Erfindung werden m den Zeichnungen dargestellt und sind m der Beschreibung erläutert. Es zeigt Fig. la einen Querschnitt durch ein erstes Ausführungsbei- spiel des erfindungsgemäßen Leistungshalbleitermoduls,Embodiments of the invention are shown in the drawings and are explained in the description. 1 a shows a cross section through a first exemplary embodiment of the power semiconductor module according to the invention,
Fig. lb einen Schnitt durch Fig. la längs der Linie B-B, Fig. lc einen Schnitt durch Fig. la längs der Linie C-C, Fig. ld einen Schnitt durch Fig. la längs der Linie A-A, Fig. 2a einen Querschnitt durch ein zweites Ausführungsbei- spiel der Erfindung,Fig. Lb a section through Fig. La along the line BB, Fig. Lc a section through Fig. La along the line CC, Fig. Ld a section through Fig. La along the line AA, Fig. 2a a cross section through a second Embodiment of the invention,
Fig. 2b einen Schnitt durch Fig. 2a längs der Linie D-D, Fig. 3a einen Querschnitt durch ein drittes Ausführungsbei- spiel der Erfindung, Fig. 3b einen Schnitt durch Fig. 3a längs der Linie D-D, Fig. 4 einen Querschnitt durch ein viertes Ausführungsbei- spiel der Erfindung.2b shows a section through FIG. 2a along the line DD, FIG. 3a shows a cross section through a third embodiment of the invention, FIG. 3b shows a section through FIG. 3a along the line DD, FIG. 4 shows a cross section through a fourth Embodiment of the invention.
Beschreibung der Ausführungsbeispiele Wie m Fig. 1 dargestellt ist, umfaßt das Leistungshalbleitermodul einen Stapel aus mehreren Trägersubstraten 1,2,3. In den hier dargestellten Ausführungsbeispielen umfaßt das Leistungshalbleitermodul insgesamt drei Tragersubstrate, es ist aber auch möglich, einen Stapel aus nur zwei Trägersubstraten oder aus mehr als drei Trägersubstraten zu verwenden. Die Trägersubstrate 1,2,3 sind m dem Beispiel der Fig. la bis ld sogenannte IMS-Substrate (Insulated-metal-substrat) , welche jeweils eine Metallplatte 11,12,13 umfassen. Die Metallplatte ist auf wenigstens einer Hauptoberfläche mit einer dünnen isolierenden Schicht 21,22,23,24 versehen. Auf die isolierende Schicht ist jeweils eine dünne Metallschicht aufgebracht, m der Leiterbahnen 31-36 durch Strukturieren m bekannter Weise ausgebildet sind. So umfaßt das erste Trägersubstrat 1 auf seiner Unterseite die Leiterbahnen 31,32. Das Tragersubstrat 2 weist auf der Oberseite eine Leiterbahn 33 und auf der Unterseite zwei Leiterbahnen 34 und 35 auf. Das dritte Trägersubstrat weist auf seiner Oberseite eine Leiterbahn 36 auf. Wie m Fig. la dargestellt ist, sind m den beiden Zwi- schenräumen 4,5 zwischen den drei Trägersubstraten 1,2,3Description of the embodiments As shown in FIG. 1, the power semiconductor module comprises a stack of several carrier substrates 1, 2, 3. In the exemplary embodiments shown here, the power semiconductor module comprises a total of three carrier substrates, but it is also possible to use a stack of only two carrier substrates or of more than three carrier substrates. The support substrates 1, 2, 3 in the example of FIGS. 1 a to 1d are so-called IMS substrates (insulated metal substrates), each of which comprises a metal plate 11, 12, 13. The metal plate is provided on at least one main surface with a thin insulating layer 21, 22, 23, 24. In each case a thin metal layer is applied to the insulating layer, m the conductor tracks 31-36 are formed by structuring m in a known manner. The first carrier substrate 1 thus comprises the conductor tracks 31, 32 on its underside. The carrier substrate 2 has a conductor track 33 on the upper side and two conductor tracks 34 and 35 on the underside. The third carrier substrate has a conductor track 36 on its upper side. As shown in FIG. 1 a, the two intermediate spaces 4, 5 between the three carrier substrates 1, 2, 3 are
Halbleiterbauelemente 40-43 angeordnet. Wie m Fig. la und Fig. 1c zu erkennen ist, sind die Halbleiterbauelemente 41 und 43 mit ihrer Unterseite auf die Leiterbahn 36 des unteren Trägersubstrats 3 aufgelötet und dadurch mit der Leiterbahn 36 elektrisch kontaktiert. Das zweite Trägersubstrat 2 ist mit den unteren Leiterbahnen 34 und 35 auf die Oberseite der Halbleiterbauelemente 41,43 aufgelötet. Die Leiterbahn 34 ist dabei jeweils mit einem nicht dargestellten ersten Anschluß und die zweite Leiterbahn 35 mit einem zweiten Anschluß der Halbleiterbauelemente 41,43 elektrisch verbunden. Auf die obere Leiterbahn 33 des mittleren zweiten Trägersubstrats sind zwei weitere Halbleiterbauelemente 40,42 aufgelotet . Den Abschluß des Stapels bildet ein erstes Trägersubstrat 1, welches mit Leiterbahnen 31,32 auf die Halbleiterbauelemente 40,42 aufgelötet ist. D e Halbleiterbauelemente 40-43 sind beispielsweise Leistungstransistoren.Semiconductor devices 40-43 arranged. As can be seen in FIGS. 1 a and 1 c, the underside of the semiconductor components 41 and 43 are soldered onto the conductor track 36 of the lower carrier substrate 3 and are thereby electrically contacted with the conductor track 36. The second carrier substrate 2 is soldered to the lower conductor tracks 34 and 35 on the upper side of the semiconductor components 41, 43. The conductor track 34 is in each case electrically connected to a first connection, not shown, and the second conductor track 35 is electrically connected to a second connection of the semiconductor components 41, 43. Two further semiconductor components 40, 42 are soldered onto the upper conductor track 33 of the middle second carrier substrate. The end of the stack is formed by a first carrier substrate 1, which connects to the semiconductor components with conductor tracks 31, 32 40.42 is soldered. Semiconductor components 40-43 are, for example, power transistors.
Der Stapelaufbau ist aber nicht auf das gezeigte Ausführungs- beispiel beschränkt. So können m jedem Zwischenraum 4,5 des Stapelaufbaus weitere Halbleiterbauelemente und andere elektronische Schaltungstelle vorgesehen sein. Die Halbleiterbauelemente können mit den Leiterbahnen 31-36 auch über einen elektrisch leitfähigen Kleber verbunden werden. Bevorzugt wird aber das Auflöten der Halbleiterbauelemente, da über die Lotverbindungen eine besonders rasche Ableitung der von den Halbleiterbauelementen erzeugten Warme auf die äußeren Tragersubstrate 1 und 3 erfolgt. Weiterhin ist es natürlich auch möglich, mehr als drei Trägersubstrate m der gezeigten Weise übereinander zu stapeln oder auch nur zwei Trägersubstrate zu verwenden. Gegebenenfalls können m die Trägersubstrate Durchkontaktierungen eingebracht werden, um die verschiedenen Leiterbahnebenen miteinander zu verbinden oder um die Wärmeableitung m einer Richtung senkrecht zu den Trägersubstra- ten zu verbessern. Die Auswahl der Trägersubstrate ist nicht auf IMS-Substrate beschränkt. So können beispielsweise auch DCB-Substrate (Direct copper bonded) mit einem Keramikkern oder andere geeignete Substrate verwandt werden.However, the stack structure is not limited to the exemplary embodiment shown. In this way, further semiconductor components and other electronic circuit points can be provided in each interstice 4, 5 of the stack structure. The semiconductor components can also be connected to the conductor tracks 31-36 via an electrically conductive adhesive. However, the soldering of the semiconductor components is preferred, since the solder connections lead to a particularly rapid dissipation of the heat generated by the semiconductor components onto the outer carrier substrates 1 and 3. Furthermore, it is of course also possible to stack more than three carrier substrates m one above the other in the manner shown or to use only two carrier substrates. If necessary, plated-through holes can be introduced into the carrier substrates in order to connect the different interconnect levels with one another or to improve the heat dissipation in a direction perpendicular to the carrier substrates. The choice of carrier substrates is not limited to IMS substrates. For example, DCB substrates (Direct copper bonded) with a ceramic core or other suitable substrates can also be used.
Wie m Fig. la und Fig. lc zu erkennen ist, bildet das obere Trägersubstrat 1 und das untere Tragersubstrat 3 des im wesentlichen quaderförmigen Stapels eine obere und untere Gehäusewand des Leistungshalbleitermoduls . Die vier Seitenwände des Gehäusete ls werden durch eine umlaufende Wandung 70 ge- bildet, welche an den senkrecht zu den Hauptoberflächen der Trägersubstrate 1,2,3 verlaufenden Stirnseiten 15,16,17 der Trägersubstrate festgelegt ist. Die Wandung 70 kann als Me- tallfolie ausgebildet sein und ist beispielsweise durch Löten, Aufkleben oder m anderer Weise an den Stirnseiten der Trägersubstrate befestigt. Wie m Fig. lb und ld gezeigt sind sechs Kontaktelemente 51-56 mit jeweils einer der Leiterbahnen 31-36 kontaktiert. Die dem Leistungshalbleitermodul zugewandten Enden der Kontaktelemente sind hierfür m den Zwischenräumen 4,5 der Trägersubstrate mit den zugeordneten Lei- terbahnen verlötet oder m anderer geeigneter Weise kontaktiert. Wie m Fig. Id zu erkennen ist, ist das Kontaktelement 53 beispielsweise mit der Leiterbahn 33 elektrisch verbunden. Die Kontaktelemente 51,55 sind mit den oberen, m Fig. Id nicht zu erkennenden Leiterbahnen 31 und 32 verlotet. Dies kann zusammen mit der Auflotung der Halbleiterbauelemente durchgeführt werden.As can be seen in FIGS. 1 a and 1c, the upper carrier substrate 1 and the lower carrier substrate 3 of the essentially cuboid stack form an upper and lower housing wall of the power semiconductor module. The four side walls of the housing part are formed by a circumferential wall 70, which is fixed to the end faces 15, 16, 17 of the carrier substrates that run perpendicular to the main surfaces of the carrier substrates 1, 2, 3. The wall 70 can be designed as a metal foil and is attached to the end faces of the carrier substrates, for example by soldering, gluing or in some other way. As m Fig. Lb and ld are shown six contact elements 51-56 contacted each with one of the conductor tracks 31-36. For this purpose, the ends of the contact elements facing the power semiconductor module are soldered to the associated conductor tracks in the gaps 4, 5 of the carrier substrates or are contacted in some other suitable way. As can be seen in FIG. 1 d, the contact element 53 is electrically connected to the conductor track 33, for example. The contact elements 51, 55 are soldered to the upper conductor tracks 31 and 32, which cannot be seen in FIG. 1 d. This can be done together with the soldering of the semiconductor components.
Wie weiterhin dargestellt ist, s nd die von dem Leistungshalbleitermodul abgewandten Enden der Kontaktelemente 51 bis 56 durch die Wandung 70 aus dem Gehäuseteil herausgeführt. Glasdurchfuhrungen 59, die m Öffnungen an der Stirnwand 71 der Wandung 70 vorgesehen sind und die Kontaktelemente konzentrisch umgeben, dienen der Isolation der Kontaktelemente gegenüber der metallischen Wandung 70. Die Wandung 70 kann einteilig oder mehrteilig ausgebildet sein. So kann beispielsweise die Stirnwand 71 mit den Glasdurchführungen separat hergestellt und mit einer U-förmig um die Trägersubstrate gewickelten Metallfolie verbunden werden, wie dies am besten m Fig. Id zu erkennen ist. Wenn die Stirnwand 71 etwas von dem Stapel der Trägersubstrate beabstandet ist, wie m Fig. la dargestellt ist, dienen Abdeckungen 72,73, die mit der oberen und unteren Gehäusewand einerseits und mit der Stirnwand 71 andererseits verbunden sind, der Abdichtung des Ge- häuseteils. Bei einer geeigneten Ausbildung der Kontaktele- mente 51-56 kann die Stirnwand 71 aber auch direkt auf eineAs is also shown, the ends of the contact elements 51 to 56 facing away from the power semiconductor module are led out of the housing part through the wall 70. Glass feedthroughs 59, which are provided in openings on the end wall 71 of the wall 70 and concentrically surround the contact elements, serve to isolate the contact elements from the metallic wall 70. The wall 70 can be formed in one part or in several parts. For example, the end wall 71 with the glass leadthroughs can be produced separately and connected with a U-shaped metal foil wrapped around the carrier substrates, as can best be seen in FIG. Id. If the end wall 71 is slightly spaced from the stack of carrier substrates, as shown in FIG. 1 a, covers 72, 73, which are connected to the upper and lower housing wall on the one hand and to the end wall 71 on the other hand, serve to seal the housing part , With a suitable design of the contact elements 51-56, however, the end wall 71 can also directly on one
Stirnseite der Trägersubstrate aufgelegt werden. Der mögliche Abstand zwischen der Stirnwand 71 und den Tragersubstraten und die Zwischenräume 4,5 zwischen den Tragersubstraten können mit einem fließfahigen, aushärtbaren und wärmeleitenden Medium, beispielsweise einem Kapillarkleber gefüllt werden, der beispielsweise aus der Flip-Chip-Technik als Underfill bekannt ist. Durch das fließfähige, aushärtbare und wärmeleitende Medium wird die Wärmeableitung an die äußeren Trägersubstrate 1,3 verbessert und außerdem die Dichtigkeit des ge- bildeten Gehäuses erhöht. Vorzugsweise ist das Gehäuseteil durch die Festlegung der Wandung 70 an den Stirnwänden 15,16,17 hermetisch dicht verschlossen.Front side of the carrier substrates are placed. The possible distance between the end wall 71 and the carrier substrates and the gaps 4, 5 between the carrier substrates can be filled with a flowable, curable and heat-conducting medium, for example a capillary adhesive. which is known as underfill from flip-chip technology, for example. The flowable, curable and heat-conducting medium improves the heat dissipation to the outer carrier substrates 1, 3 and also increases the tightness of the housing formed. The housing part is preferably hermetically sealed by fixing the wall 70 to the end walls 15, 16, 17.
Ein weiteres Ausführungsbeispiel der Erfindung ist m den Fi- guren 2a und 2b dargestellt. Die drei Trägersubstrate 1,2,3 bestehen m diesem Beispiel aus DCB-Substraten, die jeweils eine Keramikplatte 61,62,63 aus beispielsweise Al203 oder AIN aufweisen, die auf ihrer Ober- und Unterseite mit einer Kupferlage beschichtet ist. In den Kupferlagen sind Leiterbahnen 30-37 strukturiert, wobei die Leiterbahnen 31 bis 36 den m Fig. la und lc gezeigten Leiterbahnen entsprechen. In den Zwischenräumen 4,5 zwischen den Trägersubstraten 1,2,3 sind Halbleiterbauelemente 40-47 angeordnet, die mit den Leiterbahnen 31 bis 36 wie in dem ersten Ausführungsbeispiel be- schrieben verlötet sind. Anders als m dem Ausführungsbeispiel von Fig. la-ld wird hier die umlaufende Wandung durch zwei umlaufende rechteckförmige Rahmen 80 gebildet, wobei m jeweils einem Zwischenraum 4,5 jeweils ein geschlossener Rahmen angeordnet ist, der die dort untergebrachten Halbleiter- bauelemente umgibt. Die Rahmen 80 sind vorzugsweise metallische Rahmen, die mit umlaufenden Leiterbahnen 38,39 der Trägersubstrate verlötet sind. Wie dargestellt, ist beispielsweise der obere Rahmen 80 mit einer geschlossenen Leiterbahn 39 auf dem Trägersubstrat 2 und mit einer geschlossenen Lei- terbahn 38 des Trägersubstrats 1 verlötet, wobei die Halbleiterbauelemente 40,42,44,46 sämtliche innerhalb der geschlossenen Leiterbahnen 38,39 zwischen den Trägersubstraten 1,2 angeordnet sind. Die elektrischen Anschlüsse des Leistungs- halbleitermoduls sind anders als m Fig. 1 nicht an den Sei- ten aus dem Stapel herausgeführt, sondern über Durchkontak- tierungen 81-86 mit Kontaktelementen 51-56 auf den Außenseiten der äußeren Trägersubstrate 1,3 verbunden. Die Kontaktelemente 51-56 werden durch Strukturieren aus den äußeren Leiterbahnen 30 und 37 des Stapels gebildet und s nd gegebenen- falls durch Metallfolien verstärkt. Vorzugsweise stehen die von dem Leistungshalbleitermodul abgewandten Enden der Kontaktelemente 51-56 als Anschlußfahnen von dem Leistungshalbleitermodul ab. Wie m Fig. 2a und 2b dargestellt, können hierzu die mit den oberen Anschlüssen der Halbleiterbauele- mente 40,42,44,46 verbundenen Leiterbahnen 31 und 32 direkt über Durchkontaktlerungen 81 und 85 nach außen geführt werden, währen die mit der unteren Anschlußfläche der Halbleiterbauelemente 40,42,44,46 verbunden Leiterbahn 33 über ein Kontaktstück 88 mit der Durchkontaktlerung 83 verlötet ist. Die Verlötung des Kontaktstücks 88 kann zusammen mit der Verlotung der Halbleiterbauelemente 40,42,44,46 erfolgen, wobei die Höhe des Kontaktstückes der Höhe der Halbleiterbauelemente m etwa entspricht. Entsprechendes gilt für die Leiterbahnen 34-36 und die unteren Halbleiterbauelemente 41,43,45,47 und unteren Kontaktstücke 88.Another exemplary embodiment of the invention is shown in FIGS. 2a and 2b. In this example, the three carrier substrates 1, 2, 3 consist of DCB substrates, each of which has a ceramic plate 61, 62, 63 made of, for example, Al 2 O 3 or AIN, which is coated on its top and bottom with a copper layer. Printed conductors 30-37 are structured in the copper layers, the printed conductors 31 to 36 corresponding to the printed conductors shown in FIGS. 1a and 1c. Semiconductor components 40-47, which are soldered to the conductor tracks 31 to 36 as described in the first exemplary embodiment, are arranged in the spaces 4.5 between the carrier substrates 1, 2, 3. In contrast to the exemplary embodiment in FIGS. 1a-1d, the circumferential wall is formed here by two circumferential rectangular frames 80, wherein in each case an interstice 4, 5 is arranged in a closed frame which surrounds the semiconductor components accommodated there. The frames 80 are preferably metallic frames that are soldered to circumferential conductor tracks 38, 39 of the carrier substrates. As shown, the upper frame 80 is, for example, soldered to the carrier substrate 2 with a closed conductor track 39 and to the carrier substrate 1 with a closed conductor track 38, the semiconductor components 40, 42, 44, 46 all being located within the closed conductor tracks 38, 39 the carrier substrates 1, 2 are arranged. In contrast to m Fig. 1, the electrical connections of the power semiconductor module are not led out of the stack on the sides, but via through contacts. tion 81-86 connected to contact elements 51-56 on the outer sides of the outer carrier substrates 1,3. The contact elements 51-56 are formed by structuring from the outer conductor tracks 30 and 37 of the stack and, if necessary, are reinforced by metal foils. The ends of the contact elements 51-56 facing away from the power semiconductor module preferably protrude from the power semiconductor module as connecting lugs. As shown in FIGS. 2a and 2b, the conductor tracks 31 and 32 connected to the upper connections of the semiconductor components 40, 42, 44, 46 can be led directly to the outside via plated-through holes 81 and 85, while those with the lower connection surface of the Semiconductor components 40, 42, 44, 46 connected to interconnect 33 are soldered to via 83 via a contact piece 88. The soldering of the contact piece 88 can be carried out together with the soldering of the semiconductor components 40, 42, 44, 46, the height of the contact piece corresponding approximately to the height of the semiconductor components m. The same applies to the conductor tracks 34-36 and the lower semiconductor components 41, 43, 45, 47 and lower contact pieces 88.
In den Figuren 3a und 3b ist ein drittes Ausführungsbeispiel dargestellt, das sich von dem m den Figuren 2a und 2b gezeigten Beispiel nur dadurch unterscheidet, daß das mittlere Trägersubstrat 2 andersartig aufgebaut ist. Wie zu erkennen ist, umfaßt das Trägersubstrat 2 eine zentrale Schicht 90, welche elastisch federnd ausgebildet ist. Beispielsweise besteht die Schicht 90 aus einem elastisch verformbaren Kunststoff oder aus mehreren m einer Ebene angeordneten Federele- menten. Auf die Ober- und Unterseite der elastisch verformbaren Schicht 90 ist jeweils eine Keramikschicht 62a und 62b aufgebracht. Auf die von der elastischen Schicht 90 abgewandte Seite der Keramikschicht 62a und 62b ist eine Leiterbahn 33 und 34 aufgebracht. Ansonsten erfolgt der Aufbau des Lei- stungshalble termoduls gleichartig zu dem m der Fig. 2a dar- gestellten Beispiel . Es ist aber auch denkbar die Leiterbahnen 33 und 34 unmittelbar auf die elastische Schicht 90 aufzubringen und auf die Keramikschichten 62a und 62b zu verzichten, falls d e elastische Schicht 90 aus einem elektrisch isolierenden Material besteht, beispielsweise einem Kunststoff.FIGS. 3a and 3b show a third exemplary embodiment which differs from the example shown in FIGS. 2a and 2b only in that the central carrier substrate 2 is constructed differently. As can be seen, the carrier substrate 2 comprises a central layer 90 which is elastically resilient. For example, the layer 90 consists of an elastically deformable plastic or of several spring elements arranged in one plane. A ceramic layer 62a and 62b is applied to the top and bottom of the elastically deformable layer 90. A conductor track 33 and 34 is applied to the side of the ceramic layer 62a and 62b facing away from the elastic layer 90. Otherwise, the power half term module is constructed in the same way as the m in FIG. example provided. However, it is also conceivable to apply the conductor tracks 33 and 34 directly to the elastic layer 90 and to dispense with the ceramic layers 62a and 62b if the elastic layer 90 consists of an electrically insulating material, for example a plastic.
Durch d e elastisch federnde Schicht 90 ist der Stapel der Trägersubstrate senkrecht zur Hauptoberfläche der Trägersub- strate komprimierbar. Trotz der Verformbarkeit des Stapels ist das Gehäuse des Leistungshalbleitermoduls jedoch immer dicht verschlossen, da sich die beiden Rahmen 80 im Falle einer Komprimierung relativ zueinander bewegen. Das dargestellt Leistungshalbleitermodul kann beispielsweise durch Zusammen- drücken m die nutförmige Aufnahme eines Kühlkörpers 95 eingesetzt werden. Durch die Spannkraft der elastisch federnden Schicht werden die äußeren Trägersubstrate 1 und 3 mit den äußeren Leiterbahnen 30 und 37 fest gegen den Kühlkörper angepreßt und so die Wärmeabgabe verbessert. Ein Verschrauben des Leistungshalbleitermoduls mit dem Kühlkörper ist hierfür nicht erforderlich.The stack of carrier substrates can be compressed perpendicular to the main surface of the carrier substrates by the elastically resilient layer 90. Despite the deformability of the stack, however, the housing of the power semiconductor module is always tightly sealed, since the two frames 80 move relative to one another in the event of compression. The power semiconductor module shown can be used, for example, by pressing together the groove-shaped receptacle of a heat sink 95. Due to the resilience of the elastically resilient layer, the outer carrier substrates 1 and 3 with the outer conductor tracks 30 and 37 are pressed firmly against the heat sink, thus improving the heat dissipation. It is not necessary to screw the power semiconductor module to the heat sink.
Fig. 4 zeigt ein viertes Ausführungsbeispiel der Erfindung. Auch hier sind d e Trägersubstrate 1,2,3 DCB-Substrate mit einer zentralen Keramikplatte 61,62,63. Im Unterschied zu den m Fig. 1 bis 3 gezeigten Ausführungsbeispielen wird hier die umlaufende Wandung nicht durch eine an den Trägersubstraten befestigte gewickelte Wand und auch nicht durch mehrere gestapelte umlaufende Rahmen gebildet, sondern durch Spritz - masse 101 die m einem entsprechend ausgestalteten Spritzwerkzeug derart m d e Zwischenräume 4,5 zwischen den Trägersubstraten 1,2,3 und auf die Stirnseiten 15,16,17 der Trägersubstrate gespritzt ist, daß nach dem Entformen des Werkzeugs eine umlaufende Wandung 100 aus Spπtzmasse auf den Stirnsei- ten 15-17 verbleibt, welche das Leistungshalbleitermodul her- metisch dicht verkapselt. Die Anschlüsse 51-56 des Leistungs- halbleitermoduls werden durch Kontaktelemente gebildet, die mit den Leiterbahnen 31-35 ähnlich wie m Fig. 1 verlötet werden. Die Kontaktelemente können vor dem Umspritzen vor- teilhaft m eine gewünschte Form gebogen werden.Fig. 4 shows a fourth embodiment of the invention. Here too, the carrier substrates 1, 2, 3 are DCB substrates with a central ceramic plate 61, 62, 63. In contrast to the exemplary embodiments shown in FIGS. 1 to 3, the circumferential wall here is not formed by a wound wall fastened to the carrier substrates and also not by a plurality of stacked circumferential frames, but by injection molding compound 101, which in such a way tired of a correspondingly designed injection mold Spaces 4.5 between the carrier substrates 1, 2, 3 and onto the end faces 15, 16, 17 of the carrier substrates is sprayed in such a way that after the mold has been removed from the mold, a peripheral wall 100 made of plastic material remains on the end faces 15-17, which the Power semiconductor module metically encapsulated. The connections 51-56 of the power semiconductor module are formed by contact elements which are soldered to the conductor tracks 31-35 in a manner similar to that in FIG. 1. The contact elements can advantageously be bent into a desired shape before overmolding.
Zur Kühlung kann das m den Figuren 1-4 dargestellt Leistungshalbleitermodul m eine strömende Kühlflüssigkeit oder den Luftstrom eines Kühlaggregats eingebracht werden. Die äu- ßeren Trägersubstrate 1,3 werden dann unmittelbar durch ein das Gehäuseteil umströmendes Kühlmittel gekühlt. For cooling, the power semiconductor module shown in FIGS. 1-4 can be introduced with a flowing cooling liquid or the air flow of a cooling unit. The outer carrier substrates 1, 3 are then cooled directly by a coolant flowing around the housing part.

Claims

Ansprüche Expectations
1. Leistungshalbleitermodul umfassend einen Stapel aus in mehreren Lagen übereinander angeordneten Trägersubstraten1. Power semiconductor module comprising a stack of carrier substrates arranged in several layers one above the other
(1,2,3), die auf zumindest einer Hauptoberfläche mit wenigstens einer Leiterbahn (31-36) versehen sind, wobei zwischen zwei benachbarten Trägersubstraten des Stapels wenigstens ein elektronisches Halbleiterbauelement (40-47) angeordnet ist, das mit wenigstens einer Leiterbahn (31-36) eines im Stapel über dem Halbleiterbauelement angeordneten Trägersubstrats und mit wenigstens einer weiteren Leiterbahn (31-36) eines im Stapel unter dem Halbleiterbauelement angeordneten Trägersubstrats elektrisch und wärmeleitend kontaktiert ist, dadurch gekennzeichnet, daß die beiden äußeren Trägersubstrate (1,3) des Stapels eine obere und eine untere Gehäusewand eines geschlossenen das wenigstens eine Halbleiterbau- element (40-47) umgebenden Gehäuseteils bilden, wobei die von dem Halbleiterbauelement erzeugte Wärme zumindest teilweise auf die durch die äußeren Trägersubstrate (1,3) gebildete obere und untere Gehäusewand abgeleitet und von dort an die Umgebung des Gehäuseteils abgegeben wird, und daß die Zwischenräume (4,5) zwischen den gestapelten Trägersubstraten durch eine an den Trägersubstraten befestigte umlaufende Wandung (70,80,100) dicht verschlossen sind.(1, 2, 3), which are provided on at least one main surface with at least one conductor track (31-36), at least one electronic semiconductor component (40-47) being arranged between two adjacent carrier substrates of the stack, which is connected to at least one conductor track ( 31-36) of a carrier substrate arranged in the stack above the semiconductor component and with at least one further conductor track (31-36) of a carrier substrate arranged in the stack below the semiconductor component is electrically and thermally conductive, characterized in that the two outer carrier substrates (1,3) of the stack form an upper and a lower housing wall of a closed housing part surrounding the at least one semiconductor component (40-47), the heat generated by the semiconductor component at least partially on the upper and lower housing wall formed by the outer carrier substrates (1, 3) derived and given from there to the environment of the housing part and that the spaces (4, 5) between the stacked carrier substrates are tightly closed by a peripheral wall (70, 80, 100) attached to the carrier substrates.
2. Leistungshalbleitermodul nach Anspruch 1, dadurch gekenn- zeichnet, daß das durch die obere und untere Gehäusewand2. Power semiconductor module according to claim 1, characterized in that through the upper and lower housing wall
(1,3) und die umlaufende Wandung (70,80,100) gebildete Gehäuseteil ein hermetisch dichtes Gehäuseteil ist.(1,3) and the circumferential wall (70, 80, 100) formed housing part is a hermetically sealed housing part.
3. Leistungshalbleitermodul nach Anspruch 1, dadurch gekenn- zeichnet, daß die elektrische Kontaktierung des wenigstens einen Halbleiterbauelementes (40-47) m t der wenigstens einen Leiterbahn (31-36) des über dem Halbleiterbauelement angeordneten Trägersubstrats und mit der wenigstens einen weiteren Leiterbahn (31-36) des unter dem Halbleiterbauelement angeordneten Trägersubstrats durch Löten hergestellt ist .3. Power semiconductor module according to claim 1, characterized in that the electrical contacting of the at least a semiconductor component (40-47) with the at least one conductor track (31-36) of the carrier substrate arranged above the semiconductor component and with the at least one further conductor track (31-36) of the carrier substrate arranged under the semiconductor component is produced by soldering.
4. Leistungshalbleitermodul nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenräume (4,5) zwischen den gestapelten Trägersubstraten (1,2,3) vollständig durch ein fließfä- higes, aushärtbares und wärmeleitendes Medium (101) aufgefüllt sind. (Fig. 4)4. Power semiconductor module according to claim 1, characterized in that the spaces (4,5) between the stacked carrier substrates (1,2,3) are completely filled by a flowable, curable and heat-conducting medium (101). (Fig. 4)
5. Leistungshalbleitermodul nach Anspruch 4, dadurch gekennzeichnet, daß das fließfähige, aushärtbare und wärmeleitende Medium auf die senkrecht zu den Hauptoberflächen der Trägersubstrate (1-3) verlaufenden Stirnseiten (15,16,17) der Trägersubstrate derart aufgetragen ist, daß das fließfähige, aushärtbare Medium (101) zugleich d e umlaufende Wandung (100) bildet. (Fig. 4)5. Power semiconductor module according to claim 4, characterized in that the flowable, curable and heat-conducting medium is applied to the end faces (15, 16, 17) of the carrier substrates which run perpendicular to the main surfaces of the carrier substrates (1-3) such that the flowable, curable medium (101) at the same time forms the circumferential wall (100). (Fig. 4)
6. Leistungshalbleitermodul nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß das fließfähige, aushärtbare und wärmeleitende Medium (101) ein kapillar fließfahiger Kleber ist.6. Power semiconductor module according to claim 4 or 5, characterized in that the flowable, curable and heat-conducting medium (101) is a capillary flowable adhesive.
7. Leistungshalbleitermodul nach Anspruch 4 oder 5 dadurch gekennzeichnet, daß das fließfähige, aushärtbare und wärmeleitende Medium (101) Spritzmasse ist.7. Power semiconductor module according to claim 4 or 5, characterized in that the flowable, curable and heat-conducting medium (101) is injection molding compound.
8. Leistunghalbleitermodul nach Anspruch 1, dadurch gekenn- zeichnet, daß Kontaktelemente (51-56) vorgesehen sind, die mit jeweils einer auf einem Trägersubstrat (1-3) angeordneten Leiterbahn (31-36) elektrisch kontaktiert sind und seitlich aus den Zwischenräumen (4,5) zwischen den Trägersubstraten (1-3) herausgeführt und durch die umlaufende Wandung (70,100) aus dem Gehäuseteil nach außen geführt sind. ( Fig . la- ld , Fig . 4 )8. Power semiconductor module according to claim 1, characterized in that contact elements (51-56) are provided which are electrically contacted with a conductor track (31-36) arranged on a carrier substrate (1-3) and laterally from the spaces ( 4,5) are led out between the carrier substrates (1-3) and are led out of the housing part through the peripheral wall (70, 100). (Fig. Load, Fig. 4)
9. Leistungshalbleitermodul nach Anspruch 8, dadurch gekennzeichnet, daß m der umlaufenden Wandung (70) Isolierdurch- führungen (59) für die Kontaktelemente (51-56) vorgesehen sind. (Fig. la-ld)9. Power semiconductor module according to claim 8, characterized in that m the circumferential wall (70) insulating bushings (59) for the contact elements (51-56) are provided. (Fig. La-ld)
10. Leistungshalbleitermodul nach Anspruch 9, dadurch gekennzeichnet, daß die Isolierdurchführungen (59) Glasdurch- führungen sind, welche jeweils m eine Ausnehmung der umlaufenden Wandung (70) eingebracht sind und ein Kontaktelement (51-56) hermetisch dicht umgeben.10. Power semiconductor module according to claim 9, characterized in that the insulating bushings (59) are glass bushings, each of which is provided with a recess in the peripheral wall (70) and hermetically surrounds a contact element (51-56).
11. Leistungshalbleitermodul nach Anspruch 10, dadurch ge- kennzeichnet, daß die umlaufende Wandung (70) zumindest teilweise an den senkrecht zu der Hauptoberfläche der Trägersubstrate (1-3) verlaufenden Stirnseiten (15,16,17) der Trägersubstrate festgelegt ist. (Fig. la-ld)11. Power semiconductor module according to claim 10, characterized in that the circumferential wall (70) is at least partially fixed to the end faces (15, 16, 17) of the carrier substrates that run perpendicular to the main surface of the carrier substrates (1-3). (Fig. La-ld)
12. Leistungshalbleitermodul nach Anspruch 1, dadurch gekennzeichnet, daß die umlaufende Wandung durch wenigstens einen geschlossen umlaufenden Rahmen (80) gebildet wird, der zwischen ein oberes und ein unteres Trägersubstrat (1,2,3) derart eingelegt ist, daß zumindest das wenigstens eine Halbleiterbauelement (40-47) vollständig von dem Rahmen (80) umgeben wird, wobei der Rahmen mit dem oberen Trägersubstrat und dem unteren Trägersubstrat dicht verbunden ist. (Fig. 2a, 2b, 3a, 3b)12. Power semiconductor module according to claim 1, characterized in that the peripheral wall is formed by at least one closed peripheral frame (80) which is inserted between an upper and a lower carrier substrate (1,2,3) such that at least one Semiconductor component (40-47) is completely surrounded by the frame (80), wherein the frame is tightly connected to the upper carrier substrate and the lower carrier substrate. (Fig. 2a, 2b, 3a, 3b)
13. Leistungshalbleitermodul nach Anspruch 12, dadurch gekennzeichnet, daß der Rahmen (80) ein Metallrahmen ist und mit einer umlaufenden Leiterbahn (38) des oberen Trägersubstrats und mit einer umlaufenden Leiterbahn (39) des unteren Trägersubstrats großflächig verlötet ist. 13. Power semiconductor module according to claim 12, characterized in that the frame (80) is a metal frame and is soldered over a large area to a circumferential conductor track (38) of the upper carrier substrate and to a circumferential conductor track (39) of the lower carrier substrate.
14. Leistungshalbleitermodul nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die elektrischen Anschlüsse der Halbleiterbauelemente (40-47) über Durchkontaktierungen (81- 86) m den Trägersubstraten (1,2,3) nach außen geführt und auf der Außenseite der äußeren Trägersubstrate (1,3) m t Kontaktelementen (51-56) elektrisch verbunden sind.14. Power semiconductor module according to claim 12 or 13, characterized in that the electrical connections of the semiconductor components (40-47) via vias (81- 86) m the carrier substrates (1,2,3) out and on the outside of the outer carrier substrates (1,3) mt contact elements (51-56) are electrically connected.
15. Leistungshalbleitermodul nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß m dem Stapel wenigstens ein Trägersubstrat (2) mit einer elastisch federnden Schicht15. Power semiconductor module according to one of claims 12 to 14, characterized in that m the stack at least one carrier substrate (2) with an elastically resilient layer
(90) angeordnet ist derart, daß der gebildete Stapel m einer Richtung senkrecht zur Ebene der Trägersubstrate (1,2,3) elastisch federnd komprimierbar ist. (Fig. 3a, 3b)(90) is arranged in such a way that the stack formed can be elastically and resiliently compressed in a direction perpendicular to the plane of the carrier substrates (1, 2, 3). (Fig. 3a, 3b)
16. Leistungshalbleitermodul nach Anspruch 15, dadurch gekennzeichnet, daß die elastisch federnde Schicht (90) aus einem elastisch verformbaren Kunststoff gefertigt ist.16. Power semiconductor module according to claim 15, characterized in that the elastically resilient layer (90) is made of an elastically deformable plastic.
17. Leistungshalbleitermodul nach Anspruch 15, dadurch ge- kennzeichnet, daß die elastisch federnde Schicht (90) durch mehrere in einer Ebene angeordnete Federelemente gebildet wird. 17. Power semiconductor module according to claim 15, characterized in that the resilient layer (90) is formed by a plurality of spring elements arranged in one plane.
EP00982969A 1999-10-09 2000-10-07 Power semiconductor module Withdrawn EP1145316A3 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19950026 1999-10-09
DE19950026A DE19950026B4 (en) 1999-10-09 1999-10-09 The power semiconductor module
PCT/DE2000/003529 WO2001027997A2 (en) 1999-10-09 2000-10-07 Power semiconductor module

Publications (2)

Publication Number Publication Date
EP1145316A2 true EP1145316A2 (en) 2001-10-17
EP1145316A3 EP1145316A3 (en) 2002-02-13

Family

ID=7925962

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00982969A Withdrawn EP1145316A3 (en) 1999-10-09 2000-10-07 Power semiconductor module

Country Status (7)

Country Link
US (1) US6697257B1 (en)
EP (1) EP1145316A3 (en)
JP (1) JP4886137B2 (en)
KR (1) KR100665933B1 (en)
DE (1) DE19950026B4 (en)
HU (1) HU225864B1 (en)
WO (1) WO2001027997A2 (en)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3780230B2 (en) 2002-07-03 2006-05-31 株式会社日立製作所 Semiconductor module and power conversion device
JP3673776B2 (en) 2002-07-03 2005-07-20 株式会社日立製作所 Semiconductor module and power conversion device
JP3847676B2 (en) * 2002-07-15 2006-11-22 三菱電機株式会社 Power semiconductor device
DE10258565B3 (en) * 2002-12-14 2004-08-12 Semikron Elektronik Gmbh Circuit arrangement for semiconductor components and method for the production
DE10303103B4 (en) * 2003-01-28 2009-07-09 Ixys Semiconductor Gmbh Semiconductor component, in particular power semiconductor component
DE10303463B4 (en) * 2003-01-29 2006-06-14 Infineon Technologies Ag Semiconductor device having at least two integrated in a housing and contacted by a common contact clip chips
DE10352079A1 (en) * 2003-11-08 2005-06-02 Robert Bosch Gmbh Electric motor, and method of making such
US7068515B2 (en) * 2004-11-24 2006-06-27 Hewlett-Packard Development Company, L.P. Multi-chip module with stacked redundant power
US7623349B2 (en) * 2005-03-07 2009-11-24 Ati Technologies Ulc Thermal management apparatus and method for a circuit substrate
DE102005039478B4 (en) 2005-08-18 2007-05-24 Infineon Technologies Ag Power semiconductor device with semiconductor chip stack and method for producing the same
JP4979909B2 (en) 2005-08-19 2012-07-18 株式会社日立製作所 Power converter
US7554188B2 (en) * 2006-04-13 2009-06-30 International Rectifier Corporation Low inductance bond-wireless co-package for high power density devices, especially for IGBTs and diodes
DE102006018161A1 (en) 2006-04-19 2007-10-25 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Electronic component module
JP4564937B2 (en) 2006-04-27 2010-10-20 日立オートモティブシステムズ株式会社 Electric circuit device, electric circuit module, and power conversion device
US8089150B2 (en) * 2006-11-14 2012-01-03 Rinehart Lawrence E Structurally robust power switching assembly
JP4694514B2 (en) * 2007-02-08 2011-06-08 トヨタ自動車株式会社 Semiconductor device cooling structure
DE102007025957A1 (en) * 2007-06-04 2008-12-11 Robert Bosch Gmbh A method and apparatus for fixing a surface substrate having an electric circuit or the like in an installation position
US7808788B2 (en) * 2007-06-29 2010-10-05 Delphi Technologies, Inc. Multi-layer electrically isolated thermal conduction structure for a circuit board assembly
US7911792B2 (en) * 2008-03-11 2011-03-22 Ford Global Technologies Llc Direct dipping cooled power module and packaging
JP5434914B2 (en) * 2008-06-12 2014-03-05 株式会社安川電機 Power module and control method thereof
DE102009045063C5 (en) * 2009-09-28 2017-06-01 Infineon Technologies Ag Power semiconductor module with molded-on heat sink, power semiconductor module system and method for producing a power semiconductor module
DE102010020900C5 (en) * 2010-05-18 2013-06-06 Semikron Elektronik Gmbh & Co. Kg Method for producing power semiconductor substrates
US8699225B2 (en) * 2012-03-28 2014-04-15 Delphi Technologies, Inc. Liquid cooled electronics assembly suitable to use electrically conductive coolant
CN104704629A (en) * 2012-10-16 2015-06-10 富士电机株式会社 Cooling structure and heat generating body
KR101482317B1 (en) * 2012-10-30 2015-01-13 삼성전기주식회사 Unit power module and power module package comprising the same
ITPI20130044A1 (en) * 2013-05-24 2014-11-25 Marco Ariani IMPROVED STRUCTURE OF SUPPORT FOR VARIOUS KIND ITEMS
JP6500563B2 (en) * 2015-03-31 2019-04-17 アイシン・エィ・ダブリュ株式会社 Switching element unit
EP3249685B1 (en) * 2016-05-24 2019-11-27 Mitsubishi Electric R&D Centre Europe B.V. System comprising at least one power module comprising at least one power die that is cooled by a liquid cooled busbar
WO2019012677A1 (en) * 2017-07-14 2019-01-17 新電元工業株式会社 Electronic module
JP7172847B2 (en) * 2019-05-15 2022-11-16 株式会社デンソー semiconductor equipment
TWI701991B (en) * 2019-07-08 2020-08-11 欣興電子股份有限公司 Circuit board structure
IT201900013743A1 (en) * 2019-08-01 2021-02-01 St Microelectronics Srl ENCAPSULATED ELECTRONIC POWER DEVICE, IN PARTICULAR BRIDGE CIRCUIT INCLUDING POWER TRANSISTORS, AND RELATED ASSEMBLY PROCEDURE

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE468884A (en) * 1945-06-02 1900-01-01
DE1439060B2 (en) * 1960-12-29 1970-08-13 Siemens AG, 1000 Berlin u. 8000 München Semiconductor rectifier arrangement
US3266125A (en) 1962-11-13 1966-08-16 Douglas Aircraft Co Inc Method for making electrical circuit modules
US3388302A (en) * 1966-12-30 1968-06-11 Coors Porcelain Co Ceramic housing for semiconductor components
US4218694A (en) * 1978-10-23 1980-08-19 Ford Motor Company Rectifying apparatus including six semiconductor diodes sandwiched between ceramic wafers
FR2525392A1 (en) * 1982-04-19 1983-10-21 Inst Elektrodinamiki Akademii Transistor module - with parallel elements of enhanced redundancy rate by fuse protection for pn-junctions
DE3322593A1 (en) * 1983-06-23 1985-01-10 Klöckner-Moeller Elektrizitäts GmbH, 5300 Bonn Semiconductor arrangement and method of producing it
GB2146174B (en) * 1983-09-06 1987-04-23 Gen Electric Hermetic power chip packages
EP0244767A3 (en) * 1986-05-05 1988-08-03 Silicon Power Corporation Hermetic semiconductor enclosure and process of manufacture
JPH0235453A (en) * 1988-07-25 1990-02-06 Sekisui Chem Co Ltd Photosensitive resin composition
JPH0514519Y2 (en) * 1988-08-30 1993-04-19
DE69015878T2 (en) * 1989-04-17 1995-07-13 Ibm Multi-layer circuit board structure.
DE3924823A1 (en) * 1989-07-27 1991-02-21 Telefunken Electronic Gmbh Semiconductor module with several semiconductors on basic substrate - has cover substrate for all semiconductors with conductive track configuration with terminal face(s)
US4965710A (en) * 1989-11-16 1990-10-23 International Rectifier Corporation Insulated gate bipolar transistor power module
JP2705368B2 (en) * 1991-05-31 1998-01-28 株式会社デンソー Electronic equipment
JP2854757B2 (en) * 1992-06-17 1999-02-03 三菱電機株式会社 Semiconductor power module
US5229917A (en) * 1992-07-24 1993-07-20 The United States Of America As Represented By The Secretary Of The Air Force VLSI integration into a 3-D WSI dual composite module
JP3022178B2 (en) * 1994-06-21 2000-03-15 日産自動車株式会社 Power device chip mounting structure
JP3879150B2 (en) * 1996-08-12 2007-02-07 株式会社デンソー Semiconductor device
KR100544033B1 (en) 1996-09-30 2006-01-23 지멘스 악티엔게젤샤프트 Microelectronic component with a sandwich design
SE511425C2 (en) * 1996-12-19 1999-09-27 Ericsson Telefon Ab L M Packing device for integrated circuits
US5986887A (en) * 1998-10-28 1999-11-16 Unisys Corporation Stacked circuit board assembly adapted for heat dissipation
JP2000174180A (en) * 1998-12-02 2000-06-23 Shibafu Engineering Kk Semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0127997A2 *

Also Published As

Publication number Publication date
HUP0200604A2 (en) 2002-06-29
HU225864B1 (en) 2007-11-28
DE19950026A1 (en) 2001-04-12
EP1145316A3 (en) 2002-02-13
JP2003511864A (en) 2003-03-25
DE19950026B4 (en) 2010-11-11
HUP0200604A3 (en) 2003-02-28
WO2001027997A3 (en) 2001-12-06
WO2001027997A2 (en) 2001-04-19
KR100665933B1 (en) 2007-01-09
JP4886137B2 (en) 2012-02-29
US6697257B1 (en) 2004-02-24
KR20010104308A (en) 2001-11-24

Similar Documents

Publication Publication Date Title
DE19950026B4 (en) The power semiconductor module
EP1843393B1 (en) Pressure contact type power semiconductor module
DE10360708B4 (en) Semiconductor module with a semiconductor stack, rewiring plate, and method of making the same
EP1648744B1 (en) Electronic unit and method for manufacturing an electronic unit
DE4021871C2 (en) Highly integrated electronic component
DE102009037257B4 (en) Power semiconductor module with circuit carrier and load connection element and manufacturing method thereof
DE19953191A1 (en) Electronic control unit
DE19801312A1 (en) Semiconductor element with semiconductor chip for multi-chip module
WO1999011107A1 (en) Assembly consisting of a substrate for power components and a cooling element and method for the production thereof
EP1429385A1 (en) Housing for power semiconductor modules
DE102006001767A1 (en) Semiconductor module with semiconductor chips and method for producing the same
EP0103067A2 (en) Cooling device for a plurality of integrated components assembled as a flat structure
DE10031951A1 (en) Multiple chip semiconducting module has adhesive layers with openings coinciding with contact points, conducting bodies for connecting between first and second chip contact points
DE102010041714A1 (en) Power semiconductor module, has base plate with hermetically sealed chamber for retaining cooling fluid, and circuit carrier with lower side firmly connected with base plate, where lower side is turned away from upper metallization
DE19722357C1 (en) Control unit
EP1631988B1 (en) Power semiconductor module
DE2528573A1 (en) SEMICONDUCTOR CIRCUIT CONNECTOR
DE10023823A1 (en) Multi-chip housing device has carrier supporting stacked chip components with lowermost chip component having contact coupled to terminal surface of carrier
DE10343300A1 (en) Semiconductor component such as a sensor housing has semiconductor section in a recess in a substrate connected to the upper face of a circuit board
DE2536957A1 (en) ELECTRONIC COMPONENT
DE60020509T2 (en) ELECTRONIC ASSEMBLY WITH A HEAT PLATE
WO2007045112A1 (en) Power housing for semiconductor chips and the arrangement thereof for heat dissipation
DE19821916A1 (en) Packaged semiconductor device has a ball grid array substrate
DE19648492A1 (en) Three=dimensional multi-chip module, e.g. memory module
DE102006045415A1 (en) Component e.g. integrated circuit, assembly, has molding material completely surrounding carrier e.g. printed circuit board, and component and partially surrounding electrical contact strip, and holes formed beneath component

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

XX Miscellaneous (additional remarks)

Free format text: DERZEIT SIND DIE WIPO-PUBLIKATIONSDATEN A3 NICHT VERFUEGBAR.

PUAK Availability of information related to the publication of the international search report

Free format text: ORIGINAL CODE: 0009015

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

17P Request for examination filed

Effective date: 20020606

RBV Designated contracting states (corrected)

Designated state(s): CH DE FR GB IT LI SE

17Q First examination report despatched

Effective date: 20080609

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20140501