EP1080412A1 - Verfahren zum zugriff auf einzeln adressierbare daten, datenverarbeitungssystem - Google Patents

Verfahren zum zugriff auf einzeln adressierbare daten, datenverarbeitungssystem

Info

Publication number
EP1080412A1
EP1080412A1 EP99930998A EP99930998A EP1080412A1 EP 1080412 A1 EP1080412 A1 EP 1080412A1 EP 99930998 A EP99930998 A EP 99930998A EP 99930998 A EP99930998 A EP 99930998A EP 1080412 A1 EP1080412 A1 EP 1080412A1
Authority
EP
European Patent Office
Prior art keywords
ram
adr
address
date
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP99930998A
Other languages
English (en)
French (fr)
Inventor
Günter MOSER
Rudolf Bichler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP1080412A1 publication Critical patent/EP1080412A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the memory means RAM consist of several Speicherzel ⁇ len, where individually addressable data DAT can be stored, and an address ADR which is assigned in each case.
  • the memory means RAM has a memory area SPE_RAM, which can be formed by a register in which one or more addresses ADR_RAM_ALT of memory cells which were previously accessed are stored.
  • ALG1 it is also possible to determine a suitable algorithm ALG1 from several predetermined algorithms ALGi.
  • Information about the fact that the new address ADR_RAM_NEU can be determined from an old address ADR_RAM_ALT by means of an algorithm ALG and possibly information about the type of the algorithm ALGI are provided via the control bus C BUS Control means STE_RAM telt of the memory means RAM übermit ⁇ .
  • the new address ADR_RAM_NEU is determined from the old address ADR_RAM_ALT using the algorithm ALG or ALG1 known there ADR_RAM_NEU (ADR_RAM_ALT; ALG1).

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

Verfahren zum Zugriff auf einzeln adressierbare Daten, bei dem die Adresse eines Datums, auf das zugegriffen werden soll, nicht über den Adressbus zum entsprechenden elektronischen Bauelement übertragen wird, sondern mittels eines Algorithmus im Bauelement selbst aus einer Adresse eines Datums, auf das zuvor zugegriffen wurde, ermittelt wird. Dadurch ist ein stromsparender Zugriff auf Daten möglich, der insbesondere in mobilen elektrischen Geräten von Vorteil ist.

Description

Beschreibung
Verfahren zum Zugriff auf einzeln adressierbare Daten, Daten¬ verarbeitungssystem
Die Erfindung bezieht sich auf ein Verfahren zum Zugriff auf einzeln adressierbare Daten und ein für dieses Verfahren geeignetes Datenverarbeitungssystem, insbesondere zum Einsatz in mobilen elektronischen Geräten.
Moderne elektronische Geräte, insbesondere datenverarbeitende Geräte oder Kommunikationsgeräte, verfügen über eine Steuereinrichtung und separat davon gebildete elektronische Bauelemente, wie Speichermittel oder andere elektronische Bauele- mente, die einzeln adressierbare Daten enthalten. So sind beispielsweise Speichermittel in einzeln adressierbare Speicherzellen und die darin gespeicherten Daten gegliedert. Um Daten von diesen Speicherzellen zu lesen bzw. dort abzulegen, ist die Steuereinrichtung durch einen Adress-, einen Daten- und einen Steuerbus mit dem Speichermittel verbunden. Unter einem Bus versteht man in diesem Zusammenhang eine Gruppe von Leitungen, an die mehrere Bauelemente angeschlossen sein können.
Zu Beginn jedes Buszyklus wird am Adressbus die Adresse der betreffenden Speicherzelle angelegt. Über den Steuerbus signalisiert die Steuereinrichtung, welche Art von Datentransfer (Lesen oder Schreiben) stattfinden soll. Außerdem regelt der Steuerbus den genauen zeitlichen Ablauf der einzelnen Phasen jedes Buszyklus. Über den Datenbus findet schließlich der eigentliche Datentransfer statt. Die Anzahl seiner Leitungen bestimmt daher, wie viele Bit gleichzeitig zwischen Steuereinrichtung und Speichermittel übertragen werden können. Ein derartiges Bussystem wird von zahllosen Logikgattern innerhalb der Steuereinrichtung gesteuert. Außerdem kann die Steuereinrichtung über sogenannte Register verfügen. Dies sind Speicherzellen, die sich innerhalb der Steuereinrichtung befinden und daher ohne Datentransfer über das Bussystem angesprochen werden können.
Bei bisher verwendeten Zugriffsverfahren von externen Steuer¬ einrichtungen auf separat davon gebildete Bauelemente, wie Speicherbausteine oder zusammengefaßte Speicherbausteine, mittels eines digitalen Bussystems war das wesentliche Krite- rium die Geschwindigkeit dieses Zugriffs bzw. die Zeitdauer, die dieser Zugriff auf die Daten einer Speicherzelle benötigt. Dabei stellte sich das oben beschriebene Verfahren, bei dem vor jedem Zugriff auf eine Speicherzelle die entsprechende Adresse auf den Adressbus gelegt wird, als zuverlässig und schnell heraus, so daß Modifikationen an diesem Zugriffsverfahren nicht erstrebenswert schienen.
In letzter Zeit zeigte sich allerdings, daß insbesondere bei mobilen elektronischen Geräten, wie Mobilfunkendgeräten oder tragbaren Computern, nicht nur die Geschwindigkeit des Zugriffs, sondern auch der Stromverbrauch durch einen derartigen Zugriff auf ein einzeln adressierbares Datum bzw. eine Speicherzelle ein entscheidendes Kriterium ist.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren und ein Datenverarbeitungssystem anzugeben, mit denen auf effiziente und zuverlässige Weise ein stromsparender Zugriff auf einzeln adressierbare Daten ermöglicht wird.
Diese Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Erfindung beruht demnach auf dem Gedanken, daß die Adres- se eines einzeln adressierbaren Datums, auf das als nächstes zugegriffen werden soll, innerhalb des entsprechenden Bauelementes gemäß einem Algorithmus aus der Adresse eines einzeln adressierbaren Datums, auf das zuvor zugegriffen wurde, er¬ mittelt wird.
Dadurch wird erreicht, daß zumindest in den Fällen, in denen sich eine neue Adresse aus einer alten Adresse gemäß einem Algorithmus bestimmen läßt, die neue Adresse nicht über den Adressbus an das entsprechende Bauelement übermittelt werden muß, dadurch keine Signale über den Adressbus übertragen wer¬ den müssen und somit Strom gespart werden kann.
Im Rahmen der vorliegenden Anmeldung versteht man unter elektronisches Bauelement jedes Element, das einzeln adressierbare Daten enthält, wie beispielsweise Speicherbausteine, Speichermodule, zusammengefaßte Speicherbausteine usw.
Eine Weiterbildung der Erfindung sieht vor, daß in der externen Steuereinrichtung und in einem Bauelement eine oder mehrere Adressen von einem oder mehreren Daten, auf die zuvor zugegriffen wurde, zwischengespeichert werden, innerhalb der Steuereinrichtung ermittelt wird, ob sich die Adresse eines Datums, auf das zugegriffen werden soll, gemäß einem vorgegebenen Algorithmus aus einer der zwischengespeicherten Adressen bestimmen läßt und gegebenenfalls Informationen hierüber oder sogar über den zu verwendenden Algorithmus an das Bau- ele ent signalisiert werden.
Durch das Einbringen der Erfindung in die in der Praxis häufig vorkommenden Systeme, bei denen zumindest zeitweise abwechselnd auf ein flüchtiges und ein nichtflüchtiges Spei- chermittel zugegriffen wird, ergibt sich eine besonders große Energieersparnis, die insbesondere bei mobilen Geräten, wie Mobilfunkendgeräten von großer Bedeutung ist.
Die Erfindung wird im Folgenden anhand bevorzugter Ausfüh- rungsbeispiele näher beschrieben. Zur Erläuterung der Ausführungsbeispiele dienen die nachstehend aufgelisteten Figuren. Es zeigen :
Figur 1 eine schematische Darstellung einer Steuereinrichtung und zweier Speichermittel
Figur 2 eine schematische Darstellung eines Lesezugriffs auf das Datum eines RAM-Speichermittel, dessen Adresse zwischengespeichert wird
Figur 1 zeigt exemplarisch den Zugriff der Steuereinrichtung STE auf Speichermittel RAM, ROM über ein digitales Bussystem. Da die Speichermittel insbesondere zum Einsatz in einem mobilen elektronischen Gerät, wie einem Mobilfunkendgerät vorgesehen sind und daher robust gegen Erschütterungen sein sol- len, handelt es sich bei den Speichermitteln vorteilhafterweise um flüchtige RAM-Speichermittel RAM oder nichtflüchtige ROM-Speichermittel ROM, wie EPROM- oder Flash-Speichermittel.
Die Erfindung ist aber auch für den Zugriff auf andere elek- tronische Bauelemente geeignet. So erfordert das Abfragen der Uhrzeit von einem Bauelement mit Echtzeituhrfunktion über ein digitales Bussystem auch das Lesen von einzeln adressierbaren Daten. Dabei kann der lesende Zugriff auf die Stundeninformation an einer anderen Adresse erfolgen als der lesende Zu- griff auf die Minutenfunktion oder der schreibende Zugriff auf die Stundeninformation zur Einstellung der Uhrzeit. Einem Fachmann sind viele andere Bauelemente mit einzeln adressierbaren Daten bekannt.
Die Erfindung kann innerhalb eines Datenverarbeitungssystems bei einem Bauelement oder bei mehreren Bauelementen angewendet werden. Im folgenden ist zunächst die Anwendung des erfindungsgemäßen Zugriffs auf ein RAM-Speichermittel beschrieben.
Eine externe Steuereinrichtung STE, die beispielsweise durch einen Prozessor oder einen MikroController realisiert sein kann und in einem elektronischen Gerät eingebaut ist, verfügt über Speichermittel SPE_STE, die durch Register oder Spei- cherbausteine realisiert sein können, in denen eine oder meh¬ rere Adressen ADR_RAM_ALT von Daten DAT eines Speichermittels RAM auf die zuvor zugegriffen wurde, abgespeichert sind.
"extern" bedeutet dabei außerhalb der Speichermittel RAM, ROM.
Die Speichermittel RAM, ROM bestehen aus mehreren Speicherzel¬ len, in denen einzeln adressierbare Daten DAT abgespeichert werden können, und denen jeweils eine Adresse ADR zugeordnet ist. Außerdem verfügt das Speichermittel RAM über einen Speicherbereich SPE_RAM, der durch ein Register gebildet sein kann, in dem eine oder mehrere Adressen ADR_RAM_ALT von Speicherzellen, auf die zuvor zugegriffen wurde, abgespeichert sind.
Die Speichermittel RAM, ROM können in größere und kleinere Teilblöcke gegliedert sein und die Adressierung entsprechend erfolgen (1.1.1 1.1.2) .
Die externe Steuereinrichtung STE und die davon separat gebildeten Speichermittel RAM, ROM sind über ein Bussystem miteinander verbunden. Ein Steuerbus C_BUS übermittelt zunächst die Art des Zugriffs auf ein Speichermittel RAM, ROM, ein Adressbus ADR_BUS übermittelt zunächst die Adresse ADR des Datums, auf das zugegriffen werden soll, und ein Datenbus D_BUS übermittelt die Daten zwischen Speichermittel RAM, ROM und Steuereinrichtung STE.
Die Steuereinrichtung STE ermittelt, ob sich die Adresse
ADR_RAM_NEU eines Datums DAT, auf das als nächstes zugegriffen werden soll, aus einer Adresse ADR_RAM_ALT eines Datums, auf das zuvor zugegriffen wurde, mittels eines Algorithmus ermitteln läßt und signalisiert die entsprechenden Informa- tionen über den Steuerbus C_BUS an das entsprechende Speichermittel RAM und eine Steuereinrichtung STE_RAM, die im oder am Speichermittel RAM realisiert ist. Bei einer Ausführungsvariante gibt es nur einen Algorithmus, der sowohl der Steuereinrichtung STE als auch der Steuerein¬ richtung STE_RAM des Speichermittels RAM bekannt ist. In die- sem Fall wird der Steuereinrichtung STE_RAM lediglich signalisiert, daß sich die Adresse ADR_RAM_NEU eines Datums DAT, auf das als nächstes zugegriffen werden soll, aus einer Adresse ADR_RAM_ALT eines Datums DAT, auf das zuvor zugegrif¬ fen wurde, mittels dieses bekannten Algorithmus ermitteln läßt.
Bei einer anderen Ausführungsvariante gibt es mehrere Algorithmen ALGi, die sowohl der Steuereinrichtung STE als auch der Steuereinrichtung STE_RAM des Speichermittels RAM bekannt sind. In diesem Fall wird der Steuereinrichtung STE_RAM zusätzlich signalisiert, gemäß welchem dieser bekannten Algorithmen sich die Adresse ADR_RAM_NEU eines Datums DAT, auf das als nächstes zugegriffen werden soll, aus einer Adresse ADR_RAM_ALT eines Datums DAT, auf das zuvor zugegriffen wur- de, ermitteln läßt. Ein Beispiel für mehrere Algorithmen ist das Inkrementieren der Adressen bei Lesezugriff und das De- krementieren bei Schreibzugriff.
Für die zusätzliche Signalisierung der Art des Algorithmus kann auch eine zusätzliche Steuerleitung oder spezielle Kombinationen der bestehenden Steuerleitungen genutzt werden.
Anstatt die Adresse ADR_RAM_NEU des Datums DAT, auf das als nächstes zugegriffen werden soll, über den Adressbus ADR_BUS zu übermitteln, wird diese Adresse ADR_RAM_NEU in der Steuereinrichtung STE_RAM des Speichermittels RAM mittels des vorgegebenen Algorithmus aus der Adresse ADR_RAM_ALT ermittelt und als Zugriffsadresse verwendet. Die Steuereinrichtung STE_RAM, die im oder am Speichermittel realisiert ist, kann durch einen Hardwarezähler oder einen mehrstufigen Hardwarezähler realisiert sein, wobei die unterschiedlichen Stufen der Gliederung der Adressen der Speicherzellen entsprechen. Da oft auf aufeinanderfolgende Speicherzellen (1.1.1 1.1.2 oder 1.1.1 2.1.1) zugegriffen wird (z.B. lineare Codefolge im Programm-ROM) , muß bei Einsatz der Erfindung der Adressbu- streiber in diesen Fällen nicht aktiviert werden, was zu ei¬ ner Senkung des Stromverbrauchs führt. Dieser Effekt macht sich insbesondere dann bemerkbar, wenn zwischen den Zugriffen auf zwei Daten DAT mit zwei aufeinanderfolgenden Adressen eines Speichermittels ROM auf ein anderes Speichermittel RAM zugegriffen wird, weil in diesem Fall die Adressleitungen oft ihren Zustand (0 auf 1 und umgekehrt) wechseln, was den Stromverbrauch erhöht.
Figur 2 zeigt ein Flußdiagramm für den Fall eines Lesezu- griffs auf ein Datum mit der Adresse ADR_RAM_NEU.
Es zeigt auf der linken Seite die Verfahrensschritte, die auf der Seite der Steuereinrichtung STE ablaufen, und auf der rechten Seite Verfahrensschritte, die auf der Seite der Steu- ereinrichtung STE_RAM des Speichermittels RAM ablaufen.
Um den Befehl, ein Datum DAT mit der Adresse ADR_RAM_NEU zu lesen L (ADR_RAM_NEU) auszuführen, wird zunächst diese Adresse ADR_RAM_NEU mit der Adresse ADR_RAM_ALT eines Datums DAT, auf das zuvor zugegriffen wurde, verglichen VGL (ADR_RAM_NEU; ADR_RAM_ALT) . Dabei wird festgestellt, ob sich die neue Adresse ADR_RAM_NEU mittels eines Algorithmus ALG aus einer alten Adresse ADR_RAM_ALT ermitteln läßt. Falls dies nicht der Fall ist, wird die Adresse ADR_RAM_NEU über den Adressbus ADR_BUS zum Speichermittel RAM übermittelt.
Es ist auch möglich, aus mehreren vorgegebenen Algorithmen ALGi, einen passenden Algorithmus ALG1 zu ermitteln. Informationen darüber, daß sich die neue Adresse ADR_RAM_NEU mittels eines Algorithmus ALG aus einer alten Adresse ADR_RAM_ALT ermitteln läßt und gegebenenfalls Informationen über den Typ des Algorithmus ALGI, werden über den Steuerbus C BUS zur Steuereinrichtung STE_RAM des Speichermittels RAM übermit¬ telt. Dort wird die neue Adresse ADR_RAM_NEU aus der alten Adresse ADR_RAM_ALT mittels des dort bekannten Algorithmus ALG oder ALG1 ermittelt ADR_RAM_NEU (ADR_RAM_ALT ; ALG1) .
Beispielsweise ergibt sich die neue Adresse ADR_RAM_NEU aus der alten Adresse ADR_RAM_ALT durch das Hochzählen der Adresse bzw. eines Teils der Adresse durch einen Hardwarezähler. Anschließend wird das Datum DAT mit der Adresse ADR_RAM_NEU DAT (ADR_RAM_NEU) über den Datenbus D_BUS zur externen Steuer¬ einrichtung STE übertragen und kann dort weiterverarbeitet werden.
Bei einer Ausführungsvariante der Erfindung wird nun diese neue Adresse ADR_RAM_NEU zur alten Adresse ADR_RAM_ALT und wird sowohl in der Steuereinrichtung STE bzw. in den dazugehörigen Speichermitteln SPE_STE, als auch in einem Speicherbereich SPE_RAM des Speichermittels RAM als ADR_RAM_ALT zwi- schengespeichert .
Analog zu der oben beschriebenen Verwendung des erfindungsge- mäßen Zugriffs auf ein RAM-Speichermittel, kann auch der Zugriff auf ein ROM-Speichermittel erfolgen. Dabei ist die zwischengespeicherte Adresse mit ADR_ROM_ALT bezeichnet.
Im Folgenden wird die Erfindung anhand eines konkreten Beispiels, bei dem das Lesen von zu bearbeitenden Daten (Variablen) aus dem RAM-Speichermittel RAM durch einen im ROM-Speichermittel ROM liegenden Programmcode gesteuert wird.
Eine im ROM-Speichermittel ROM ab Adresse ADR_ROM liegende Code-Sequenz, die einen bestimmten ab Adresse ADR_RAM im RAM- Speichermittel RAM liegenden Teil der Daten einliest, ist folgendermaßen aufgebaut:
l.Hole Datum von Adresse (1. Befehl) 2. Schaue nächstes Datum an (2. Befehl) 3.Muß dieses Datum auch noch gelesen werden? (3. Befehl) 4. enn ja, beginne wieder von vorne. (4. Befehl)
Diese Schleife wird solange durchlaufen, bis das letzte zu lesende Datum gelesen ist.
Bei einem herkömmlichen Verfahren werden dabei auch folgende Informationen über das Bussystem übertragen:
Erklärung Datenbus Adressbus
1. Befehl aus ROM holen 1. Befehl ADR ROM
1. Datum holen 1. Datum ADR RAM
2. Befehl aus ROM holen 2. Befehl ADR ROM + 1
3. Befehl aus ROM holen 3. Befehl ADR ROM + 2
4. Befehl aus ROM holen 4. Befehl ADR ROM + 3
1. Befehl aus ROM holen 1. Befehl ADR ROM
2. Datum holen 2. Datum ADR RAM + 1
2. Befehl aus ROM holen 2. Befehl ADR ROM + 1
3. Befehl aus ROM holen 3. Befehl ADR ROM + 2
4. Befehl aus ROM holen 4. Befehl ADR ROM + 3
1. Befehl aus ROM holen 1. Befehl ADR ROM
3. Datum holen 2. Datum ADR RAM + 2
2. Befehl aus ROM holen 2. Befehl ADR ROM + 1
3. Befehl aus ROM holen 3. Befehl ADR ROM + 2
4. Befehl aus ROM holen 4. Befehl ADR ROM + 3
1. Befehl aus ROM holen 1. Befehl ADR ROM
4. Datum holen 4. Datum ADR RAM + 3
2. Befehl aus ROM holen 2. Befehl ADR ROM + 1
3. Befehl aus ROM holen 3. Befehl ADR ROM + 2
4. Befehl aus ROM holen 4. Befehl ADR ROM + 3
1. Befehl aus ROM holen 1. Befehl ADR ROM
5. Datum holen 5. Datum ADR RAM + 4
• • •
• • •
• • • Es ist zu sehen, daß vor und nach den Zugriffen auf das RAM- Speichermittel RAM der Adress-Bus auf vielen Leitungen mit großer Wahrscheinlichkeit seinen Zustand ändert, was zu einem hohen Stromverbrauch führt.
Bei einem erfindungsgemäßen Verfahren, bei dem im RAM- Speichermittel RAM die Adresse des Datums, auf das zuletzt zugegriffen wurde, abgespeichert wird werden auch folgende Informationen über das Bussystem übertragen:
Erklärung Datenbus Adressbus
1. Befehl aus ROM holen 1. Befehl ADR ROM
1. Datum holen 1. Datum ADR RAM
2. Befehl aus ROM holen 2. Befehl ADR ROM + 1
3. Befehl aus ROM holen 3. Befehl ADR ROM + 2
4. Befehl aus ROM holen 4. Befehl ADR ROM + 3
1. Befehl aus ROM holen 1. Befehl ADR ROM
2. Datum holen 2. Datum
2. Befehl aus ROM holen 2. Befehl ADR ROM + 1
3. Befehl aus ROM holen 3. Befehl ADR ROM + 2
4. Befehl aus ROM holen 4. Befehl ADR ROM + 3
1. Befehl aus ROM holen 1. Befehl ADR ROM
3. Datum holen 2. Datum
2. Befehl aus ROM holen 2. Befehl ADR ROM + 1
3. Befehl aus ROM holen 3. Befehl ADR ROM + 2
4. Befehl aus ROM holen 4. Befehl ADR ROM + 3
1. Befehl aus ROM holen 1. Befehl ADR ROM
4. Datum holen 4. Datum
2. Befehl aus ROM holen 2. Befehl ADR ROM + 1
3. Befehl aus ROM holen 3. Befehl ADR ROM + 2
4. Befehl aus ROM holen 4. Befehl ADR ROM + 3
1. Befehl aus ROM holen 1. Befehl ADR ROM
5. Datum holen 5. Datum
• • •
• • •
• • • Da die Adressen der Daten im RAM-Speichermittel, auf die zu¬ gegriffen werden soll in aufsteigender Reihenfolge durchge¬ führt werden, ist es erfindungsgemäß nicht immer erforder- lieh, die Adresse für das Datum am Adressbus anzulegen. Dies führt zu einer Stromersparnis, da weniger Zustandsänderungen am Adressbus durchgeführt werden müssen.
Bei einem erfindungsgemäßen Verfahren, bei dem im RAM- Speichermittel RAM und im ROM-Speichermittel ROM die Adresse des Datums, auf das zuletzt zugegriffen wurde, abgespeichert wird werden auch folgende Informationen über das Bussystem übertragen:
Erklärung Datenbus Adressbus
1. Befehl aus ROM holen 1. Befehl ADR ROM
1. Datum holen 1. Datum ADR RAM
2. Befehl aus ROM holen 2. Befehl
3. Befehl aus ROM holen 3. Befehl
4. Befehl aus ROM holen 4. Befehl
1. Befehl aus ROM holen 1. Befehl ADR ROM
2. Datum holen 2. Datum
2. Befehl aus ROM holen 2. Befehl
3. Befehl aus ROM holen 3. Befehl
4. Befehl aus ROM holen 4. Befehl
1. Befehl aus ROM holen 1. Befehl ADR ROM
3. Datum holen 2. Datum
2. Befehl aus ROM holen 2. Befehl
3. Befehl aus ROM holen 3. Befehl
4. Befehl aus ROM holen 4. Befehl
1. Befehl aus ROM holen 1. Befehl ADR ROM
4. Datum holen 4. Datum
2. Befehl aus ROM holen 2. Befehl
3. Befehl aus ROM holen 3. Befehl
4. Befehl aus ROM holen 4. Befehl
1. Befehl aus ROM holen 1. Befehl ADR ROM
Es ist zu sehen, daß nun noch weniger Zustandsänderungen am Adressbus auftreten. Je nach verwendetem Algorithmus und angewandter Steuersignalisierung, ist es auch möglich, daß noch weniger Adressen über den Adressbus übertragen werden müssen.

Claims

Patentansprüche
1. Verfahren zum Zugriff einer Steuereinrichtung (STE) auf einzeln adressierbare Daten (DAT) mehrerer elektronischer Bauelemente (ROM, RAM) mittels eines digitalen Bussystems, bei dem die Adresse (ADR_RAM_NEU) des Datums eines Bauelementes (RAM) , auf das zugegriffen werden soll, innerhalb des Bauele¬ mentes (RAM) gemäß einem Algorithmus aus der Adresse (ADR_RAM_ALT) eines Datums dieses Bauelementes (RAM), auf das zuvor zugegriffen wurde, ermittelt wird.
2. Verfahren nach Anspruch 1, bei dem a) zumindest innerhalb eines Bauelementes (RAM) die Adresse (ADR_RAM_ALT) zumindest eines Datums dieses Bauelementes, auf das zuvor zugegriffen wurde, zwischengespeichert wird, b) in der Steuereinrichtung (STE) die Adresse (ADR_RAM_ALT) zumindest eines Datums zumindest eines Bauelementes (RAM) , auf das zuvor zugegriffen wurde, zwischengespeichert wird, c) ermittelt wird, ob sich die Adresse (ADR_RAM_NEU) des Datums eines Bauelementes (RAM) , auf das zugegriffen werden soll, gemäß einem vorgegebenen Algorithmus aus einer zwischengespeicherten Adresse (ADR_RAM_ALT) bestimmen läßt, und d) gegebenenfalls dies dem Bauelement (RAM) signalisiert wird.
3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem für den Fall, daß sich die Adresse (ADR_RAM_NEU) eines Datums, auf das zugegriffen werden soll, gemäß einem vorgegebe- nen Algorithmus aus der Adresse (ADR_RAM_ALT) eines Datums, auf das zuvor zugegriffen wurde, ergibt, die Adresse (ADR_RAM_NEU) eines Datums, auf das zugegriffen werden soll, nicht von der Steuereinrichtung (STE) zum Bauelement (RAM) übermittelt wird, sondern die Adresse (ADR_RAM_NEU) des Da- tums, auf das zugegriffen werden soll, innerhalb des Bauelementes (RAM) gemäß einem vorgegebenen Algorithmus aus der Adresse (ADR_RAM_ALT) eines Datums, auf das zuvor zugegriffen wurde, ermittelt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem Informationen über den zu verwendenden Algorithmus (ALG_1) dem Bauelement (RAM) signalisiert werden.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem zumindest auf einen Teil der Bauelemente (RAM, ROM) zumindest zeitweise abwechselnd zugegriffen wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem es sich zumindest bei einem Teil der Bauelemente um ein flüchtiges (RAM) und ein nichtflüchtiges (ROM) Speichermittel handelt.
7. Datenverarbeitungssystem mit a) einer Steuereinrichtung (STE) , die einen Speicherbereich (SPE_STE) zur Zwischenspeicherung der Adresse (ADR_RAM_ALT) zumindest eines Datums zumindest eines Bauelementes (RAM) , auf das zuvor zugegriffen wurde, aufweist, b) mehreren elektronischen Bauelementen (ROM, RAM) mit einzeln adressierbaren Daten (DAT) , wobei zumindest ein Bauelement (RAM) einen Speicherbereich (SPE_RAM) zur Zwischenspeicherung der Adresse (ADR_RAM_ALT ) zumindest eines Datums, auf das zuvor zugegriffen wurde, aufweist, und eine integrierte Steuereinrichtung (STE_RAM) zur Ermittlung der Adresse (ADR_RAM_NEU) eines Datums, auf das zugegriffen werden soll, mittels eines vorgegeben Algorithmus aus einer zwischenge- speicherten Adresse (ADR_RAM_ALT) aufweist, und c) einem digitalen Bussystem zum Zugriff der Steuereinrichtung (STE) auf die einzeln adressierbaren Daten (DAT) und zur Übermittlung von Informationen über die Verwendung eines Algorithmus zur Ermittlung einer Adresse (ADR_RAM_NEU) eines Datums, auf das zugegriffen werden soll, von der Steuereinrichtung (STE) zu zumindest einem Bauelement (RAM) .
8. Datenverarbeitungssystem nach Anspruch 7, bei dem für den Fall, daß sich die Adresse (ADR_RAM_NEU) ei¬ nes Datums, auf das zugegriffen werden soll, gemäß einem vor¬ gegebenen Algorithmus aus der Adresse (ADR_RAM_ALT ) eines Da- tums, auf das zuvor zugegriffen wurde, ergibt, die Adresse (ADR_RAM_NEU) eines Datums, auf das zugegriffen werden soll, nicht von der Steuereinrichtung (STE) zum Bauelement (RAM) übermittelt wird, sondern die Adresse (ADR_RAM_NEU) des Da¬ tums, auf das zugegriffen werden soll, innerhalb des Bauele- mentes (RAM) gemäß einem vorgegebenen Algorithmus aus der
Adresse (ADR_RAM_ALT) eines Datums, auf das zuvor zugegriffen wurde, ermittelt wird.
9. Datenverarbeitungssystem nach einem der .Ansprüche 7 bis 8, bei dem auch Informationen über den zu verwendenden Algorithmus über das digitale Bussystem von der Steuereinrichtung
(STE) zu zumindest einem Bauelement (RAM) übermittelt wird.
10. Datenverarbeitungssystem nach einem der Ansprüche 7 bis 9, bei dem zumindest auf einen Teil der Bauelemente (RAM, ROM) zumindest zeitweise abwechselnd zugegriffen wird.
11. Datenverarbeitungssystem nach einem der Ansprüche 7 bis 10, bei dem es sich zumindest bei einem Teil der Bauelemente um ein flüchtiges (RAM) und ein nichtflüchtiges (ROM) Speichermittel handelt.
EP99930998A 1998-05-26 1999-05-03 Verfahren zum zugriff auf einzeln adressierbare daten, datenverarbeitungssystem Withdrawn EP1080412A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19823478 1998-05-26
DE19823478 1998-05-26
PCT/DE1999/001314 WO1999061988A1 (de) 1998-05-26 1999-05-03 Verfahren zum zugriff auf einzeln adressierbare daten, datenverarbeitungssystem

Publications (1)

Publication Number Publication Date
EP1080412A1 true EP1080412A1 (de) 2001-03-07

Family

ID=7868957

Family Applications (1)

Application Number Title Priority Date Filing Date
EP99930998A Withdrawn EP1080412A1 (de) 1998-05-26 1999-05-03 Verfahren zum zugriff auf einzeln adressierbare daten, datenverarbeitungssystem

Country Status (3)

Country Link
EP (1) EP1080412A1 (de)
CN (1) CN1303498A (de)
WO (1) WO1999061988A1 (de)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4479178A (en) * 1981-07-02 1984-10-23 Texas Instruments Incorporated Quadruply time-multiplex information bus
JPH10500790A (ja) * 1994-04-13 1998-01-20 エリクソン インコーポレイテッド 大容量メモリの効率的アドレッシング

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9961988A1 *

Also Published As

Publication number Publication date
CN1303498A (zh) 2001-07-11
WO1999061988A1 (de) 1999-12-02

Similar Documents

Publication Publication Date Title
DE19882486B4 (de) Synchroner, nicht-flüchtiger Seitenmodus-Speicher
DE2646162C3 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
DE1956604A1 (de) Datenverarbeitungsanlage mit einem Speichersystem
DE2948159A1 (de) Integrierter speicherbaustein mit waehlbaren betriebsfunktionen
DE2515696A1 (de) Anordnung zum selektiven loeschen von teilen beziehungsweise zum ersatz von daten in einem cache-speicher
DE2533403A1 (de) Datenverarbeitungssystem
DE2536622C2 (de) Verzweigungssteuerung mit flexibler Auswahl von Steuerworten
DE2542010A1 (de) Datenverarbeitende anlage
DE3123444A1 (de) Verfahren und anordnung zum nichtfluechtigen speichern des zaehlerstandes einer elektronischen zaehlschaltung
DE1524773C3 (de) Adressierungssystem für Speichervorrichtungen
EP1352318B1 (de) Mikroprozessorschaltung für tragbare datenträger
DE102017103214A1 (de) Verfahren und Vorrichtungen zur Verwaltung eines nichtflüchtigen digitalen Informationsspeichers
EP1080412A1 (de) Verfahren zum zugriff auf einzeln adressierbare daten, datenverarbeitungssystem
EP1548603B1 (de) Verfahren und Vorrichtung zum Steuern eines Speicherzugriffs
EP1101170B1 (de) Interface-schaltung und verfahren zur übertragung von daten zwischen einer seriellen schnittstelle und einem prozessor
DE19612439C2 (de) Halbleiterspeichervorrichtung
DE1163579B (de) Steuerwerk einer digitalen programmgesteuerten Rechenmaschine
DE3013618C2 (de) Schaltungsanordnung zur Bildung zweier miteinander in Beziehung stehender reeller Adressen aus einer zweiteiligen virtuellen Adresse
DE1449816C3 (de) Schaltungsanordnung zur Steuerung des Zugriffs zu einem Magnettrommelspeicher
EP0214390A1 (de) Freigabeverfahren für einen zugriffskontrollierten Anwenderspeicher und Anordnung zur Durchführung des Verfahrens
DE10340010B4 (de) Verfahren und Vorrichtung zum sicheren Speichern von Daten
DE2702586B2 (de) Schaltungsanordnung zum Steuern des Speicherzugriffs bei einem Rechner
DE2836873C2 (de) Speichersystem mit wahlfreiem Zugriff
DE102006013759B4 (de) Verfahren und Recheneinheit zum Betreiben einer Speichereinrichtung
DE2451984C2 (de) Datenverarbeitungsanlage

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20000925

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB

17Q First examination report despatched

Effective date: 20011009

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20020220