EP0971279B1 - Verfahren zum Abgleichen eines Widerstandes in einer integrierten Schaltung und Vorrichtung zur Durchführung dieses Verfahrens - Google Patents

Verfahren zum Abgleichen eines Widerstandes in einer integrierten Schaltung und Vorrichtung zur Durchführung dieses Verfahrens Download PDF

Info

Publication number
EP0971279B1
EP0971279B1 EP19990113054 EP99113054A EP0971279B1 EP 0971279 B1 EP0971279 B1 EP 0971279B1 EP 19990113054 EP19990113054 EP 19990113054 EP 99113054 A EP99113054 A EP 99113054A EP 0971279 B1 EP0971279 B1 EP 0971279B1
Authority
EP
European Patent Office
Prior art keywords
resistor
resistance
integrated circuit
voltage
ref
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP19990113054
Other languages
English (en)
French (fr)
Other versions
EP0971279A1 (de
Inventor
Ekkehart-Peter Wagner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP0971279A1 publication Critical patent/EP0971279A1/de
Application granted granted Critical
Publication of EP0971279B1 publication Critical patent/EP0971279B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Definitions

  • the control circuit including the reference current source I ref is switched off, ie switch S2 is opened (by a command from the integrated circuit IS or from outside) and the second switch is switched to its other position.
  • the resistor RM is connected to the integrated circuit IS and the gate voltage V G is "frozen” for a certain period, which depends on the quality of the capacitor C1.
  • the resistance RM remains constant for a certain time and can be refreshed by repeated trimming processes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Abgleichen eines Widerstandes in einer integrierten Schaltung nach dem Oberbegriff des Anspruchs 1. Die Erfindung betrifft auch eine Vorrichtung zur Durchführung dieses Verfahrens.
Widerstände in integrierten Schaltungen, insbesondere in MOS-Technologie, weisen in der Regel einen Toleranzbereich von bis zu ±30% ihres Nennwertes auf. Genauere Widerstandswerte konnten bisher nur in aufwendigen Abgleichverfahren durch Lasereinschnitte in die Widerstandsfläche erreicht werden. Nachteilig an diesen Verfahren ist, daß solche Widerstände materialbedingt temperaturabhängig sind.
Aus DE 19520735 A1 ist eine Schaltungsanordnung zum Erfassen des Laststroms eines Leistungs-Halbleiterbauelements bekannt, welche eine Reihenschaltung eines an Masse liegenden Meßwiderstandes und eines steuerbaren Widerstandes aufweist, der so eingestellt wird, daß der Meßstrom dem Laststrom proportional wird.
Aus DE 4101492 A1 ist eine Schaltungsanordnung zum Erfassen des durch einen Verbraucher und eine Endstufe fließenden Laststroms bekannt, bei welcher in einem mit dem Laststromkreis verbundenen Schaltungszweig mittels eines steuerbaren Widerstandes dessen Strom so gesteuert wird, daß dieser an einem Widerstand eine zum Laststrom proportionale Spannung erzeugt.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren anzugeben, welches in der Lage ist, einen Widerstand in einer integrierten Schaltung auf wesentlich engere Toleranzwerte abzugleichen und dessen Temperaturabhängigkeit zu eliminieren. Aufgabe der Erfindung ist es auch, eine Vorrichtung zur Durchführung dieses Verfahrens zu schaffen.
Diese Aufgabe wird bezüglich des Verfahrens durch die Merkmale des Anspruchs 1 und bezüglich der Vorrichtung durch die Merkmale des Anspruchs 3 gelöst. Weitere vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Das erfindungsgemäße Verfahren hat den Vorteil, daß zum Abgleich des Widerstandes lediglich eine am abzugleichenden Widerstand abfallende Istspannung mittels einer externen Regelschaltung einer vorgegebenen Sollspannung anzugleichen ist. Ein weiterer Vorteil des erfindungsgemäßen Verfahrens ist, daß auf diese Weise abgeglichene Widerstände temperaturunabhängig sind, weil der Abgleichvorgang kurz vor Verwendung des Widerstandes bei der jeweiligen Temperatur stattfindet. Mit dem erfindungsgemäßen Verfahren sind Toleranzwerte um den Sollwert von bis zu ca. ±4% erzielbar.
Ein schematisches Ausführungsbeispiel einer erfindunggemäßen Vorrichtung zur Durchführung des Verfahrens ist in der Zeichnung dargestellt. Es zeigen:
  • Figur 1 ein Schaltbild einer erfindungsgemäßen Vorrichtung,
  • Figur 2 den Verlauf der Gate-Spannung Ug über der Zeit, und
  • Figur 3 den Verlauf des Widerstandwertes RM über der Zeit.
    • Figur 1 zeigt einen in einer nicht dargestellten integrierten Schaltung IS angeordneten Feldeffekttransistor M1, dessen Drain-Source-Strecke als steuerbarer Widerstand in Reihe mit . einem ebenfalls integrierten Widerstand R1 angeordnet ist. Der Source-Anschluß des Feldeffekttransistors M1 ist in diesem Ausführungsbeispiel mit dem Masseanschluß GND der Schaltung IS verbunden. Die Reihenschaltung aus Drain-Source-Strecke des Feldeffekttransistors M1 und Widerstand R1 stellt in diesem Ausführungsbeispiel den abzugleichenden, d.h., möglichst genau auf einen vorgegebenen Wert einzustellenden Widerstand RM dar.
    Zwischen dem Gateanschluß G des Feldeffekttransistors M1 und dem Masseanschluß GND ist ein Kondensator C1 angeordnet. Der Gateanschluß G ist über einen (Ein-AUS-)Schalter S2 und einen mit ihm in Reihe liegenden ersten Umschalter S1 entweder über einen Ladewiderstand R3 mit einer Spannungsquelle V1 oder über einen Entladewiderstand R2 mit dem Masseanschluß GND verbunden. (Das Laden und Entladen des Kondensators C1 kann jedoch auch auf andere Weise erfolgen, beispielsweise über aufladende und entladende Stromquellen.) Der erste Umschalter S1 wird vom Ausgangssignal VOP eines als Komparator geschalteten Operationsverstärkers OP angesteuert, dessen invertierendem Eingang "-" eine vorgegebene Referenzspannung Vref, wie nachstehend erläutert, zugeführt wird.
    Der Widerstand RM (in diesem Ausführungsbeispiel also R1, der jedoch auch zwischen Sourceanschluß und Massebezugspotential GND liegen kann) ist mit dem nichtinvertierenden Eingang "+" des Operationsverstärkers OP sowie über einen zweiten Umschalter S3 in der gezeichneten Stellung mit einer Referenzstromquelle Iref, und in der anderen Stellung mit der nicht dargestellten integrierten Schaltung IS, in welcher der abgeglichene Widerstand RM verwendet werden soll, verbunden..
    Von der Referenzstromquelle Iref fließt ein Konstantstrom IM, beispielsweise 300µA, durch RM = R1 + M1 nach GND. Wenn der Widerstand RM einen Wert von beispielsweise 10kΩ aufweisen soll, so muß an ihm bei einem Strom IM = 300µA eine Spannung VRM = RM * IM = 10kΩ * 300µA = 3V abfallen. Dazu wird der Istwert der Spannung VRM im Komparator (Operationsverstärker OP) mit einer vorgegebenen Referenzspannung (als Sollwert) Vref = 3V verglichen. In der gezeichneten Abgleich-Stellung der Schalter S2 und S3, die von außen synchron gesteuert werden, sei angenommen, daß der Widerstand RM (hier R1 + M1) zu groß und dementsprechend auch die Spannung VRM größer als die Referenzspannung Vref ist. Da der Widerstand R1 sich nur mit der Temperatur ändern kann, muß der Widerstand der Drain-Source-Strecke des Feldeffekttransistors M1 verkleinert werden, wozu seine Gatespannung VG vergrößert werden muß.
    Dies geschieht dadurch, daß, vom Ausgangssignal VOP des Operationsverstärkers OP gesteuert, der erste Umschalter S1 in die gezeichnete Stellung gebracht wird, wodurch der Kondensator C1 von der Spannungsquelle V1 über den Ladewiderstand R3 aufgeladen wird. Dadurch wird der Widerstand der Drain-Source-Strecke des Feldeffekttransistors M1 und damit die Spannung VRM verkleinert.
    Wird anschließend der Istwert der Spannung VRM kleiner als der Sollwert der Referenzspannung Vref, so wird der erste Umschalter S1 vom Ausgangssignal VOP des Operationsverstärkers OP in die andere Stellung gebracht, wodurch der Kondensator C1 über den Entladewiderstand R2 entladen wird. Dadurch wird der Widerstand über der Drain-Source-Strecke des Feldeffekttransistors M1 und mit ihm der Istwert der Spannung VRM wieder größer.
    Der Istwert der Spannung VRM pendelt dann um den vorgegebenen Sollwert der Referenzspannung Vref. Die Bauelemente OP, V1, C1, S1, R2 und R3 stellen demnach einen Zweipunktregler dar. Wenn der erste Umschalter S1 zwischen seinen beiden Schaltstellungen hin- und herpendelt, hat der Widerstand RM seinen Sollwert von etwa RM ±4% erreicht.
    Eng tolerierte Widerstandswerte können auf die gleiche Weise auch ohne integrierten Widerstand R1 erzeugt werden, indem lediglich die Drain-Source-Strecke des Feldeffekttransistors M1 als Widerstandswert RM dient.
    Nach Beendigung des Abgleichvorgangs wird die Regelschaltung samt der Referenzstromquelle Iref abgeschaltet, d.h., es werden (durch einen Befehl der integrierten Schaltung IS oder von außerhalb) der Schalter S2 geöffnet und der zweite Umschalter in seine andere Stellung umgeschaltet. Dadurch wird der Widerstand RM mit der integrierten Schaltung IS verbunden und die Gatespannung VG für eine bestimmte Dauer, die von der Güte des Kondensators C1 abhängt, "eingefroren". Der Widerstand RM bleibt für eine bestimmte Zeit konstant und kann durch wiederholte Abgleichvorgänge aufgefrischt werden.
    Insbesondere bei ASIC's, auf denen üblicherweise ohnehin eine Referenzspannungsquelle sowie ein daraus mit Hilfe eines externen Referenzwiderstandes abgeleiteter Referenzstrom bereits vorhanden sind, ermöglicht das erfindungsgemäße Verfahren auf einfache Weise, integrierte Widerstände dynamisch im Betrieb abzugleichen. Teure und zeitaufwendige Testschritte zum nachträglichen Lasertrimmen des Widerstandes können dadurch entfallen. Außerdem wird der Temperaturgang des integrierten Widerstandes dynamisch gleich mitabgeglichen.
    Figur 2 zeigt den Verlauf der Gate-Spannung über der Zeit während des Abgleichvorgangs und danach und Figur 3 zeigt die Größe des Widerstandes RM als Quotient VRM/IM über der Zeit, ebenfalls während des Abgleichvorgangs und danach.

    Claims (7)

    1. Verfahren zum Abgleichen eines Widerstandes (RM) in einer integrierten Schaltung (IS), insbesondere in einem ASIC, welcher eine Reihenschaltung eines Widerstandes (R1) und eines steuerbaren Widerstandes (M1) enthält,
      dadurch gekennzeichnet,
      daß dem abzugleichenden Widerstand (RM) ein Konstantstrom (IM) vorgegebener Stärke eingeprägt wird,
      daß der Istwert der durch den Konstantstrom (IM) am abzugleichenden Widerstand (RM) verursachten Spannung (VRM) mit einer als Sollwert vorgegebenen Referenzspannung (Vref) verglichen wird, und
      daß der steuerbare Widerstand (M1) solange verändert wird, bis der Istwert der am Widerstand (RM) abfallenden Spannung (VRM) mit dem Sollwert der Referenzspannung (Vref) übereinstimmt.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Wert des Widerstandes (RM) durch wiederholte Abgleichvorgänge aufgefrischt wird.
    3. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1, bei welcher der abzugleichende Widerstand (RM) auf der einen Seite mit dem Masseanschluß (GND) der integrierten Schaltung verbunden ist,
      dadurch gekennzeichnet,
      daß der abzugleichende Widerstand (RM) auf der anderen Seite einerseits mit dem nichtinvertierenden Eingang (+) eines als Komparator geschalteten Operationsverstärkers (OP) und andererseits über einen zweiten Umschalter (S3) entweder mit einer Referenzstromquelle (Iref) oder mit der integrierten Schaltung (IS) verbunden ist,
      daß zwischen dem Steueranschluß (G) des steuerbaren Widerstandes (M1) und dem Masseanschluß (GND) ein Kondensator (C1) angeordnet ist,
      daß der Steueranschluß (G) über einen Schalter (S2) und einen mit ihm in Reihe liegenden ersten Umschalter (S1) entweder über einen Ladewiderstand (R3) mit einer Spannungsquelle (V1) oder über einen Entladewiderstand (R2) mit dem Masseanschluß(GND) verbunden ist, und
      daß der erste Umschalter (S1) vom Ausgangssignal (VOP) des Operationsverstärkers (OP) angesteuert wird, dessen invertierendem Eingang (-) eine vorgegebene Referenzspannung (Vref) zugeführt wird.
    4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der steuerbare Widerstand (M1) ein Feldeffekttransistor ist.
    5. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß nach erfolgtem Abgleich
      der Widerstand (RM) über den zweiten Umschalter (S3) mit der integrierten Schaltung (IS) verbunden wird, und
      Schalter (S2) geöffnet wird.
    6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Ansteuerung des Schalters (S2) und des zweiten Umschalters (S3) von der integrierten Schaltung (IS) oder von außerhalb derselben erfolgt.
    7. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Spannungsquelle (V1) und der Ladewiderstand (R3) durch eine den Kondensator (C1) ladende Stromquelle und der Entladewiderstand (R2) durch eine den Kondensator (C1) entladende Stromquelle gebildet sind.
    EP19990113054 1998-07-07 1999-07-01 Verfahren zum Abgleichen eines Widerstandes in einer integrierten Schaltung und Vorrichtung zur Durchführung dieses Verfahrens Expired - Lifetime EP0971279B1 (de)

    Applications Claiming Priority (2)

    Application Number Priority Date Filing Date Title
    DE19830356 1998-07-07
    DE1998130356 DE19830356C1 (de) 1998-07-07 1998-07-07 Verfahren zum Abgleichen eines Widerstands in einer integrierten Schaltung und Vorrichtung zur Durchführung dieses Verfahrens

    Publications (2)

    Publication Number Publication Date
    EP0971279A1 EP0971279A1 (de) 2000-01-12
    EP0971279B1 true EP0971279B1 (de) 2003-09-24

    Family

    ID=7873246

    Family Applications (1)

    Application Number Title Priority Date Filing Date
    EP19990113054 Expired - Lifetime EP0971279B1 (de) 1998-07-07 1999-07-01 Verfahren zum Abgleichen eines Widerstandes in einer integrierten Schaltung und Vorrichtung zur Durchführung dieses Verfahrens

    Country Status (2)

    Country Link
    EP (1) EP0971279B1 (de)
    DE (1) DE19830356C1 (de)

    Cited By (1)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    DE102007055104A1 (de) * 2007-11-16 2009-07-30 Atmel Duisburg Gmbh Schaltungsanordnung zum Abgleich einer Widerstandsschaltung

    Family Cites Families (4)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    DE4101452C2 (de) * 1991-01-16 1994-06-09 Gerd Schulte Mehrfach-Diaprojektor
    IT1251011B (it) * 1991-02-18 1995-04-28 Sgs Thomson Microelectronics Dispositivo di controllo di corrente particolarmente per circuiti di potenza in tecnologia mos
    DE4335683A1 (de) * 1993-10-20 1995-04-27 Deutsche Aerospace Konstantstromquelle
    DE19520735C2 (de) * 1995-06-07 1999-07-01 Siemens Ag Schaltungsanordnung zum Erfassen des Laststroms eines Leistungs-Halbleiterbauelementes mit sourceseitiger Last

    Cited By (1)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    DE102007055104A1 (de) * 2007-11-16 2009-07-30 Atmel Duisburg Gmbh Schaltungsanordnung zum Abgleich einer Widerstandsschaltung

    Also Published As

    Publication number Publication date
    DE19830356C1 (de) 1999-11-11
    EP0971279A1 (de) 2000-01-12

    Similar Documents

    Publication Publication Date Title
    DE19944733B4 (de) Vorrichtung zum Ansteuern wenigstens eines kapazitiven Stellgliedes
    DE10204487A1 (de) Temperatursensor und Verfahren zum Betreiben eines Temperatursensors
    DE19626101B4 (de) Schaltungsanordnung zum Starten und Betreiben einer Hochdruckentladungslampe
    DE10223996A1 (de) Referenzspannungsschaltung und Verfahren zum Erzeugen einer Referenzspannung
    DE19641857B4 (de) Schaltung zur Erzeugung bestimmter Betriebskennwerte einer Halbleitereinrichtung
    EP0358122B1 (de) Temperatursensor
    EP0971279B1 (de) Verfahren zum Abgleichen eines Widerstandes in einer integrierten Schaltung und Vorrichtung zur Durchführung dieses Verfahrens
    EP0965827A1 (de) Schaltungsanordnung zur Messung piezoelektrischer Signale
    DE69128652T2 (de) Steuerschaltung
    EP0580947A2 (de) Verfahren zum Ermitteln einer elektrischen Kenngrösse
    DE2742937C3 (de) Videoendverstärker, insbesondere für Farbfernsehsignale
    DE2833141C2 (de) Schaltungsanordnung zum Vergleich einer ersten und einer zweiten Induktivität
    WO2016139314A1 (de) Verfahren und vorrichtung zur leckstromkompensierten widerstandsmessung
    DE102004026460B4 (de) Temperaturkompensierte Meßschaltungsanordnung mit einer magnetoresistiven Sensorbrücke sowie Abgleichverfahren zum Abgleich deren Temperaturkompensation
    DE2600194B2 (de) Entladungsschaltung fuer den integrationskondensator eines kapazitiv gegengekoppelten integrationsverstaerkers
    DE60216622T2 (de) Minimumdetektor
    EP0456168A2 (de) Vorrichtung zur Analog-Ditial-Wandlung einer Messgrösse, die von in Brückenschaltung angeordneten Sensoren erzeugt wird, insbesondere von Dehnungsmessstreifen in einer Wägezelle
    DE102013211412A1 (de) Vorrichtung und Verfahren zur Ansteuerung parallel geschalteter Leistungshalbleiterschalter
    DE4202601A1 (de) Verfahren und vorrichtung zur ueberwachung der funktionsweise von induktivitaeten
    WO1993011607A1 (de) Verfahren und schaltung zur messung von teilchenströmen
    DE10308029B3 (de) Verfahren und Vorrichtung zur Bestimmung des Widerstandswerts eines elektrischen Bauelements und elektrische Schaltung mit einer derartigen Vorrichtung
    DE1563633C3 (de) Stromversorgungsschaltung
    DE4139608A1 (de) Verfahren zur versorgungsspannungseinstellung der speiseeinrichtung von teilnehmeranschlussschaltungen
    DE102006043239B4 (de) Vorrichtung zum Ermitteln von magnetischen Kenngrößen
    DE10337271B4 (de) Spitzenwertgleichrichterschaltung

    Legal Events

    Date Code Title Description
    PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

    Free format text: ORIGINAL CODE: 0009012

    AK Designated contracting states

    Kind code of ref document: A1

    Designated state(s): FR GB IT

    AX Request for extension of the european patent

    Free format text: AL;LT;LV;MK;RO;SI

    17P Request for examination filed

    Effective date: 20000218

    AKX Designation fees paid

    Free format text: FR GB IT

    GRAH Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOS IGRA

    GRAH Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOS IGRA

    GRAA (expected) grant

    Free format text: ORIGINAL CODE: 0009210

    AK Designated contracting states

    Kind code of ref document: B1

    Designated state(s): FR GB IT

    REG Reference to a national code

    Ref country code: GB

    Ref legal event code: FG4D

    Free format text: NOT ENGLISH

    GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)
    ET Fr: translation filed
    PLBE No opposition filed within time limit

    Free format text: ORIGINAL CODE: 0009261

    STAA Information on the status of an ep patent application or granted ep patent

    Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

    26N No opposition filed

    Effective date: 20040625

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: IT

    Payment date: 20080724

    Year of fee payment: 10

    Ref country code: FR

    Payment date: 20080715

    Year of fee payment: 10

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: GB

    Payment date: 20080722

    Year of fee payment: 10

    GBPC Gb: european patent ceased through non-payment of renewal fee

    Effective date: 20090701

    REG Reference to a national code

    Ref country code: FR

    Ref legal event code: ST

    Effective date: 20100331

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: FR

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20090731

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: GB

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20090701

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: IT

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20090701