EP0897613A1 - Schaltungsanordnung zum erzeugen zufälliger bitfolgen - Google Patents
Schaltungsanordnung zum erzeugen zufälliger bitfolgenInfo
- Publication number
- EP0897613A1 EP0897613A1 EP97924868A EP97924868A EP0897613A1 EP 0897613 A1 EP0897613 A1 EP 0897613A1 EP 97924868 A EP97924868 A EP 97924868A EP 97924868 A EP97924868 A EP 97924868A EP 0897613 A1 EP0897613 A1 EP 0897613A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- oscillator
- circuit arrangement
- random bit
- controlled
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B29/00—Generation of noise currents and voltages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
Definitions
- the frequency-modulated oscillators are designed as voltage-controlled oscillators, so that they can be controlled directly from the output of another oscillator.
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Schaltungsanordnung zum Erzeugen zufälliger Bitfolgen, die mit einem ersten Oszillator (OSZ1) und einem zweiten Oszillator (VCO1), deren Ausgänge mit dem Eingängen eines die zufällige Bitfolge bereitstellenden Phasendetektors (PD) verbunden sind, gebildet ist, wobei der zweite Oszillator (VCO1) frequenzmoduliert ist.
Description
Beschreibung
Schaltungsanordnung zum Erzeugen zufälliger Bitfolgen
Bei vielen Datenverarbeitungsvorgängen, insbesondere bei sol¬ chen kryptografischer Art, werden Bitfolgen mit zufälliger Verteilung der Einsen und Nullen, im folgenden zufällige Bit¬ folgen genannt, benötigt. Eine solche zufällige Bitfolge de¬ finierter Länge kann als Zufallszahl angesehen werden.
Es ist üblich, sogenannte Pseudozufallszahlen zu verwenden, die mit rückgekoppelten Schieberegistern erzeugt werden. Pseudozufallszahlen sind aber nur insofern zufällig, als auch bei einer großen Zahl aufeinanderfolgender Ausgangswerte ei- nes Pseudozufallsgenerators nicht auf den nächsten Wert ge¬ schlossen werden kann. Sie weisen aber eine Periodizität auf, die von der Länge des verwendeten Schieberegisters abhängt . Außerdem sind die Ausgangsdaten des Schieberegisters eindeu¬ tig von den Eingangsdaten und der Architektur des Schiebere- gisters abhängig.
Echte Zufallszahlen sind in digitalen Schaltungen bisher noch nicht bekannt.
Die Aufgabe vorliegender Erfindung ist es daher, eine Schal¬ tungsanordnung zum Erzeugen echter zufälliger Bitfolgen anzu¬ geben.
Die Aufgabe wird durch eine Schaltungsanordnung gemäß An- spruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Bei der erfindungsgemäßen Schaltungsanordnung wird die rela¬ tive Phasenlage der Ausgangssignale zweier Oszillatoren digi- tal ausgewertet. Einer der Oszillatoren schwingt mit einer nahezu konstanten Frequenz, während der andere Oszillator in der Frequenz moduliert ist. Bei einem ausreichenden Frequenz-
hub dominiert das Quantisierungsrauschen. So entsteht eine zufällige Bitfolge, die als Zufallszahl verwendet werden kann.
Die Frequenzmodulation erfolgt in Weiterbildung der Erfindung in besonders vorteilhafter Weise durch einen weiteren Oszil¬ lator, der bevorzugt mit einer anderen Frequenz schwingt. Sein Ausgangssignal weist in vorteilhafter Weise einen Säge¬ zahnverlauf auf. Auch dieser weitere Oszillator kann in wei- terer Weiterbildung der Erfindung durch einen zusätzlichen
Oszillator frequenzmoduliert werden und auch dieser kann fre¬ quenzmoduliert sein usw.
Die frequenzmodulierten Oszillatoren sind in vorteilhafter Ausbildung als spannungsgesteuerte Oszillatoren ausgeführt, so daß sie direkt vom Ausgang eines anderen Oszillators ange¬ steuert werden können.
Die Detektion der Phasenlage kann in vorteilhafter da beson- ders einfacher Weise durch ein Schieberegister erfolgen, des¬ sen Dateneingang bevorzugt mit dem frequenzmodulierten Oszil¬ latorsignal und dessen Takteingang mit dem Oszillatorsignal konstanter Frequenz beaufschlagt ist.
Der Oszillator mit konstanter Frequenz kann in Weiterbildung der Erfindung durch einen frequenzmodulierten Oszillator er¬ setzt werden.
In vorteilhafter Weiterbildung der Erfindung ist das Schiebe- register rückgekoppelt.
Die Erfindung wird nachfolgend anhand eines Ausführungsbei- spieles mit Hilfe von Figuren näher erläutert. Dabei zeigen
Figur 1 ein Prinzipschaltbild einer erfindungsgemäßen Schal¬ tungsanordnung und
Figur 2 ein Prinzipschaltbild eines spannungsgesteuerten Os¬ zillators.
Gemäß Figur 1 ist ein erster Eingang eines Phasendetektors PD mit dem zweiten Ausgangssignal out2 eines ersten Oszillators OSZl beaufschlagt. Der zweite Eingang des Phasendetektors PD ist mit dem zweiten Ausgangssignal out2 eines ersten span¬ nungsgesteuerten Oszillators VCOI beaufschlagt.
Die jeweiligen zweiten Ausgangssignale out2 der Oszillatoren OSZl, VCOI haben einen etwa rechteckigen Verlauf. Die Oszil¬ latoren OSZl, VCOI liefern auch erste Ausgangssignale outl mit etwa sägezahnförmigem Verlauf.
Der erste spannungsgesteuerte Oszillator VCOI wird von einem zweiten spannungsgesteuerten Oszillator VC02 und dieser even¬ tuell über weitere ≤pannungsgesteuerte Oszillatoren, die nicht dargestellt sind jedoch durch eine strichlierte Linie angedeutet sind, von einem freischwingenden zweiten Oszilla- tor OSZ2 mit dessen erstem Ausgangssignal outl angesteuert. Prinzipiell kann auch der erste Oszillator OSZl als span¬ nungsgesteuerter Oszillator ausgebildet sein und seinerseits über einen oder über eine Kette von mehreren Oszillatoren bzw. spannungsgesteuerten Oszillatoren mit deren ersten Aus- gangssignalen outl angesteuert werden. Dies ist in Figur 1 durch einen strichliert dargestellten Oszillator OSZ angedeu¬ tet.
Der Phasendetektor PD kann in vorteilhafter Weise mit einem dem Fachmann geläufigen Schieberegister gebildet sein. Dabei wird in bevorzugter Weise das zweite Ausgangssignal out2 des ersten Oszillators OSZl dem Dateneingang des Schieberegisters und das zweite Ausgangssignal out2 des ersten spannungsge¬ steuerten Oszillators VCOI dem Takteingang des Schieberegi- sters zugeführt. Prinzipiell ist es jedoch auch möglich, das zweite Ausgangssignal out2 des ersten spannungsgesteuerten Oszillators VCOI an den Dateneingang und das zweite Ausgangs-
signal out2 des ersten Oszillators OSZl an den Takteingang des als Phasendetektor PD fungierenden Schieberegisters anzu¬ legen.
Das als Phasendetektor PD wirkende Schieberegister kann in vorteilhafter Weiterbildung der Erfindung rückgekoppelt aus¬ gebildet sein. Hierbei wird das Ausgangssignal des Schiebere¬ gisters mit dem Dateneingangssignal logisch verknüpft und erst dann dem Eingang des Schieberegisters zugeführt. Es ist außerdem möglich, Zwischenabgriffe des Schieberegisters mit¬ einander logisch zu verknüpfen und auf den Eingang zurückzu¬ führen.
Figur 2 zeigt den prinzipiellen Aufbau eines digitalen span- nungsgesteuerten Oszillators. Der Ausgang eines Inverters INV ist über einen Kondensator C mit Masseanschluß und außerdem mit dem Eingang eines als Schmitt-Trigger ausgebildeten Kom- parators ST verbunden. Der Ausgang out2 des Komparators ST liefert eine etwa rechteckige Signalform und wird auf den Eingang des Inverters INV zurückgeführt. Wenn beispielsweise der Zustand am Ausgang des Inverters INV einer logischen "1" entspricht, wird der Kondensator C aufgeladen. Wenn die Span¬ nung am Kondensator C die Schwelle des Komparators ST über¬ schreitet, schaltet dieser: an seinem Ausgang out2, der auch den Oszillatorausgang bildet, erscheint ebenfalls eine logi¬ sche "1". Diese wird auf den Eingang des Inverters INV zu¬ rückgeführt, so daß sich der Zustand an dessen Ausgang zu ei¬ ner logischen "0" ändert. Dadurch entlädt sich der Kondensa¬ tor C wieder, so daß der Komparator ST nach einer gewissen Zeit wieder umschaltet. Hierdurch kommt eine periodische
Schwingung zustande, deren Frequenz im wesentlichen durch die Kapazität des Kondensators C sowie Widerstände in den Lastpfaden des Inverters INV bestimmt ist. Diese Widerstände können steuerbar ausgebildet sein, beispielsweise wie in Fi- gur 2 dargestellt durch p- und n-MOS-Transistoren, die je¬ weils zwischen den positiven Versorgungsspannungsanschluß und dem p-MOS-Transistor des eigentlichen Inverters bzw. zwischen
dem n-MOS-Transistors des Inverters und dem negativen Versor- gungsspannungsanschluß geschaltet sind. Diesem steuerbaren Inverter INV müssen zwei komplementäre Steuersignale inl, in2 zugeführt werden.
Die Grundfrequenz des spannungsgesteuerten Oszillators wird durch die Größe der Kapazität des Kondensators C festgelegt. Eine Variation der Frequenz erfolgt mittels der Steuersignale inl, in2 durch Variation der Widerstände der Laststrecken des Inverters INV.
Es ist außerdem ein weiterer Ausgang vorhanden, der ein er¬ stes Ausgangssignal outl mit etwa sägezahnförmigem Verlauf liefert und mit dem Kondensator C verbunden ist.
Durch die erfindungsgemäße Schaltungsanordnung lassen sich echte zufällige Bitfolgen erzeugen, die als Zufallszahlen in kryptografischen Datenverarbeitungsvorgängen verwendet werden können.
Claims
1. Schaltungsanordnung zum Erzeugen zufälliger Bitfolgen, die mit einem ersten Oszillator (OSZl) und einem zweiten Oszilla- tor (VCOI) , deren Ausgänge mit den Eingängen eines die zufäl¬ lige Bitfolge bereitstellenden Phasendetektors (PD)- verbunden sind, gebildet ist, wobei der zweite Oszillator (VCOI) fre¬ quenzmoduliert ist.
2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß der zweite Oszillator (VCOI) als spannungsgesteuerter Os¬ zillator ausgebildet ist und von einem dritten Oszillator (VC02) angesteuert ist.
3. Schaltungsanordnung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß der dritte Oszillator (VC02) als spannungsgesteuerter Os¬ zillator ausgebildet ist und von einem vierten Oszillator (OSZ2) angesteuert ist.
4. Schaltungsanordnung nach einem der vorhergehenden Ansprü¬ che, d a d u r c h g e k e n n z e i c h n e t , daß der Phasendetektor (PD) mit einem Schieberegister gebil¬ det ist .
5. Schaltungsanordnung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t , daß das Schieberegister rückgekoppelt ist.
6. Schaltungsanordnung nach einem der Ansprüche 2 - 5, d a d u r c h g e k e n n z e i c h n e t , daß der erste Oszillator (OSZl) und der zweite Oszillator (VCOI) etwa mit derselben Frequenz, der dritte Oszillator (VC02) und vierte Oszillator (OSZ2) mit anderen Frequenzen schwingen.
7. Schaltungsanordnung nach einem der vorangehenden Ansprü¬ che, d a d u r c h g e k e n n z e i c h n e t , daß auch der erste Oszillator (OSZl) als spannungsgesteuerter Oszillator ausgebildet und frequenzmoduliert ist.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19618098 | 1996-05-06 | ||
DE19618098A DE19618098C1 (de) | 1996-05-06 | 1996-05-06 | Schaltungsanordnung zum Erzeugen zufälliger Bitfolgen |
PCT/DE1997/000831 WO1997042706A1 (de) | 1996-05-06 | 1997-04-25 | Schaltungsanordnung zum erzeugen zufälliger bitfolgen |
Publications (1)
Publication Number | Publication Date |
---|---|
EP0897613A1 true EP0897613A1 (de) | 1999-02-24 |
Family
ID=7793447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP97924868A Withdrawn EP0897613A1 (de) | 1996-05-06 | 1997-04-25 | Schaltungsanordnung zum erzeugen zufälliger bitfolgen |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP0897613A1 (de) |
JP (1) | JPH11509707A (de) |
KR (1) | KR20000010804A (de) |
CN (1) | CN1217834A (de) |
BR (1) | BR9708977A (de) |
DE (1) | DE19618098C1 (de) |
WO (1) | WO1997042706A1 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2325361B (en) * | 1997-05-16 | 2001-06-27 | Motorola Inc | Random number generator arrangement and method of generation thereof |
DE19744586A1 (de) * | 1997-10-09 | 1999-04-15 | Guenther Dipl Phys Magens | Verfahren zur Verschlüsselung von digitalen Daten mit echten Zufallszahlen in der Datenfernübertragung |
US6522210B1 (en) * | 2000-02-16 | 2003-02-18 | Honeywell International Inc. | Random pulse generator |
KR20060095942A (ko) * | 2004-11-18 | 2006-09-05 | 가부시키가이샤 니이가타 티엘오 | 난수 생성 방법 및 난수 생성 장치 |
PL237196B1 (pl) * | 2017-08-08 | 2021-03-22 | Politechnika Warszawska | Generator losowy |
US11366640B2 (en) | 2017-08-08 | 2022-06-21 | Politechnika Warszawska | Random number generator with a bistable and ring oscillators |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3713142A (en) * | 1972-01-17 | 1973-01-23 | Signatron | Alarm system |
DE3020481C2 (de) * | 1980-05-29 | 1988-10-20 | Siemens AG, 1000 Berlin und 8000 München | Setzbarer Pseudozufallsgenerator |
US4644299A (en) * | 1986-02-14 | 1987-02-17 | Hughes Aircraft Company | Multimode noise generator using digital FM |
FR2621191B3 (fr) * | 1987-09-29 | 1989-08-04 | Cit Alcatel | Generateur de signaux gigues |
US5153532A (en) * | 1989-05-24 | 1992-10-06 | Honeywell Inc. | Noise generator using combined outputs of two pseudo-random sequence generators |
DE4002569C3 (de) * | 1990-01-30 | 1996-04-25 | Sensys Ag | Mine |
-
1996
- 1996-05-06 DE DE19618098A patent/DE19618098C1/de not_active Expired - Fee Related
-
1997
- 1997-04-25 EP EP97924868A patent/EP0897613A1/de not_active Withdrawn
- 1997-04-25 JP JP9539414A patent/JPH11509707A/ja active Pending
- 1997-04-25 BR BR9708977A patent/BR9708977A/pt not_active Application Discontinuation
- 1997-04-25 KR KR1019980708938A patent/KR20000010804A/ko not_active Application Discontinuation
- 1997-04-25 CN CN97194365A patent/CN1217834A/zh active Pending
- 1997-04-25 WO PCT/DE1997/000831 patent/WO1997042706A1/de not_active Application Discontinuation
Non-Patent Citations (1)
Title |
---|
See references of WO9742706A1 * |
Also Published As
Publication number | Publication date |
---|---|
BR9708977A (pt) | 1999-08-03 |
KR20000010804A (ko) | 2000-02-25 |
JPH11509707A (ja) | 1999-08-24 |
WO1997042706A1 (de) | 1997-11-13 |
CN1217834A (zh) | 1999-05-26 |
DE19618098C1 (de) | 1997-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2976707B1 (de) | Vorrichtung und verfahren zum erzeugen von zufallsbits | |
DE60008688T2 (de) | Frequenzdetektor und Phasenregelkreisschaltung mit einem solchen Detektor | |
DE10321200B3 (de) | Einrichtung und Verfahren zur Kalibrierung von R/C-Filterschaltungen | |
EP0135121B1 (de) | Schaltungsanordnung zum Erzeugen von Rechtecksignalen | |
DE4004195C2 (de) | Schaltungsanordnung zur Erzeugung eines mit einem Referenzsignal verkoppelten Signals | |
WO1997042706A1 (de) | Schaltungsanordnung zum erzeugen zufälliger bitfolgen | |
DE3221888A1 (de) | Elektronisches, beruehrungslos arbeitendes schaltgeraet | |
EP1573921B1 (de) | Digital steuerbarer oszillator | |
DE3328849A1 (de) | Lageumformer, insbesondere fuer eine videospielvorrichtung | |
DE102008064063B4 (de) | Steuersignalerzeugungsschaltung zur Einstellung eines Periodenwerts eines erzeugten Taktsignals als die Periode eines Referenzsignals, multipliziert mit oder dividiert durch eine beliebige reelle Zahl | |
DE4102519C2 (de) | Schaltungsanordnung zur Ableitung eines Binärsignals aus einer Wechselspannung | |
EP0460274A1 (de) | Verfahren und Schaltungsanordnung für einen Phasenkomparator | |
DE4001555C2 (de) | Digitaler Oszillator | |
DE2300178C3 (de) | Elektrische Kippschaltung | |
DE3246291C2 (de) | PLL-Schaltungsanordnung | |
DE9201910U1 (de) | Schaltungsanordnung zum Regeln der Frequenz der von einem Quarzoszillator abgegebenen Oszillatortaktsignale | |
EP1126615A1 (de) | Verfahren zur Frequenzteilung eines Taktsignals und Frequenzteilerschaltung zur Realisierung des Verfahrens | |
DE1809207B2 (de) | Astabiler Multivibrator | |
EP2799980A2 (de) | Vorrichtung und Verfahren zum Erzeugen von Zufallsbits | |
DE69727901T2 (de) | Digitale Rücksetzvorrichtung eines integrierten Schaltkreises | |
DE4107409C2 (de) | Impulsverdoppler | |
EP0513791B1 (de) | Phasenregelkreis | |
DE2853923A1 (de) | Frequenzteiler | |
DE10139089C2 (de) | Signalgenerator insbesondere zum Erzeugen eines Dithersignals | |
DE19860964B4 (de) | Taktgenerator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
17P | Request for examination filed |
Effective date: 19981020 |
|
AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AT CH DE ES FR GB IT LI |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
18D | Application deemed to be withdrawn |
Effective date: 20001101 |