DE19618098C1 - Schaltungsanordnung zum Erzeugen zufälliger Bitfolgen - Google Patents

Description

Bei vielen Datenverarbeitungsvorgängen, insbesondere bei sol­ chen kryptografischer Art, werden Bitfolgen mit zufälliger Verteilung der Einsen und Nullen, im folgenden zufällige Bit­ folgen genannt, benötigt. Eine solche zufällige Bitfolge de­ finierter Länge kann als Zufallszahl angesehen werden.

Es ist üblich, sogenannte Pseudozufallszahlen zu verwenden, die mit rückgekoppelten Schieberegistern erzeugt werden. Pseudozufallszahlen sind aber nur insofern zufällig, als auch bei einer großen Zahl aufeinanderfolgender Ausgangswerte ei­ nes Pseudozufallsgenerators nicht auf den nächsten Wert ge­ schlossen werden kann. Sie weisen aber eine Periodizität auf, die von der Länge des verwendeten Schieberegisters abhängt. Außerdem sind die Ausgangsdaten des Schieberegisters eindeu­ tig von den Eingangsdaten und der Architektur des Schiebere­ gisters abhängig.

Aus der US 4,644,299 ist ein Pseudozufallszahlengenerator be­ kannt, bei dem ein erster, spannungsgesteuerter Oszillator durch einen Taktgenerator mit einstellbarer Frequenz über ei­ nen Maximallängenfolge-Generator und einen steuerbaren Schal­ ter mit Tiefpaßfunktion gesteuert wird.

Echte Zufallszahlen sind in digitalen Schaltungen bisher noch nicht bekannt.

Die Aufgabe vorliegender Erfindung ist es daher, eine Schal­ tungsanordnung zum Erzeugen echter zufälliger Bitfolgen anzu­ geben.

Die Aufgabe wird durch eine Schaltungsanordnung gemäß An­ spruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Bei der erfindungsgemäßen Schaltungsanordnung wird die rela­ tive Phasenlage der Ausgangssignale zweier Oszillatoren digi­ tal ausgewertet. Einer der Oszillatoren schwingt mit einer nahezu konstanten Frequenz, während der andere Oszillator in der Frequenz moduliert ist. Bei einem ausreichenden Frequenz­ hub dominiert das Quantisierungsrauschen. So entsteht eine zufällige Bitfolge, die als Zufallszahl verwendet werden kann.

Die Frequenzmodulation erfolgt in Weiterbildung der Erfindung in besonders vorteilhafter Weise durch einen weiteren Oszil­ lator, der bevorzugt mit einer anderen Frequenz schwingt. Sein Ausgangssignal weist in vorteilhafter Weise einen Säge­ zahnverlauf auf. Auch dieser weitere Oszillator kann in wei­ terer Weiterbildung der Erfindung durch einen zusätzlichen Oszillator frequenzmoduliert werden und auch dieser kann fre­ quenzmoduliert sein usw.

Die frequenzmodulierten Oszillatoren sind in vorteilhafter Ausbildung als spannungsgesteuerte Oszillatoren ausgeführt, so daß sie direkt vom Ausgang eines anderen Oszillators ange­ steuert werden können.

Die Detektion der Phasenlage kann in vorteilhafter da beson­ ders einfacher Weise durch ein Schieberegister erfolgen, des­ sen Dateneingang bevorzugt mit dem frequenzmodulierten Oszil­ latorsignal und dessen Takteingang mit dem Oszillatorsignal konstanter Frequenz beaufschlagt ist.

Der Oszillator mit konstanter Frequenz kann in Weiterbildung der Erfindung durch einen frequenzmodulierten Oszillator er­ setzt werden.

In vorteilhafter Weiterbildung der Erfindung ist das Schiebe­ register rückgekoppelt.

Die Erfindung wird nachfolgend anhand eines Ausführungsbei­ spieles mit Hilfe von Figuren näher erläutert. Dabei zeigen

Fig. 1 ein Prinzipschaltbild einer erfindungsgemäßen Schal­ tungsanordnung und

Fig. 2 ein Prinzipschaltbild eines spannungsgesteuerten Os­ zillators.

Gemäß Fig. 1 ist ein erster Eingang eines Phasendetektors PD mit dem zweiten Ausgangssignal out2 eines ersten Oszillators OSZ1 beaufschlagt. Der zweite Eingang des Phasendetektors PD ist mit dem zweiten Ausgangssignal out2 eines ersten span­ nungsgesteuerten Oszillators VCO1 beaufschlagt.

Die jeweiligen zweiten Ausgangssignale out2 der Oszillatoren OSZ1, VCO1 haben einen etwa rechteckigen Verlauf. Die Oszil­ latoren OSZ1, VCO1 liefern auch erste Ausgangssignale out1 mit etwa sägezahnförmigem Verlauf.

Der erste spannungsgesteuerte Oszillator VCO1 wird von einem zweiten spannungsgesteuerten Oszillator VCO2 und dieser even­ tuell über weitere spannungsgesteuerte Oszillatoren, die nicht dargestellt sind jedoch durch eine strichlierte Linie angedeutet sind, von einem frei schwingenden zweiten Oszilla­ tor OSZ2 mit dessen erstem Ausgangssignal out1 angesteuert. Prinzipiell kann auch der erste Oszillator OSZ1 als span­ nungsgesteuerter Oszillator ausgebildet sein und seinerseits über einen oder über eine Kette von mehreren Oszillatoren bzw. spannungsgesteuerten Oszillatoren mit deren ersten Aus­ gangssignalen out1 angesteuert werden. Dies ist in Fig. 1 durch einen strichliert dargestellten Oszillator OSZ angedeu­ tet.

Der Phasendetektor PD kann in vorteilhafter Weise mit einem dem Fachmann geläufigen Schieberegister gebildet sein. Dabei wird in bevorzugter Weise das zweite Ausgangssignal out2 des ersten Oszillators OSZ1 dem Dateneingang des Schieberegisters und das zweite Ausgangssignal out2 des ersten spannungsge­ steuerten Oszillators VCO1 dem Takteingang des Schieberegi­ sters zugeführt. Prinzipiell ist es jedoch auch möglich, das zweite Ausgangssignal out2 des ersten spannungsgesteuerten Oszillators VCO1 an den Dateneingang und das zweite Ausgangs­ signal out2 des ersten Oszillators OSZ1 an den Takteingang des als Phasendetektor PD fungierenden Schieberegisters anzu­ legen.

Das als Phasendetektor PD wirkende Schieberegister kann in vorteilhafter Weiterbildung der Erfindung rückgekoppelt aus­ gebildet sein. Hierbei wird das Ausgangssignal des Schiebere­ gisters mit dem Dateneingangssignal logisch verknüpft und erst dann dem Eingang des Schieberegisters zugeführt. Es ist außerdem möglich, Zwischenabgriffe des Schieberegisters mit­ einander logisch zu verknüpfen und auf den Eingang zurückzu­ führen.

Fig. 2 zeigt den prinzipiellen Aufbau eines digitalen span­ nungsgesteuerten Oszillators. Der Ausgang eines Inverters INV ist über einen Kondensator C mit Masseanschluß und außerdem mit dem Eingang eines als Schmitt-Trigger ausgebildeten Kom­ parators ST verbunden. Der Ausgang out2 des Komparators ST liefert eine etwa rechteckige Signalform und wird auf den Eingang des Inverters INV zurückgeführt. Wenn beispielsweise der Zustand am Ausgang des Inverters INV einer logischen "1" entspricht, wird der Kondensator C aufgeladen. Wenn die Span­ nung am Kondensator C die Schwelle des Komparators ST über­ schreitet, schaltet dieser: an seinem Ausgang out2, der auch den Oszillatorausgang bildet, erscheint ebenfalls eine logi­ sche "1". Diese wird auf den Eingang des Inverters INV zu­ rückgeführt, so daß sich der Zustand an dessen Ausgang zu ei­ ner logischen "0" ändert. Dadurch entlädt sich der Kondensa­ tor C wieder, so daß der Komparator ST nach einer gewissen Zeit wieder umschaltet. Hierdurch kommt eine periodische Schwingung zustande, deren Frequenz im wesentlichen durch die Kapazität des Kondensators C sowie Widerstände in den Lastpfaden des Inverters INV bestimmt ist. Diese Widerstände können steuerbar ausgebildet sein, beispielsweise wie in Fig. 2 dargestellt durch p- und n-MOS-Transistoren, die je­ weils zwischen den positiven Versorgungsspannungsanschluß und dem p-MOS-Transistor des eigentlichen Inverters bzw. zwischen dem n-MOS-Transistors des Inverters und dem negativen Versor­ gungsspannungsanschluß geschaltet sind. Diesem steuerbaren Inverter INV müssen zwei komplementäre Steuersignale in1, in2 zugeführt werden.

Die Grundfrequenz des spannungsgesteuerten Oszillators wird durch die Größe der Kapazität des Kondensators C festgelegt. Eine Variation der Frequenz erfolgt mittels der Steuersignale in1, in2 durch Variation der Widerstände der Laststrecken des Inverters INV.

Es ist außerdem ein weiterer Ausgang vorhanden, der ein er­ stes Ausgangssignal out1 mit etwa sägezahnförmigem Verlauf liefert und mit dem Kondensator C verbunden ist.

Durch die erfindungsgemäße Schaltungsanordnung lassen sich echte zufällige Bitfolgen erzeugen, die als Zufallszahlen in kryptografischen Datenverarbeitungsvorgängen verwendet werden können.

Claims (7)

1. Schaltungsanordnung zum Erzeugen zufälliger Bitfolgen, die mit einem ersten Oszillator (OSZ1) und einem zweiten Oszilla­ tor (VCO1), deren Ausgänge mit den Eingängen eines die zufäl­ lige Bitfolge bereitstellenden Phasendetektors (PD) verbunden sind, gebildet ist, wobei der zweite Oszillator (VCO1) fre­ quenzmoduliert ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Oszillator (VCO1) als spannungsgesteuerter Os­ zillator ausgebildet ist und von einem dritten Oszillator (VCO2) angesteuert ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der dritte Oszillator (VCO2) als spannungsgesteuerter Os­ zillator ausgebildet ist und von einem vierten Oszillator (OSZ2) angesteuert ist.

4. Schaltungsanordnung nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß der Phasendetektor (PD) mit einem Schieberegister gebil­ det ist.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß das Schieberegister rückgekoppelt ist.

6. Schaltungsanordnung nach einem der Ansprüche 2-5, dadurch gekennzeichnet, daß der erste Oszillator (OSZ1) und der zweite Oszillator (VCO1) etwa mit derselben Frequenz, der dritte Oszillator (VCO2) und vierte Oszillator (OSZ2) mit anderen Frequenzen schwingen.

7. Schaltungsanordnung nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, daß auch der erste Oszillator (OSZ1) als spannungsgesteuerter Oszillator ausgebildet und frequenzmoduliert ist.