EP0743586B1 - Circuit intégré dans lequel certains composants fonctionnels sont amenés à travailler avec une même caractéristique de fonctionnement - Google Patents

Circuit intégré dans lequel certains composants fonctionnels sont amenés à travailler avec une même caractéristique de fonctionnement Download PDF

Info

Publication number
EP0743586B1
EP0743586B1 EP96401074A EP96401074A EP0743586B1 EP 0743586 B1 EP0743586 B1 EP 0743586B1 EP 96401074 A EP96401074 A EP 96401074A EP 96401074 A EP96401074 A EP 96401074A EP 0743586 B1 EP0743586 B1 EP 0743586B1
Authority
EP
European Patent Office
Prior art keywords
integrated circuit
ref
current
transistors
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP96401074A
Other languages
German (de)
English (en)
Other versions
EP0743586A1 (fr
Inventor
Michel Alain Chevroulet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSEM Centre Suisse dElectronique et de Microtechnique SA Recherche et Développement
Original Assignee
CSEM Centre Suisse dElectronique et de Microtechnique SA Recherche et Développement
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSEM Centre Suisse dElectronique et de Microtechnique SA Recherche et Développement filed Critical CSEM Centre Suisse dElectronique et de Microtechnique SA Recherche et Développement
Publication of EP0743586A1 publication Critical patent/EP0743586A1/fr
Application granted granted Critical
Publication of EP0743586B1 publication Critical patent/EP0743586B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Definitions

  • the present invention relates to integrated circuits in which some or all of the components or groups of functional components must work in the same conditions to ensure the proper functioning of the circuit in general.
  • a technique currently used to impose identical operating characteristics to transistors distant from an integrated circuit consists of their impose a parameter (for example a current) and we set a quantity determining the characteristic (for example the grid voltage).
  • This method has the disadvantage that the control current cannot be used simultaneously by the two transistors and then you have to order alternately. Therefore the transistors do not are available to perform their function assigned in the circuit only when they are not in regulatory regime.
  • the number of transistors that we can thus work under the same conditions is necessarily limited, because otherwise the frequency with which control current is distributed sequentially will become too high vis-à-vis that of the useful signal to treat.
  • the invention aims to provide an integrated circuit comprising means for imposing on a plurality of its components or groups of components the same characteristic of operation, this circuit being devoid of disadvantages of the prior art briefly described above.
  • FIG. 1 a general diagram is shown very simplified of an integrated circuit comprising a system according to the invention.
  • the integrated circuit symbolized by rectangle 1 has a plurality of functional units 2-1 to 2-n distributed on the integrated circuit and which one supposes that they must all work with the same characteristic of operation.
  • any functional assembly which may include one or more chips, the functional units being able to be components or groups of components of any kind such as transistors, diodes, groups of transistors, diode groups, circuit parts composed of assemblies of such components etc.
  • Figure 1 shows a distribution of its functional units, this is not a limiting element of the concept of the invention, these units can be installed in the circuit only in according to the specific needs and tasks that the integrated circuit must accomplish.
  • the integrated circuit includes a central setpoint generator 3 located at a location suitable for this circuit and intended to develop a signal setpoint according to which the characteristic of functioning of the functional units will be developed.
  • This generator has n outputs connected to as many lines 4-1 to 4-n which are respectively connected to cells adjustment local 5-1 to 5-n. These cells are respectively associated with functional units 2-1 to 2-n by being placed near their respective unit.
  • the setpoint information generated in the generator central 3 can be applied simultaneously to cells adjustment 5-1 to 5-n, but according to a characteristic particular of the invention, it can also be sent sequentially to these cells, in which case the central generator 3 includes a sequencer 6 shown in dotted in the rectangle which symbolizes the generator instruction 3.
  • This variant of the invention is especially useful when the setpoint information cannot be used without be altered by several adjustment cells at the same time.
  • threshold voltages of the transistors of an MOS integrated circuit are not the same throughout the circuit.
  • the first example described therefore aims to impose on all the transistors of the circuit the same so-called threshold voltage "related".
  • the characteristic to be imposed on the transistors of the circuit is this apparent threshold voltage.
  • the adjustment of the tensions of threshold of all the transistors at the same value allows simplified exchange of analog information between different parts of the integrated circuit, this information thus being interpreted in the same way all over the circuit.
  • I D k (( V G - V YOUR ) 2 in which I D is the drain current of the transistor, V G its gate voltage and V TA its apparent threshold voltage as long as V G >> V TA , that is to say when the transistor works in strong inversion .
  • C D is the depletion capacity of the transistor and C i its oxide capacity.
  • this figure does not represent that the setpoint generator 3, as well as a single transistor useful 2-n with its associated local 5-n adjustment cell.
  • the setpoint generator 3 shown in FIG. 2 is intended for n-type transistors. It comprises two transistors MG1 and MG2, the sources of which are connected to a negative supply conductor of voltage V GM . Their drains are connected to their respective grids, and to the drains of two respective transistors MG3 and MG4 mounted in current mirror. The boxes of the transistors MG1 and MG2 are connected to a supply terminal V GW . The gates of the transistors MG3 and MG4 are connected to a bias voltage terminal V GI , while their sources are connected to a positive supply voltage V GP .
  • the voltages V G1 and V G2 can constitute setpoint information which can be used in the local adjustment cell 5-n to determine, for the useful transistor 2-n which is associated with it, an apparent threshold voltage V Identical TA using the box voltage V W as an adjustment parameter, the actual threshold voltages of all the useful transistors being able to be different from one cell to another.
  • the local adjustment cell 5-n comprises a current mirror formed by the transistors MC3 and MC4 whose widths are in a ratio K M. This is relatively easy to achieve even if the distance separating the setpoint generator 3 from this local cell is relatively large.
  • the sources of these transistors MC3 and MC4 are connected to a supply voltage V UP , while their drains are respectively connected to the drains of two transistors MC1 and MC2, the sources of which are connected to a voltage V UM .
  • the gate of transistor MC3 is connected to its drain.
  • the gates of the transistors MC1 and MC2 are connected respectively to the voltages V G1 and V G2 coming from the setpoint generator 3.
  • the common point of the transistors MC2 and MC4 is connected at the input of an amplifier A and at a terminal of a capacitor C.
  • the output of amplifier A is connected to the boxes of transistors MC1, MC2 and MU.
  • the transistors MC1 and MC2 operate in strong inversion and generate respective currents determined by relation (1) above.
  • the current mirror formed by the transistors MC3 and MC4 makes a copy of the current generated by the transistor MC1 by multiplying it by the constant K M.
  • the capacitor C integrates the difference between the current passing through the transistor MC4 and the current passing through MC2.
  • the amplifier transmits the corresponding value on the wells of the transistors MC1 and MC2 and also on that of the useful transistor MU. The regime stabilizes when the difference in these currents is zero. Under these conditions, the transistor MU has an apparent threshold voltage which is identical to that of the transistors MG1 and MG2 of the reference generator.
  • FIG. 3 a central reference generator 3A has been shown which, in this case, produces a reference voltage V ref and a reference current I ref as a reference. As it is a question here of transmitting a current setpoint, it is necessary to distribute this reference current I ref sequentially.
  • the setpoint generator 3A comprises a voltage source ST which is connected to the gate of a transistor MG5 and to an output of the generator delivering the reference voltage V ref .
  • the drain of transistor MG5 is connected to a current mirror formed by transistors MG6 and MG7, the latter delivering the reference current I ref .
  • the local adjustment cell 5A-n comprises a transistor MC5 whose gate receives the voltage V ref . Its drain is connected to two switches S1 and S2 controlled by the sequencer 6.
  • the switch S1 receives the reference current I ref from the reference generator 3A.
  • Switch S2 is connected to the common point of an AC capacitor and an AA amplifier. The output of the latter is connected to the wells of the transistors MC5 and MU (2A-n).
  • the transistor useful can continue to function whether it is in operation adjustment or not.
  • the useful components do not are not transistors, but diodes or photodiodes, the latter being, for example, part a network of detectors or the like. It can then be important that all these diodes have the same current of flight. However, we know that the leakage current of a diode is strongly dependent on temperature.
  • the central reference generator 3B generates, for example by means of the assembly shown in FIG. 3 at 3A, a reference current I ref which is distributed to the local adjustment cells such as cell 5B-n, by means of the sequencer 6 .
  • the local adjustment cell 5B-n comprises a diode P1 which is connected to the switches S1 and S2, these being closed in adjustment mode.
  • Switch S2 is also connected to the common point of a capacitor CB and the input of an amplifier AB.
  • the output of the latter is connected to a heat dissipation resistor RT placed near the diode P1 and the useful diode P2 (2B-n).
  • a current I C is therefore sent as an adjustment value in this dissipating resistor RT.
  • Diode P2 (and possibly other diodes located nearby) will thus receive (have) a caloric intake which determines the same leakage current for all the diodes.
  • the current flows through the dissipating resistor RT as long as the current in the diode P1 is not equal to the reference current I ref .
  • the sequencer 6 makes it possible to serve other similar heating assemblies distributed in the array of photodiodes.
  • the local adjustment units must be thermally isolated from each other.
  • the CB capacitor acts as memory and retains the setpoint between two addresses made by the sequencer 6.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

La présente invention concerne les circuits intégrés dans lesquels certains ou tous les composants ou groupes de composants fonctionnels doivent travailler dans les mêmes conditions pour assurer le bon fonctionnement du circuit dans son ensemble.
Lorsque dans un circuit intégré tel qu'un circuit MOS, deux composants, par exemple deux transistors, se trouvent à proximité l'un de l'autre, ii est relativement facile de leur donner les mêmes conditions de fonctionnement, par exemple la même courbe caractéristique du courant de drain ID en fonction de la tension de grille Vg.
En revanche, lorsque les composants sont éloignés l'un de l'autre dans le circuit, ou à fortiori, lorsque de nombreux composants doivent travailler dans les mêmes conditions, les paramètres des composants seront alors tributaires de leur éloignement topographique dans le circuit, celui-ci ne pouvant pratiquement pas être fabriqué avec l'uniformité nécessaire. D'ailleurs d'autres facteurs, tels que des différences de température d'un endroit à l'autre d'un circuit, peuvent induire une non-uniformité des paramètres de fonctionnement des composants.
Une technique actuellement utilisée pour imposer des caractéristiques de fonctionnement identiques à des transistors éloignés d'un circuit intégré consiste à leur imposer un paramètre (par exemple un courant) et on règle une grandeur déterminant la caractéristique (par exemple la tension de grille). Cette méthode présente l'inconvénient que le courant de commande ne peut pas être exploité simultanément par les deux transistors et il faut alors les commander alternativement. De ce fait les transistors ne sont disponibles pour effectuer la fonction qui leur est assignée dans le circuit que lorsqu'ils ne sont pas en régime de régulation. En outre, le nombre de transistors que l'on peut ainsi faire travailler dans les mêmes conditions est forcément limité, car sinon la fréquence avec laquelle le courant de commande est distribué séquentiellement deviendra trop élevée vis-à-vis de celle du signal utile à traiter.
Cette méthode connue présente donc des inconvénients certains.
L'invention a pour but de fournir un circuit intégré comportant des moyens pour imposer à une pluralité de ses composants ou groupes de composants une même caractéristique de fonctionnement, ce circuit étant dépourvu des inconvénients de la technique antérieure décrite brièvement ci-dessus.
L'invention a donc pour objet un circuit intégré caractérisé en ce qu'il comprend:
  • des moyens formant un générateur de référence central destiné à élaborer au moins une information de consigne qui détermine la caractéristique de fonctionnement devant être commune à tous les composants fonctionnels du circuit;
  • des moyens pour distribuer l'information de consigne parmi une pluralité d'unités du circuit comprenant chacune au moins un desdits composants fonctionnels;
  • chacune desdites unités comprenant des moyens locaux d'ajustement connectés pour recevoir ladite information de consigne et pour élaborer une valeur d'ajustement;
  • des moyens de correction dans chaque unité pour ajuster la caractéristique de fonctionnement d'un dispositif prévu dans lesdits moyens locaux d'ajustement, en fonction de ladite valeur d'ajustement, ledit dispositif étant placé à proximité du ou des composant(s) fonctionnel(s) et configuré de telle sorte que la caractéristique de fonctionnement qui lui est ainsi imposée, s'impose également au(x)dit(s) composant(s) fonctionnel(s);
  • des moyens de correction dans chaque unité pour ajuster la caractéristique de fonctionnement de son ou ses composant(s) fonctionnel(s) en fonction de ladite valeur d'ajustement.
D'autres caractéristiques et avantages de l'invention apparaítront au cours de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés sur lesquels:
  • la figure 1 est un schéma très simplifié d'un circuit intégré pour mettre en évidence les caractéristiques essentielles de l'invention; et
  • les figures 2 à 4 montrent trois exemples d'application de l'invention.
Sur la figure 1, on a représenté un schéma général très simplifié d'un circuit intégré comportant un système selon l'invention.
Le circuit intégré symbolisé par le rectangle 1, comporte une pluralité d'unités fonctionnelles 2-1 à 2-n réparties sur le circuit intégré et dont on suppose qu'elles doivent toutes travailler avec une même caractéristique de fonctionnement.
Dans ce contexte, il faut noter que l'on entend par circuit intégré tout ensemble fonctionnel pouvant comprendre une ou plusieurs puces, les unités fonctionnelles pouvant être des composants ou groupes de composants de toute nature tels que des transistors, des diodes, des groupes de transistors, des groupes de diodes, des parties de circuit composées d'assemblages de tels composants etc. Par ailleurs, bien que la figure 1 montre une répartition régulière de ses unités fonctionnelles, ceci n'est pas un élément limitatif du concept de l'invention, ces unités pouvant être implantées dans le circuit uniquement en fonction des besoins et des tâches spécifiques que le circuit intégré doit accomplir.
Selon l'invention, le circuit intégré comporte un générateur de consigne central 3 implanté à un endroit approprié de ce circuit et destiné à élaborer un signal de consigne en fonction duquel la caractéristique de fonctionnement des unités fonctionnelles va être élaborée. Ce générateur comporte n sorties reliées à autant de lignes 4-1 à 4-n qui sont respectivement connectées à des cellules locales d'ajustement 5-1 à 5-n. Ces cellules sont respectivement associées aux unités fonctionnelles 2-1 à 2-n en étant placées près de leur unité respective.
L'information de consigne élaborée dans le générateur central 3 peut être appliquée simultanément aux cellules d'ajustement 5-1 à 5-n, mais selon une caractéristique particulière de l'invention, elle peut également être envoyée séquentiellement à ces cellules, cas dans lequel le générateur central 3 comporte un séquenceur 6 représenté en pointillés dans le rectangle qui symbolise le générateur de consigne 3. Cette variante de l'invention est surtout utile lorsque l'information de consigne ne peut être utilisée sans être altérée par plusieurs cellules d'ajustement à la fois.
Il est à noter que dans un circuit intégré comprenant un système selon l'invention, les unités fonctionnelles restent opérationnelles en permanence, même si l'information de consigne ne parvient que séquentiellement à leur cellule d'ajustement associée.
On va maintenant décrire plusieurs exemples d'application du concept selon l'invention.
Concernant un premier de ces exemples, on remarquera que souvent, du fait de certains aléas technologiques, les tensions de seuil des transistors d'un circuit intégré MOS ne sont pas les mêmes sur toute l'étendue du circuit. Le premier exemple décrit vise par conséquent à imposer à tous les transistors du circuit une même tension de seuil dite "apparente". Dans ce premier exemple, on suppose ainsi que la caractéristique devant être imposée aux transistors du circuit (qui sont ici les unités fonctionnelles) est cette tension de seuil apparente. L'ajustement des tensions de seuil de tous les transistors à une même valeur, permet l'échange simplifié d'informations analogiques entre différentes parties du circuit intégré, ces informations étant ainsi interprétées de la même façon partout dans le circuit.
On sait qu'un transistor MOS de type n fonctionnant en forte inversion laisse passer un courant de drain ID qui présente la relation suivante: ID = k(VG -VTA )2 dans laquelle ID est le courant de drain du transistor, VG sa tension de grille et VTA sa tension de seuil apparente pour autant que VG>>VTA, c'est-à-dire lorsque le transistor travaille en forte inversion.
On sait également que la tension de seuil apparente VTA d'un transistor MOS est définie par la relation suivante: VTA = VT + nVS -(n-1)VW dans laquelle VT est la tension de seuil "physique" du transistor, VS sa tension de source, VW la tension de caisson et n le coefficient de couplage défini comme suit: n = 1+ CD Ci
Dans la relation (3), CD est la capacité de déplétion du transistor et Ci sa capacité d'oxyde.
Il est à noter que l'on peut écrire les mêmes relations, mutatis mutandis, pour un transistor de type p.
Il résulte de la relation (2) ci-dessus, que la tension de seuil apparente VTA de tous les transistors du circuit peut être déterminée en ajustant la tension de caisson VW.
Dans le premier exemple d'application de l'invention décrit, c'est cette propriété qui est exploitée pour ajuster la tension de seuil de tous les transistors utiles du circuit intégré et à cet effet on utilise le circuit qui va maintenant être décrit en référence à la figure 2.
Par souci de simplification, cette figure ne représente que le générateur de consigne 3, ainsi qu'un seul transistor utile 2-n avec sa cellule locale d'ajustement 5-n associée.
Le générateur de consigne 3 représenté sur la figure 2 est destiné à des transistors de type n. Il comporte deux transistors MG1 et MG2 dont les sources sont reliées à un conducteur d'alimentation négative de tension VGM. Leurs drains sont reliés à leurs grilles respectives, et aux drains de deux transistors respectifs MG3 et MG4 montés en miroir de courant. Les caissons des transistors MG1 et MG2 sont reliés à une borne d'alimentation VGW. Les grilles des transistors MG3 et MG4 sont connectées à une borne de tension de polarisation VGI, tandis que leurs sources sont reliées à une tension d'alimentation positive VGP.
Comme les transistors MG1 à MG4 sont placés très près l'un de l'autre sur le circuit intégré, leurs tensions de seuil apparentes sont identiques deux à deux.
Par ailleurs, les transistors ayant un rapport de largeur déterminé, ils conduisent des courants IMG3 et IMG4 ayant ce rapport: Km = I MG4 I MG3
Les transistors MG1 et MG2 conduiront des courants IMG3 et IMG4 qui déterminent les tensions de grille VG1 et VG2 respectifs. En effet, il résulte des équations (1) et (2) ci-dessus que ces tensions sont liées en régime de forte inversion par la relation: KM = VG 1-VT -nVS +(n-1)VW VG 2-VT -nVS +(n-1)VW 2
Ainsi, les tensions VG1 et VG2 peuvent constituer une information de consigne qui peut être exploitée dans la cellule locale d'ajustement 5-n pour déterminer, pour le transistor utile 2-n qui y est associé, une tension de seuil apparente VTA identique en utilisant la tension de caisson VW comme paramètre d'ajustement, les tensions de seuil réelles de tous les transistors utiles pouvant être différentes d'une cellule à l'autre.
La cellule locale d'ajustement 5-n comporte un miroir de courant formé des transistors MC3 et MC4 dont les largeurs sont dans un rapport KM. Ceci est relativement facile à réaliser même si la distance qui sépare le générateur de consigne 3 de cette cellule locale est relativement grande.
Les sources de ces transistors MC3 et MC4 sont reliées à une tension d'alimentation VUP, tandis que leurs drains sont reliés respectivement aux drains de deux transistors MC1 et MC2 dont les sources sont reliées à une tension VUM. La grille du transistor MC3 est connectée à son drain. Les grilles des transistors MC1 et MC2 sont connectées respectivement aux tensions VG1 et VG2 provenant du générateur de consigne 3.
Le point commun des transistors MC2 et MC4 est raccordé à l'entrée d'un amplificateur A et à une borne d'un condensateur C. La sortie de l'amplificateur A est reliée aux caissons des transistors MC1, MC2 et MU.
Dans cette cellule d'ajustement 5-n, les transistors MC1 et MC2 fonctionnent en forte inversion et engendrent des courants respectifs déterminés par la relation (1) ci-dessus. Le miroir de courant formé par les transistors MC3 et MC4 fait une copie du courant engendré par le transistor MC1 en le multipliant par la constante KM. En régime d'ajustement, le condensateur C intègre la différence entre le courant traversant le transistor MC4 et le courant traversant MC2. L'amplificateur transmet la valeur correspondant sur les caissons des transistors MC1 et MC2 et également sur celui du transistor utile MU. Le régime se stabilise lorsque la différence de ces courants est nulle. Dans ces conditions, le transistor MU présente une tension de seuil apparente qui est identique à celle des transistors MG1 et MG2 du générateur de consigne.
Ainsi en associant à chaque transistor utile ou à chaque groupe de transistors utiles se trouvant à proximité l'un de l'autre une cellule d'ajustement telle que la cellule 5-n, on peut leur donner la même tension de seuil dont la valeur est imposée par le générateur central de consigne 3.
On remarquera que, dans ce premier exemple d'application de l'invention, tous les transistors utiles 2-1 à 2-n peuvent travailler en permanence et ne sont pas perturbés par l'ajustement de la tension de leur caisson.
Dans un second exemple d'application de l'invention, on suppose qu'il soit souhaitable de faire fonctionner un certain nombre de transistors d'un circuit intégré sur un même point de travail en dépit des disparités de leurs courbes caractéristiques Idrain/Vgrille en fonction des emplacements des transistors dans le circuit intégré.
Sur la figure 3, on a représenté un générateur central de consigne 3A qui élabore dans ce cas en tant que consigne, une tension de référence Vref et un courant de référence Iref. Comme il s'agit ici de transmettre une consigne de courant, il est nécessaire de distribuer ce courant de référence Iref de façon séquentielle.
Le générateur de consigne 3A comprend une source de tension ST qui est reliée à la grille d'un transistor MG5 et à une sortie du générateur délivrant la tension de référence Vref. Le drain du transistor MG5 est connecté à un miroir de courant formé des transistors MG6 et MG7, ce dernier délivrant le courant de référence Iref.
La cellule locale d'ajustement 5A-n comporte un transistor MC5 dont la grille reçoit la tension Vref. Son drain est raccordé à deux interrupteurs S1 et S2 commandés par le séquenceur 6. L'interrupteur S1 reçoit le courant de référence Iref du générateur de consigne 3A. L'interrupteur S2 est connecté au point commun d'un condensateur CA et d'un amplificateur AA. La sortie de ce dernier est reliée aux caissons des transistors MC5 et MU (2A-n).
Lorsque la cellule 5A-n est en phase d'ajustement, ces interrupteurs S1 et S2 étant alors fermés par le séquenceur 6, le courant Iref peut parvenir au condensateur CA et à l'entrée de l'amplificateur AA. La tension sur le condensateur CA se stabilise, lorsque le courant qui traverse le transistor MC5 est égal au courant de référence Iref. Les interrupteurs S1 et S2 peuvent alors de nouveau être ouverts, le condensateur CA mémorisant la tension d'ajustement à l'entrée de l'amplificateur AA. Le courant de référence Iref peut alors être envoyé à une autre cellule locale d'ajustement du circuit intégré.
On voit donc que, dans ce cas également, le transistor utile peut continuer à fonctionner qu'il soit en régime d'ajustement ou non.
Le troisième exemple d'application de l'invention est représenté sur la figure 4. Ici, les composants utiles ne sont pas des transistors, mais des diodes ou des photodiodes, ces dernières pouvant, par exemple faire partie d'un réseau de détecteurs ou analogue. Il peut alors être important que toutes ces diodes aient le même courant de fuite. Or, on sait que le courant de fuite d'une diode est fortement dépendant de la température.
Le générateur central de consigne 3B engendre, par exemple au moyen du montage représenté sur la figure 3 en 3A, un courant de référence Iref qui est distribué aux cellules locales d'ajustement telles que la cellule 5B-n, au moyen du séquenceur 6.
La cellule locale d'ajustement 5B-n comporte une diode P1 qui est connectée aux interrupteurs S1 et S2, ceux-ci étant fermés en régime d'ajustement. L'interrupteur S2 est connecté également au point commun d'un condensateur CB et de l'entrée d'un amplificateur AB. La sortie de ce dernier est reliée à une résistance de dissipation de chaleur RT placée près de la diode P1 et de la diode utile P2 (2B-n). Un courant IC est donc envoyé en tant que valeur d'ajustement dans cette résistance dissipatrice RT. La diode P2 (et éventuellement d'autres diodes se trouvant à proximité) recevra(ont) ainsi un apport calorique qui détermine un même courant de fuite pour toutes les diodes.
Le courant passe dans la résistance dissipatrice RT tant que le courant dans la diode P1 n'est pas égal au courant de référence Iref. Le séquenceur 6 permet de desservir d'autres montages de chauffage analogue répartis dans le réseau de photodiodes.
Il est à noter que si les diodes P1 et P2 sont identiques (elles se trouvent à proximité l'une de l'autre) et si seulement la photodiode P2 est exposée à la lumière, ce montage permet en outre de commander le courant "noir" de la photodiode P2.
Par ailleurs, les cellules locales d'ajustement doivent être isolées thermiquement l'une de l'autre.
Il est à noter que dans ce cas également, le condensateur CB joue le rôle de mémoire et conserve la valeur de consigne entre deux adressages effectués par le séquenceur 6.

Claims (12)

  1. Circuit intégré caractérisé en ce qu'il comprend:
    des moyens formant un générateur central de référence (3, 3A, 3B) destiné à élaborer au moins une information de consigne (VG1, VG2; Iref, Vref; Iref) qui détermine la caractéristique de fonctionnement devant être commune à au moins une pluralité des composants fonctionnels du circuit;
    des moyens (4-1 à 4-n; 6) pour distribuer l'information de consigne parmi au moins une pluralité d'unités du circuit, comprenant chacune au moins un desdits composants fonctionnels (2-n; 2A-n; 2B-n);
    chacune desdites unités comprenant des moyens locaux d'ajustement (5-n; 5A-n; 5B-n) connectés pour recevoir ladite information de consigne (VG1, VG2; Iref, Vref; Iref) et pour élaborer une valeur d'ajustement (VW, IC);
    des moyens de correction (C, A; CA, AA; CB, AB) dans chaque unité pour ajuster la caractéristique de fonctionnement d'un dispositif (MC1, MC2; MC5; P1) prévu dans lesdits moyens locaux d'ajustement (5-n; 5A-n; 5B-n), en fonction de ladite valeur d'ajustement, ledit dispositif étant placé à proximité du ou des composant(s) fonctionnel(s) et configuré de telle sorte que la caractéristique de fonctionnement qui lui est ainsi imposée, s'impose également au(x)dit(s) composant(s) fonctionnel(s) (2-n; 2A-n; 2B-n).
  2. Circuit intégré suivant la revendication 1, comportant des transistors MOS caractérisé en ce que ladite caractéristique de fonctionnement est la tension de seuil apparente (VTA) d'au moins certains de ses transistors MOS (2-1 à 2-n; figure 2).
  3. Circuit intégré suivant la revendication 1, comportant des transistors MOS, caractérisé en ce que ladite caractéristique de fonctionnement est un point de travail prédéterminé de la courbe courant de drain/tension de grille d'au moins certains de ces transistors MOS (2A-n; figure 3).
  4. Circuit intégré suivant la revendication 2, comportant des diodes ou des photodiodes, caractérisé en ce que ladite caractéristique de fonctionnement est le courant de fuite desdites diodes (P2; figure 4).
  5. Circuit intégré suivant l'une quelconque des revendications 2 et 3 prises ensemble, caractérisé en ce que ladite valeur d'ajustement est la tension de caisson (VW) d'au moins certains desdits transistors MOS (2-1 à 2-n).
  6. Circuit intégré suivant les revendications 2 et 5 prises ensemble, caractérisé en ce que ledit générateur central de référence (3) comporte des moyens (MG2, MG4) pour établir un premier rapport de deux courants (KM) représentatif de la valeur de ladite tension de seuil apparente (VTA) souhaitée et des moyens (MG1, MG2) pour, en fonction d'une valeur de tension de caisson prédéterminée (VGW), convertir ce premier rapport de courants en une paire de tensions (VG1, VG2) formant ladite information de consigne, et en ce que lesdits moyens locaux d'ajustement (5-1 à 5-n) comprennent des moyens (MC3, MC4) pour établir localement un second rapport de courants et des moyens (MC1, MC2, C, A) pour engendrer en fonction de ladite information de consigne, un signal de modification de la tension de caisson (VUW) du ou desdits composants fonctionnels (2-1 à 2-n) associés auxdits moyens d'ajustement local considérés (5-1 à 5-n), pour ajuster ledit second rapport de courants audit premier rapport de courants.
  7. Circuit intégré suivant la revendication 6, caractérisé en ce que
    ledit générateur central de référence (3) comporte un miroir de courant formé de deux transistors MOS (MG3, MG4) dont les largeurs ont ledit premier rapport de courants et deux autres transistors MOS (MC1, MC2) montés respectivement en série avec les transistors du miroir de courant et dont la tension de caisson (VGW) présente ladite valeur prédéterminée de tension de caisson, lesdits deux autres transistors (MG1, MG2) étant agencés pour fonctionner en forte inversion et fournir ladite information de consigne (VG1, VG2) sur leurs grilles, et en ce que
    lesdits moyens locaux d'ajustement (5-1 à 5-n) comprennent un montage identique à celui dudit générateur central de référence (3), le point de jonction entre l'un (MC4) des transistors de leur miroir de courant et ledit autre transistor (MC2) correspondant étant raccordé à un amplificateur (A) fournissant ladite valeur d'ajustement (VUW), la sortie de cet amplificateur étant raccordée aux caissons desdits autres transistors (MC1, MC2) de ces moyens locaux d'ajustement et à celui du composant fonctionnel (MU) associé à ces moyens.
  8. Circuit intégré suivant la revendication 3 et 5 prises ensemble, caractérisé en ce que ledit générateur central de référence (3A) comporte une source de tension (ST) délivrant une tension de référence (Vref) et une source de courant (MG5, MG6 et MG7) délivrant un courant de référence (Iref), en ce que lesdits moyens locaux d'ajustement (5A-n) comprennent un transistor (MC5) connecté pour recevoir ladite tension de référence sur sa grille, et un amplificateur (AA) connecté pour amplifier la différence entre ledit courant de référence et le courant traversant ce transistor (MC5), la sortie dudit amplificateur (AA) étant connectée au caisson de ce dernier et celui dudit composant fonctionnel (MU) pour leur fournir ladite valeur d'ajustement (VW).
  9. Circuit intégré suivant la revendication 8, caractérisé en ce qu'il comprend un séquenceur (6) pour envoyer ledit courant de référence (Iref) tour à tour vers lesdits moyens locaux d'ajustement, et en ce que lesdits moyens locaux d'ajustement comprennent des moyens de mémoire (CA) pour conserver ladite valeur d'ajustement (VW) entre deux envois dudit courant de référence à ces moyens.
  10. Circuit intégré suivant la revendication 4, caractérisé en ce que ladite valeur d'ajustement est la température (T) dudit circuit.
  11. Circuit intégré suivant la revendication 10, caractérisé en ce que ledit générateur central de référence (3B) comprend une source de courant de référence (Iref), et en ce que lesdits moyens locaux d'ajustement comprennent une diode de référence (P1), ainsi qu'un amplificateur (AB) pour amplifier la différence entre le courant de référence et le courant circulant dans ladite diode (P1), la sortie dudit amplificateur (AB) étant connectée à un composant dissipateur de chaleur (RT) placé près de ladite diode (P1) et de la diode (P2)) qui forme ledit composant fonctionnel.
  12. Circuit intégré suivant la revendication 11, caractérisé en ce qu'il comporte un séquenceur (6) pour envoyer ledit courant de référence (Iref) tour à tour auxdits moyens locaux d'ajustement (5B-n).
EP96401074A 1995-05-17 1996-05-15 Circuit intégré dans lequel certains composants fonctionnels sont amenés à travailler avec une même caractéristique de fonctionnement Expired - Lifetime EP0743586B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9505920 1995-05-17
FR9505920A FR2734378B1 (fr) 1995-05-17 1995-05-17 Circuit integre dans lequel certains composants fonctionnels sont amenes a travailler avec une meme caracteristique de fonctionnement

Publications (2)

Publication Number Publication Date
EP0743586A1 EP0743586A1 (fr) 1996-11-20
EP0743586B1 true EP0743586B1 (fr) 2000-08-02

Family

ID=9479129

Family Applications (1)

Application Number Title Priority Date Filing Date
EP96401074A Expired - Lifetime EP0743586B1 (fr) 1995-05-17 1996-05-15 Circuit intégré dans lequel certains composants fonctionnels sont amenés à travailler avec une même caractéristique de fonctionnement

Country Status (4)

Country Link
US (1) US5739718A (fr)
EP (1) EP0743586B1 (fr)
DE (1) DE69609563D1 (fr)
FR (1) FR2734378B1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635768B2 (ja) * 1996-03-05 2005-04-06 ヤマハ株式会社 半導体集積回路
JPH10135756A (ja) * 1996-10-31 1998-05-22 Mitsumi Electric Co Ltd 回路体における回路特性の調整方法
US20040217934A1 (en) * 2003-04-30 2004-11-04 Jin-Seok Yang Driving circuit of flat panel display device
US6972989B2 (en) * 2003-10-10 2005-12-06 Infincon Technologies Ag Reference current distribution in MRAM devices
FR2957161B1 (fr) * 2010-03-02 2012-11-16 St Microelectronics Rousset Circuit interne de tension d'alimentation d'un circuit integre

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8001558A (nl) * 1980-03-17 1981-10-16 Philips Nv Stroomstabilisator opgebouwd met veldeffekttransistor van het verrijkingstype.
US4471292A (en) * 1982-11-10 1984-09-11 Texas Instruments Incorporated MOS Current mirror with high impedance output
US4814644A (en) * 1985-01-29 1989-03-21 K. Ushiku & Co. Basic circuitry particularly for construction of multivalued logic systems
EP0342814B1 (fr) * 1988-05-20 1995-02-08 Mitsubishi Denki Kabushiki Kaisha Circuit intégré MOS pour commande de diodes électroluminescentes
NL9001018A (nl) * 1990-04-27 1991-11-18 Philips Nv Referentiegenerator.
US5117130A (en) * 1990-06-01 1992-05-26 At&T Bell Laboratories Integrated circuits which compensate for local conditions
US5157285A (en) * 1991-08-30 1992-10-20 Allen Michael J Low noise, temperature-compensated, and process-compensated current and voltage control circuits
US5461338A (en) * 1992-04-17 1995-10-24 Nec Corporation Semiconductor integrated circuit incorporated with substrate bias control circuit
US5397934A (en) * 1993-04-05 1995-03-14 National Semiconductor Corporation Apparatus and method for adjusting the threshold voltage of MOS transistors
GB9320991D0 (en) * 1993-10-12 1993-12-01 Philips Electronics Uk Ltd A circuit for providing a current source
FR2717918B1 (fr) * 1994-03-25 1996-05-24 Suisse Electronique Microtech Circuit pour contrôler les tensions entre caisson et sources des transistors mos et système d'asservissement du rapport entre les courants dynamique et statique d'un circuit logique mos.

Also Published As

Publication number Publication date
FR2734378B1 (fr) 1997-07-04
FR2734378A1 (fr) 1996-11-22
US5739718A (en) 1998-04-14
EP0743586A1 (fr) 1996-11-20
DE69609563D1 (de) 2000-09-07

Similar Documents

Publication Publication Date Title
FR2677793A1 (fr) Circuit pour produire une tension d'alimentation interne.
EP0143039A1 (fr) Procédé de fabrication d'une matrice de composants électroniques
EP0562916A1 (fr) Dispositif de génération de tensions de référence
EP3082072B1 (fr) Bloc récepteur d'une radio-étiquette
FR3059495A1 (fr) Dispositif attenuateur dans un etage de transmission radiofrequences
EP3627275B1 (fr) Dispositif électronique capable de former un capteur de température ou une source de courant délivrant un courant indépendant de la température
WO2002059974A1 (fr) Element photoelectrique a tres grande dynamique de fonctionnement
EP0743586A1 (fr) Circuit intégré dans lequel certains composants fonctionnels sont amenés à travailler avec une même caractéristique de fonctionnement
EP3457566A1 (fr) Dispositif modifiant la valeur d'impedance d'une resistance de reference
FR2803158A1 (fr) Capteur d'image cmos destine a offrir une plage dynamique plus etendue
FR2552575A1 (fr) Circuit de commande d'un panneau a plasma de type alternatif
EP1211888B1 (fr) Dispositif de detection de rayonnement infra-rouge
EP2430659A1 (fr) Capteur d'image integre a tres grande sensibilite
EP0182679B1 (fr) Dispositif photosensible à transfert de ligne muni d'amplificateurs de contre-réaction
EP0149948B1 (fr) Perfectionnement aux dispositifs photosensibles à l'état solide
EP0253704B1 (fr) Amplificateur sommateur différentiel double à quatre entrées indépendantes
FR2731569A1 (fr) Dispositif de recopie de tension a grande linearite
EP1146732B1 (fr) Dispositif de conversion d'un photosignal en tension dans les senseurs d'images à intégrateurs déportés
FR2482382A1 (fr) Circuit a miroir de courant a haute impedance de sortie et a basse " perte de tension "
FR2634900A1 (fr) Systeme de detection d'informations sous forme de rayonnement electromagnetique et de lecture des informations detectees
EP0654945B1 (fr) Circuit d'injection, en imagerie thermique
FR2789532A1 (fr) Generateur de rampe de tension et generateur de rampe de courant comprenant un tel generateur
FR2519488A1 (fr) Ensemble d'amplification pour tensions de fortes excursions et source de tension comprenant un tel ensemble d'amplification
FR2609843A1 (fr) Dephaseur actif 0-180o pour hyperfrequences
EP0608938A1 (fr) Amplificateur à étage différentiel d'entrée et capacité de stabilisation intégrée

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): CH DE FR GB LI

17P Request for examination filed

Effective date: 19970424

17Q First examination report despatched

Effective date: 19980717

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): CH DE FR GB LI

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REF Corresponds to:

Ref document number: 69609563

Country of ref document: DE

Date of ref document: 20000907

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20000921

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20001103

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20010508

Year of fee payment: 6

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20010530

Year of fee payment: 6

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 20010605

Year of fee payment: 6

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020515

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020531

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020531

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20020515

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20030131

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST