EP0245564B1 - Multi-Port-Speicher und Quelleneinrichtung für Bildpunktinformation - Google Patents

Multi-Port-Speicher und Quelleneinrichtung für Bildpunktinformation Download PDF

Info

Publication number
EP0245564B1
EP0245564B1 EP86400976A EP86400976A EP0245564B1 EP 0245564 B1 EP0245564 B1 EP 0245564B1 EP 86400976 A EP86400976 A EP 86400976A EP 86400976 A EP86400976 A EP 86400976A EP 0245564 B1 EP0245564 B1 EP 0245564B1
Authority
EP
European Patent Office
Prior art keywords
shift register
bit map
map memory
information
pixel information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
EP86400976A
Other languages
English (en)
French (fr)
Other versions
EP0245564A1 (de
Inventor
Thomas C. Stockebrand
Joel D. Kaufman
Earle R. Vickery, Iii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Priority to AT86400976T priority Critical patent/ATE73566T1/de
Priority to DE8686400976T priority patent/DE3684309D1/de
Priority to EP86400976A priority patent/EP0245564B1/de
Publication of EP0245564A1 publication Critical patent/EP0245564A1/de
Application granted granted Critical
Publication of EP0245564B1 publication Critical patent/EP0245564B1/de
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
    • G09G5/346—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling for systems having a bit-mapped display memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)
  • Digital Computer Display Output (AREA)

Claims (6)

  1. Schaltungsanordnung zum Speichern von Bildpunktinformationen und Ausgeben von Signalen, die die gespeicherten Bildpunktinformationen zur Darstellung darstellen, die folgendes aufweist: eine Bitmap-Speichereinrichtung (71) mit einer Anordnung von Zeilen- und Spaltenpositionen zum Speichern der Bildpunktinformationen, wobei die Bitmap-Speichereinrichtung eine Vielzahl von Datenanschlüssen aufweist, eine erste, mit der Bitmap-Speichereinrichtung verbundene Steuerungseinrichtung (99) zur Ermöglichung der Ein- und Ausgabe von Bildpunkt- und Maskeninformationen an und von vorbestimmten Adressen in der Bitmap-Speichereinrichtung, eine erste Schieberegistereinrichtung (64) zum Verschieben der darin gespeicherten Bildpunktinformationen, wobei die erste Schieberegistereinrichtung eine Vielzahl von Datenanschlüssen aufweist, die über eine erste Gattersteuereinrichtung (145) mit der Vielzahl von Datenanschlüssen der Bitmap-Speichereinrichtung verbunden ist, eine Maskenregistereinrichtung (57) zum Speichern von Maskeninformationen, wobei die Maskenregistereinrichtung über eine zweite Gattersteuereinrichtung (143) mit der Vielzahl von Datenanschlüssen der Bitmap-Speichereinrichtung verbunden ist, die erste und zweite Gattersteuereinrichtung zur Steuerung des Verknüpfens der ersten und zweiten Gattersteuereinrichtung mit einer zweiten Steuerungseinrichtung (63) verbunden ist und die Maskenregistereinrichtung mit der ersten Gattersteuereinrichtung verbunden ist,
    worin die zweite Steuerungseinrichtung (63) zur Ermöglichung der Übertragung von Maskeninformationen von der Bitmap-Speichereinrichtung (71) zur Maskenregistereinrichtung (57) ein erstes Steuersignal an die zweite Gattersteuereinrichtung (143), und zur Ermöglichung der Übertragung von Bildpunktinformationen von der Bitmap-Speichereinrichtung (71) zur ersten Schieberegistereinrichtung (64) ein zweites Steuersignal (149) an die erste Gattersteuereinrichtung (145) abgeben kann, wobei die Maskenregistereinrichtung (57) zur Maskierung vorbestimmter Bits der Bildpunktinformationen die Maskeninformationen auf die erste Gattersteuereinrichtung (145) übertragen kann.
  2. Schaltungsanordnung nach Anspruch 1, worin die Schaltungsanordnung als ein integrierter Chip ausgebildet ist.
  3. Schaltungsanordnung nach Anspruch 1, die weiterhin eine zwischen der ersten Schieberegistereinrichtung (64) und der ersten Gattersteuereinrichtung (145) angeschlossene dritte Gattersteuereinrichtung (153) und eine zweite Schieberegistereinrichtung (64), die eine Vielzahl von mit der Vielzahl von Datenanschlüssen der Bitmap-Speichereinrichtung (71) verbundenen Datenanschlüssen hat, zur seriellen Verschiebung von darin gespeicherten Bildpunktinformationen über eine vierte Gattersteuereinrichtung (155) und die erste Gattersteuereinrichtung (145), worin die zweite Steuerungseinrichtung (63) zur Ermöglichung der Übertragung von Bildpunktinformationen zwischen der ersten Schieberegistereinrichtung (64) und der ersten Gattersteuereinrichtung (145) ein drittes Steuersignal (161) an die dritte Gattersteuereinrichtung (153), und zur Ermöglichung der Übertragung von Bildpunktinformationen zwischen der zweiten Schieberegistereinrichtung (65) und der ersten Gattersteuereinrichtung (145) ein viertes Steuersignal (167) an die vierte Gattersteuereinrichtung (155) abgeben kann.
  4. Schaltungsanordnung nach Anspruch 3, die weiterhin eine dritte und vierte Schieberegistereinrichtung (67, 69), die über jeweils eine fünfte und sechste Gattersteuereinrichtung (157, 159) mit der ersten Gattersteuereinrichtung (145) verbunden ist, aufweist.
  5. Schaltungsanordnung nach Anspruch 3, die weiterhin zur Abgabe von Taktsignalen in einer ersten vorbestimmten Taktgeschwindigkeit eine mit der ersten Schieberegistereinrichtung (64) verbundene erste Takteinrichtung (103), und zur Abgabe von Taktsignalen in einer zweiten vorbestimmten Taktgeschwindigkeit, die zur ersten vorbestimmten Taktgeschwindigkeit unterschiedlich ist, eine mit der zweiten Schieberegistereinrichtung (65) verbundene zweite Takteinrichtung (239) aufweist.
  6. Schaltungsanordnung nach Anspruch 5, worin die erste Schieberegistereinrichtung (64) zur seriellen Abgabe von Bildpunktinformationen an eine erste periphere Einheit (91) in einer von der ersten vorbestimmten Taktgeschwindigkeit abhängigen ersten Geschwindigkeit einen Ausgangsanschluß, und die zweite Schieberegistereinrichtung (65) zur seriellen Abgabe von Bildpunktinformationen an eine zweite periphere Einheit (247) in einer von der zweiten vorbestimmten Taktgeschwindigkeit abhängigen zweiten Geschwindigkeit einen Ausgangsanschluß hat.
EP86400976A 1986-05-06 1986-05-06 Multi-Port-Speicher und Quelleneinrichtung für Bildpunktinformation Expired EP0245564B1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
AT86400976T ATE73566T1 (de) 1986-05-06 1986-05-06 Multi-port-speicher und quelleneinrichtung fuer bildpunktinformation.
DE8686400976T DE3684309D1 (de) 1986-05-06 1986-05-06 Multi-port-speicher und quelleneinrichtung fuer bildpunktinformation.
EP86400976A EP0245564B1 (de) 1986-05-06 1986-05-06 Multi-Port-Speicher und Quelleneinrichtung für Bildpunktinformation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP86400976A EP0245564B1 (de) 1986-05-06 1986-05-06 Multi-Port-Speicher und Quelleneinrichtung für Bildpunktinformation

Publications (2)

Publication Number Publication Date
EP0245564A1 EP0245564A1 (de) 1987-11-19
EP0245564B1 true EP0245564B1 (de) 1992-03-11

Family

ID=8196299

Family Applications (1)

Application Number Title Priority Date Filing Date
EP86400976A Expired EP0245564B1 (de) 1986-05-06 1986-05-06 Multi-Port-Speicher und Quelleneinrichtung für Bildpunktinformation

Country Status (3)

Country Link
EP (1) EP0245564B1 (de)
AT (1) ATE73566T1 (de)
DE (1) DE3684309D1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4953101A (en) * 1987-11-24 1990-08-28 Digital Equipment Corporation Software configurable memory architecture for data processing system having graphics capability
NL8801116A (nl) * 1988-04-29 1989-11-16 Oce Nederland Bv Werkwijze en inrichting voor het converteren van omtrekgegevens naar rastergegevens.
EP0410743B1 (de) * 1989-07-28 1996-02-21 Texas Instruments Incorporated Graphisches Anzeigesystem mit einem geteilten seriellen Register
US5943065A (en) * 1991-11-21 1999-08-24 Videologic Limited Video/graphics memory system
US5473566A (en) * 1994-09-12 1995-12-05 Cirrus Logic, Inc. Memory architecture and devices, systems and methods utilizing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174536A (en) * 1977-01-21 1979-11-13 Massachusetts Institute Of Technology Digital communications controller with firmware control
US4546451A (en) * 1982-02-12 1985-10-08 Metheus Corporation Raster graphics display refresh memory architecture offering rapid access speed
JPS59180871A (ja) * 1983-03-31 1984-10-15 Fujitsu Ltd 半導体メモリ装置

Also Published As

Publication number Publication date
ATE73566T1 (de) 1992-03-15
DE3684309D1 (de) 1992-04-16
EP0245564A1 (de) 1987-11-19

Similar Documents

Publication Publication Date Title
US4851834A (en) Multiport memory and source arrangement for pixel information
EP0197413B1 (de) Rasterpufferspeicher
US4646270A (en) Video graphic dynamic RAM
US5442748A (en) Architecture of output switching circuitry for frame buffer
US5260905A (en) Multi-port memory
US4991110A (en) Graphics processor with staggered memory timing
US5148524A (en) Dynamic video RAM incorporating on chip vector/image mode line modification
EP0197412B1 (de) Bildpufferspeicher mit variablem Zugriff
US4648077A (en) Video serial accessed memory with midline load
US4745407A (en) Memory organization apparatus and method
EP0279693B1 (de) Video-RAM mit vielfachen Ebenen
EP0189576B1 (de) Mehrfachvideospeichersystem mit Bildelementkartierung
US5142637A (en) Dynamic video RAM incorporating single clock random port control
US4815033A (en) Method and apparatus for accessing a color palette synchronously during refreshing of a monitor and asynchronously during updating of the palette
US5148523A (en) Dynamic video RAM incorporationg on chip line modification
US5737761A (en) Memory control architecture for high-speed transfer operations
EP0677190B1 (de) Für fensterumgebungsoperationen entworfenes rasterpuffersystem
US5414447A (en) Frame buffer, method and circuit
US4368461A (en) Digital data processing device
EP0563656B1 (de) Halbleiterspeicheranordnung
EP0778578B1 (de) Integrierte Schaltung mit synchronen Halbleiterspeicher, Methode zum Zugriff auf diesen Speicher und System mit einem solchen Speicher
US4910505A (en) Graphic display apparatus with combined bit buffer and character graphics store
EP0245564B1 (de) Multi-Port-Speicher und Quelleneinrichtung für Bildpunktinformation
US4769637A (en) Video display control circuit arrangement
US5991186A (en) Four-bit block write for a wide input/output random access memory in a data processing system

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB IT LI LU NL SE

17P Request for examination filed

Effective date: 19880420

17Q First examination report despatched

Effective date: 19900824

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE CH DE FR GB IT LI LU NL SE

REF Corresponds to:

Ref document number: 73566

Country of ref document: AT

Date of ref document: 19920315

Kind code of ref document: T

REF Corresponds to:

Ref document number: 3684309

Country of ref document: DE

Date of ref document: 19920416

ITF It: translation for a ep patent filed

Owner name: JACOBACCI CASETTA & PERANI S.P.A.

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19930409

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19930414

Year of fee payment: 8

Ref country code: CH

Payment date: 19930414

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: SE

Payment date: 19930415

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: AT

Payment date: 19930419

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: BE

Payment date: 19930422

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: LU

Payment date: 19930428

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19930430

Year of fee payment: 8

ITTA It: last paid annual fee
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19930531

Year of fee payment: 8

EPTA Lu: last paid annual fee
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19940506

Ref country code: GB

Effective date: 19940506

Ref country code: AT

Effective date: 19940506

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Effective date: 19940507

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Effective date: 19940531

Ref country code: CH

Effective date: 19940531

Ref country code: BE

Effective date: 19940531

BERE Be: lapsed

Owner name: DIGITAL EQUIPMENT CORP.

Effective date: 19940531

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19941201

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 19940506

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee
EUG Se: european patent has lapsed

Ref document number: 86400976.6

Effective date: 19941210

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Effective date: 19950131

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19950201

EUG Se: european patent has lapsed

Ref document number: 86400976.6

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

REG Reference to a national code

Ref country code: GB

Ref legal event code: 732E

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.

Effective date: 20050506