EP0023215A1 - Signal processing system with multichannel electronic attenuator and stored controls - Google Patents

Signal processing system with multichannel electronic attenuator and stored controls

Info

Publication number
EP0023215A1
EP0023215A1 EP80900242A EP80900242A EP0023215A1 EP 0023215 A1 EP0023215 A1 EP 0023215A1 EP 80900242 A EP80900242 A EP 80900242A EP 80900242 A EP80900242 A EP 80900242A EP 0023215 A1 EP0023215 A1 EP 0023215A1
Authority
EP
European Patent Office
Prior art keywords
input
processing system
adjustment
units
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP80900242A
Other languages
German (de)
French (fr)
Inventor
André Louis MICHEL
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of EP0023215A1 publication Critical patent/EP0023215A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
    • H04H60/02—Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information
    • H04H60/04—Studio equipment; Interconnection of studios

Definitions

  • the present invention relates to a device forming a multi-channel electronic attenuator with memorized settings.
  • the present invention associates in particular a storage system with a plurality of adjustment units (similar to potentiometers) and further comprises a management system making it possible on the one hand to store a certain number of standard adjustments deemed satisfactory by the operator (we will speak later of "sets of adjustments") and, on the other hand, to instantly restore on the different adjustment units a previously saved combination.
  • the invention essentially relates to a multi-channel signal processing system, characterized in that it comprises:
  • a selector means interconnected between said memory and said adjustment units for choosing a group of storage units at the right rate of a storage unit per adjustment unit, each group constituting a set of adjustments which can be globally selected by said selector means, and
  • control means interconnected between said selector means and said control means of all the adjustment units to place each adjustment unit in a state corresponding to the value of the storage unit of said selected group which corresponds to this adjustment unit .
  • Each attenuator is equivalent to a conventional potentiometer with studs, which previously consisted of a mechanical switch with manual control and did not have the particularity of having several memorized settings, selectable by a simple operation.
  • the device presented offers this last characteristic and its electronic constitution gives it great reliability as well as excellent flexibility of use.
  • the possibility of making effective, in a very short period of time, a set of adjustments having been made previously by long and delicate manipulations constitutes a performance which opens up a whole field of applications.
  • the attenuator setting values are discrete.
  • the number of values is preferably limited to 16.
  • the law of attenuation may be linear or not by suitably adapting the values of the resistances.
  • FIG. 1 shows a block diagram of an embodiment of a processing system according to the invention
  • FIG. 1 shows the equivalent structure of an electronically controlled attenuator usable in the system of Figure 1;
  • FIG. 3 is a general view of a modular assembly constituting an adjustment unit usable in the system of Figure 1;
  • FIG. 4 shows a more detailed block diagram of one of the possible embodiments of an adjustment unit
  • FIG. 5 is a timing diagram illustrating the operation of this adjustment unit; and FIG. 6 represents a possible variant of a part of the adjustment unit, similar to FIG. 2.
  • a microcomputer 1 has been represented, grouping together several sub-assemblies which will be detailed below, linked to a coded information memory 2 with direct access, for example in CMOS technology, protected from power cuts by an accumulator 3 charging tam ⁇ pon.
  • the layout of the memory and its subdivision is ensured by a keyboard 4 which can also perform other specific functions.
  • This keyboard is connected to microcomputer 1.
  • the latter is also connected to a certain number (m in the present example) of adjustment units U 1 , U 2 , U 3 ...
  • Each adjustment unit has a signal input (for example E 1 for U 1 ) and a signal output (for example S, for U 1 ) and in the case where it behaves like an attenuator, it has the equivalent structure of Figure 2 with a series connection of several resistors (preferably 16 resistors) such as R 1 , R 2 , .... R 15 forming a potentiometric circuit with a switch 8 with sixteen positions which, in the case of the invention, is an electronic switch.
  • the coded information memory 2 comprises, as is conventional, a certain number of elementary memories b i (having two possible states) grouped in storage units.
  • a storage unit comprises for example four elementary memories b 1 , b 2 , b 3 , b 4 , and it is assigned to an adjustment unit (for example U 1 ).
  • an adjustment unit for example U 1 .
  • there will be a certain number (p) of storage units for each adjustment unit that is to say ultimately the possibility of storing as many (p) of different combinations of adjustment or sets of settings. It is understood that the choice of 36 possible positions for the attenuator of FIG. 2 is interesting, since only four elementary memories make it possible to memorize the 16 possible positions, in the Decimal-Coded-Binary system.
  • the keyboard may for example include p control keys making it possible to choose, via the microcomputer 1 one of the p combinations and to instantly position the m adjustment units.
  • this microcomputer is a commercially available assembly, which therefore does not need to be described in detail.
  • the main sub-assemblies carrying out the essential functions which are required of this computer the materialization of these sub-assemblies within the computer being carried out by means of a wired program, by means of a read-only memory, possibly re-programmable.
  • This microcomputer therefore in fact mainly comprises a selector means 10 including the keyboard 4, interconnected between said memory 2 and said adjustment units to choose a group of storage units at the rate of one storage unit per adjustment unit, each group constituting a set of settings globally selectable by said selector means; and control means 11 interconnected between the selector means 10 and the control means of all the adjustment units U 1 , U 2 . . . . etc through the BUS wire strand.
  • each adjustment unit includes a device for displaying its own state, that is to say with 16 light-emitting diodes D 1 .... D 16 , a diode corresponding to a state of the electronic switch .
  • the control means of each adjustment unit include two keys R +, R- allowing, as will be seen below, both to modify in memory the state of a chosen memorization unit and the state of the corresponding adjustment, by successive increments or decrementations in the memory, via and under the management of the microcomputer 1.
  • a start of cycle signal generator (RESET) is also provided in the microcomputer and. s, the pulses of frequency m times lower than that of the clock pulses are transmitted on another wire of the strand BUS.
  • the four wires A, B, C, D are connected to four inputs Ea, Eb, Ec, Ed of a system of controlled doors 15 having an equivalent number of outputs Sa, Sb, Se, Sd connected to "Decimal-Coded-Binary" type inputs of an electronic switch 16 via buffer memories C t .
  • the door system 15 is a three-state CMOS adapter comprising a transfer input T (or third-state control) connected to cyclic exploration means which will be described later.
  • a suitable type of CMOS adapter is marketed by the company National Semiconductors under the reference MM 80 C 98 N. Its operation is as follows.
  • the adapter 15 When a pulse is applied to its input T, the adapter 15 transmits the value displayed at each input to its corresponding output. In the absence of transfer pulse at input T, the circuit is disconnected and has a very high input impedance and a very high output impedance. This high output impedance is used to store the information transmitted in the parasitic input capacitors of the switch 16 which thus directly form the buffer memories C t , without the addition of additional components.
  • the input impedance of the switch 16 being also very high, the information does not have time to deteriorate between two cycles, that is to say between two transfer pulses applied to the input T.
  • the switch 16 is also of the CMOS type and is interconnected with the resistors R 1 -R 15 in potentiometric mounting in accordance with FIG. 2. A type of CMOS switch that can be used is marketed under the reference DG 506 by the company Siliconix.
  • the display device consists of a Digital-Analog converter 17 with Decimal-Coded-Binary inputs whose four input terminals are connected to the corresponding four outputs of the adapter 15 and whose analog output 18 is connected to an analog input a 1 of a switch 19 with analog inputs, of the CMOS type.
  • the other input a 2 is connected to the output S n of the adjustment unit U n or possibly to its signal input E n if a two-way switch (not shown) is provided for applying S n or E n at the entrance to 2 .
  • the positioning of the switch 19 is adjusted by a signal applied to its input e generated by the microcomputer 1 and transmitted by an ANA / NUM wire of the BUS strand, via an additional door of the adapter 15.
  • a switch with analog inputs usable as switch 19 is marketed under the reference DG 201 by the company Siliconix.
  • the output of this switch 19 is connected to drive an electronic display control switch 20 driving the lamps light emitting D 1 ... D 16 .
  • This switch is of the analog type, consisting of a set of 16 comparator amplifiers. An integrated circuit performing this function is marketed under the reference U AA170 by the firm Siemens.
  • the adjustment unit U n can also include an indicator 21 with light-emitting diode controlled by an AND function with two inputs making it possible to identify whether this adjustment unit is in the course of modification of adjustment by means other than those proper to it. , and in particular by means of a remote keyboard, such as keyboard 4 if this is provided for this purpose.
  • the AND gate of the indicator 21 is triggered by the conjunction of the same signal as that which is applied to the input T of the adapter 15 and an additional signal generated by the microcomputer 1 and transmitted on the MOD wire of the BUS strand.
  • the light-emitting diode of the indicator 21 therefore starts to flash, warning the user that it is. this adjustment unit which is precisely being modified.
  • the wires A, B, C, D constitute as many output links in series of the control means 11 on which are transmitted successively and in a predetermined order, in series, the information representative of the units storage (U 1 , U 2 ... U m ) chosen from one of the p groups forming a set of settings, by the selector means 10.
  • the aforementioned cyclic exploration means are perfectly synchronized so that 'a transfer pulse. is applied to the input T of the set U n when the information representative of the corresponding storage unit chosen is actually present on the wires A, B, C, D.
  • the aforementioned cyclic exploration means are arranged in synchronized validation means, in particular by said control means 11 and comprising in particular the two RAZ and ADR generators described above as well as a plurality of validation units 25 whose connection step by step constitutes the chaining 5 mentioned above. These units 25 are all coupled to the clock signal generator and to the cycle start generator, that is to say connected to the ADR and RESET wires of the BUS strand.
  • each validation unit 25 includes a flip-flop 26, an input S of which is connected to a signal generator at the start of the cycle and of which an output Q is connected to a first input of a gate of the AND or NAND type with three inputs, 27, a second input of which is connected to the ADR clock signal generator and a third input of which is connected to the output the flip-flop of an adjacent validation unit via an inverter 28; the output of said door being connected to the aforementioned transfer input T of said system of controlled doors and another input R of said lever being connected to the output of said door by means of a monostable 29. The operation is the next.
  • the microcomputer 1 includes a means of calculation and rewriting in memory 30 wired to add or subtract a unit from a number represented in a storage unit chosen by the selector means 10.
  • This circuit 30 is therefore interconnected with the memory 2 and is accessible from the corresponding adjustment units by means of two wires INC and DEC of the BUS strand.
  • the circuit is associated with the two control keys R +, R- respectively connected to two inputs of two respective doors, 31, 32, of the AND or NAND type with two inputs, the other two inputs being connected to the means cyclic exploration aforementioned and more particularly at the output of the AND gate 27.
  • the outputs of the gates 31 and 32 are respectively connected to the wires INC and DEC, that is to say to the circuit 30 for respectively controlling the incrementation or the decrementation of the circuit 30 and the rewriting in memory.
  • the content of the corresponding storage unit will increment gradually and the state of the potentiometric mounting (switch 16) will evolve in one direction. Pressing the R- button will cause a change in the other direction.
  • simple CMOS type inverters integrated circuit 33
  • CMOS inverters An integrated circuit of CMOS inverters is marketed under the reference MM74CO4N by the firm National Semiconductors. The system is designed so that the rate of evolution is approximately one position (increment or decrement) every half-second. It can be seen that the control system by keys R +, R- acts in fact on the state of the memory, which is permanently read by the microcomputer 1 in order to position and possibly cyclically update all the adjustment units as a function of the values (editable) from a preset and selected set of settings.
  • FIG. 6 represents a partial diagram of a variant making it possible to replace the switch 16 of FIG. 4.
  • the switch 16 with four inputs and sixteen positions of outputs is replaced by another electronic switch 16a, simpler, with four inputs allowing to receive as previously information in Decimal-Coded-Binair code but individually controlling four switches I 1 , I 2 , I 3 , I 4 .
  • a reference voltage Ve is applied to four common terminals of the switches and the other four terminals are connected to resistors capable of being connected in parallel or not depending on the state of the corresponding switch.
  • the value of resistors R, R / 2, R / 4, R / 8 corresponds to the binary weight of each of the switch inputs.
  • the other terminals of these four resistors are interconnected with each other, so as to constitute a variable equivalent resistance connected to the inverting input of an amplifier A n .
  • the gain of this amplifier is therefore variable and the output voltage Vs is representative of the information transmitted on the wires A, B, C, D of the strand BUS.
  • This voltage Vs can be energetically filtered and serve as a gain control voltage applied to a variable gain amplifier (not shown but known per se) whose signal input constitutes the input. E n . In this way, no switching noise can mix with the signal.
  • the system which has just been described is of interest for all applications where a set of attenuation settings, obtained a times, should be kept to be activated again at any time after another use of the adjustment units. This is the case in particular of measurement benches associated with instrumentation amplifiers and in the high-fidelity field where it is possible, for example, to optimize the reproduction of sounds by adjustments specific to the frequency bands.
  • the assembly can also be introduced into a servo loop which also has a frequency analyzer and analog digital converters, thus obtaining the optimal automatic adjustment, frequency band by frequency band, of a whole installation for restoring sounds.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Control By Computers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

Systeme de traitement de signaux multivoies comportant une possibilite de memorisation simultanee de l'etat de reglage des differentes unites de reglage. Selon l'invention on prevoit un ensemble d'unites de reglage U1, U2. Un assimilables a des potentiometres et recevant chacune un signal a traiter, une memoire CMOS (2) dans laquelle on vient stocker des informations representatives des etats de toutes les unites de reglage et un micro-ordinateur (1) interconnecte entre ces unites de reglage et la memoire pour commander l'inscription en memoire d'un ensemble de reglages juges satisfaisants et pour, ulterieurement, positionner instantanement les unites de reglage dans une combinaison inscrite dans la memoire (2). L'invention s'applique notamment aux installations de restitution des sons.Multi-channel signal processing system comprising a possibility of simultaneous memorization of the adjustment state of the different adjustment units. According to the invention, a set of adjustment units U1, U2 is provided. One comparable to potentiometers and each receiving a signal to be processed, a CMOS memory (2) in which information representative of the states of all the adjustment units is stored and a microcomputer (1) interconnected between these adjustment units and the memory to control the recording in memory of a set of settings deemed satisfactory and to, subsequently, instantly position the adjustment units in a combination recorded in the memory (2). The invention applies in particular to sound reproduction installations.

Description

SYSTEME DE TRAITEMENT DE SIGNAUX A ATTENUATEUR ELECTRONIQUE MULTIVOIES ET A REGLAGES MEMORISES. SIGNAL PROCESSING SYSTEM WITH MULTI-CHANNEL ELECTRONIC ATTENUATOR AND WITH STORED SETTINGS.
La présente invention concerne un dispositif formant atténuateur électronique multivoies à réglages mémorisés.The present invention relates to a device forming a multi-channel electronic attenuator with memorized settings.
On sait que le maniement et le réglage d'un système multivoies pour la restitution des sons,par exemple, permettant de réaliser tous les mélanges possibles, avec des rapports d'atténuation ou d'amplification variables, de diverses sources de signaux, est long et délicat. Or, un technicien ayant l'habitude des lieux où il opère et ayant souvent à traiter le même type de prise de son, est fatalement conduit à retrouver par tâtonnements des combinaisons de réglages qu'il a déjà plus ou moins réalisées. La présente invention associe notamment un système de mémorisation à une pluralité d'unités de réglage (assimilables à des potentiomètres) et comporte en outre un système de gestion permettant d'une part de stocker un certain nombre de réglages types jugés satisfaisants par l'opérateur (on parlera plus loin d'"ensembles de réglages")et, d'autre part, de rêtablir instantanément sur les différentes unités de réglage une combinaison antérieurement enregistrée.We know that the handling and adjustment of a multi-channel system for the reproduction of sounds, for example, making it possible to achieve all possible mixtures, with variable attenuation or amplification ratios, of various signal sources, is long and delicate. However, a technician accustomed to the places where he operates and often having to deal with the same type of sound recording, is fatally led to find by trial and error combinations of adjustments that he has already more or less achieved. The present invention associates in particular a storage system with a plurality of adjustment units (similar to potentiometers) and further comprises a management system making it possible on the one hand to store a certain number of standard adjustments deemed satisfactory by the operator (we will speak later of "sets of adjustments") and, on the other hand, to instantly restore on the different adjustment units a previously saved combination.
Dans cet esprit, l'invention concerne essentiellement un système de traitement de signaux multivoies, caractérisé en ce qu'il comprend :In this spirit, the invention essentially relates to a multi-channel signal processing system, characterized in that it comprises:
- une pluralité d'unités de réglage de niveau de signal électriquemunies de moyens de cσïmmàride respectifs ,- a plurality of electrical signal level adjustment units provided with respective rigid means,
- une mémoire d'informations codées comportant plusieurs unités de mémorisation possibles pour chaque unité de réglage,- a coded information memory comprising several possible storage units for each adjustment unit,
- un moyen sélecteur interconnecté entre ladite mémoire et lesdites unités de réglage pour choisir un groupe d'unités de mémorisation à raison d'une unité de mémorisation par unité de réglage, chaque groupe constituant un ensemble de réglages sélectionnable globalement par ledit moyen sélecteur, eta selector means interconnected between said memory and said adjustment units for choosing a group of storage units at the right rate of a storage unit per adjustment unit, each group constituting a set of adjustments which can be globally selected by said selector means, and
- des moyens de pilotage interconnectés entre ledit moyen sélecteur et lesdits moyens de commande de toutes les unités de réglage pour placer chaque unité de réglage dans un état correspondant à la valeur de l'unité de mémorisation dudit groupe choisi qui correspond à cette unité de réglage.- control means interconnected between said selector means and said control means of all the adjustment units to place each adjustment unit in a state corresponding to the value of the storage unit of said selected group which corresponds to this adjustment unit .
Chaque atténuateur est équivalent à un potentiomètre classique à plots, qui était antérieurement constitué d'un commutateur mécanique à commande manuelle et ne présentait pas la particularité de posséder plusieurs réglages mémorisés, sélectionnables par une opération simple. Le dispositif présenté offre cette dernière caractéristique et sa constitution électronique lui confère une grande fiabilité ainsi qu'une excellente souplesse d'emploi. En outre, la possibilité de rendre effectif, en un laps de temps très court, un ensemble de réglages ayant été faits antérieurement par des manipulations longues et délicates, constitue une performance qui ouvre tout un champ d'applications.Each attenuator is equivalent to a conventional potentiometer with studs, which previously consisted of a mechanical switch with manual control and did not have the particularity of having several memorized settings, selectable by a simple operation. The device presented offers this last characteristic and its electronic constitution gives it great reliability as well as excellent flexibility of use. In addition, the possibility of making effective, in a very short period of time, a set of adjustments having been made previously by long and delicate manipulations, constitutes a performance which opens up a whole field of applications.
Les valeurs de réglage des atténuateurs sont discrètes. Pour des raisont de simplification de réalisation, le nombre de valeurs est, de préférence, limité à 16. La loi d'atténuation peut être linéaire ou non en adaptant de manière convenable les valeurs des résistances.The attenuator setting values are discrete. For reasons of simplification of implementation, the number of values is preferably limited to 16. The law of attenuation may be linear or not by suitably adapting the values of the resistances.
L'invention sera mieux comprise en référence aux dessins annexés, dans lesquels : - la figure 1 représente un schéma bloc d'un mode de réalisation d'un système de traitement selon l'invention;The invention will be better understood with reference to the accompanying drawings, in which: - Figure 1 shows a block diagram of an embodiment of a processing system according to the invention;
- la figure 2 représente la structure équivalente d'un atténuateur à commande électronique utilisable dans le système de la figure 1;- Figure 2 shows the equivalent structure of an electronically controlled attenuator usable in the system of Figure 1;
- la figute 3 est une vue générale d'un ensemble modulaire constituant une unité de réglage utilisable dans le système de la figure 1;- Figute 3 is a general view of a modular assembly constituting an adjustment unit usable in the system of Figure 1;
- la figure 4 représente un schéma bloc plus détaillé de l'un des modes de réalisation possibles d'une unité de réglage;- Figure 4 shows a more detailed block diagram of one of the possible embodiments of an adjustment unit;
- la figure 5 est un chronogramme illustrant le fonctionnement de cette unité de réglage; et - la figure 6 représente une variante possible d'une partie de l'unité de réglage, assimilable à la figure 2. Sur la figure 1 , on a représenté un micro-ordinateur 1 regroupant plusieurs sous-ensembles qui seront détaillés plus loin, reliê à une mémoire d'informations codées 2 à accès direct, par exemple en technologie CMOS, protégée des coupures d'alimentation par un accumulateur 3 en charge tam¬pon. L'agencement de la mémoire et sa subdivision est assurée par un clavier 4 qui peut aussi assurer d'autres fonctions spécifiques. Ce clavier est connecté au micro-ordinateur 1. Ce dernier est aussi connecté à un certain nombre (m dans l'exemple présent) d'unités de réglage U1, U2, U3... Um par un seul toron (appelé BUS) de dix fils. Les unités de réglage qui ont la forme représentée sur la figure 3 sont également interconnectées en cascade par un chaînage 5 de validation de proche en proche qui sera décrit plus loin. Chaque unité de réglage comporte une entrée de signal (par exemple E1 pour U1) et une sortie de signal (par exemple S, pour U1) et dans le cas où elle se comporte comme un atténuateur, elle a la structure équivalente de la figure 2 avec une connection en série de plusieurs résistances (de préférence 16 résistances) telles que R1, R2, .... R15 formant un montage potentiométrique avec un commutateur 8 à seize positions qui, dans le cas de l'invention, est un commutateur électronique. La mémoire d'informations codées 2 comporte, comme cela est classique, un certain nombre de mémoires élémentaires bi (possédant deux états possibles) regroupées en unités de mémorisation. Une unité de mémorisation comporte par exemple quatre mémoires élémentaires b1, b2, b3, b4, et elle est assignée à une unité de réglage (par exemple U1). Selon la capacité de la mémoire, on disposera d'un certain nombre (p) d'unités de mémorisation pour chaque unité de réglage, c'est-à-dire en définitive la possibilité de stocker autant (p) de combinaisons différentes de réglage ou ensembles de réglages. On comprend que le choix de 36 positions possibles pour l'atténuateur de la figure 2 est intéressant, puisque quatre mémoires élémentaires seulement permettent de mémoriser les 16 positions possibles, en système Décimal-Codé-Binaire. Le clavier peut par exemple comporter p touches de commande permettant de choisir, par l'intermédiaire du micro-ordinateur 1 l'une des p combinaisons et de positionner instantanément les m unités de réglage. Il est à noter que ce micro-ordinateur est un ensemble disponible dans le commerce, qui n'a donc pas besoin d'être décrit en détail. A titre d'exemple, on peut utiliser l'ensemble commercialisé sous la référence 8748 par la firme INTEL. Cependant, pour faciliter la compréhension de l'invention, on a indiqué les principaux sous-ensembles réalisant les fonctions essentielles qui sont demandées à cet ordinateur, la matérialisation de ces sous-ensembles au sein de l'ordinateur étant réalisée au moyen d'un programme câblé,au moyen d'une mémoire morte, éventuellement re-programmable. Cette programmation aboutissant à la réalisation des sous-ensembles qui seront décrits plus loin est à la portée d'un technicien moyennement compétent dans ce domaine de la technique et est d'ailleurs enseignéepar le fabricant du micro-ordinateur. Ce micro-ordinateur comporte donc en fait principalement un moyen sélecteur 10 incluant le clavier 4, interconnecté entre ladite mémoire 2 et lesdites unités de réglage pour choisir un groupe d'unités de mémorisation à raison d'une unité de mémorisation par unité de réglage, chaque groupe constituant un ensemble de réglages sélectionnable globalement par ledit moyen sélecteur; et des moyens de pilotage 11 interconnectés entre le moyen sélecteur 10 et les moyens de commande de toutes les unités de réglage U 1, U2. . . . etc par l'intermédiaire du toron de fils BUS.- Figure 5 is a timing diagram illustrating the operation of this adjustment unit; and FIG. 6 represents a possible variant of a part of the adjustment unit, similar to FIG. 2. In FIG. 1, a microcomputer 1 has been represented, grouping together several sub-assemblies which will be detailed below, linked to a coded information memory 2 with direct access, for example in CMOS technology, protected from power cuts by an accumulator 3 charging tam¬pon. The layout of the memory and its subdivision is ensured by a keyboard 4 which can also perform other specific functions. This keyboard is connected to microcomputer 1. The latter is also connected to a certain number (m in the present example) of adjustment units U 1 , U 2 , U 3 ... U m by a single strand ( called BUS) of ten sons. The adjustment units which have the form shown in FIG. 3 are also interconnected in cascade by a chain of validation from close to close which will be described later. Each adjustment unit has a signal input (for example E 1 for U 1 ) and a signal output (for example S, for U 1 ) and in the case where it behaves like an attenuator, it has the equivalent structure of Figure 2 with a series connection of several resistors (preferably 16 resistors) such as R 1 , R 2 , .... R 15 forming a potentiometric circuit with a switch 8 with sixteen positions which, in the case of the invention, is an electronic switch. The coded information memory 2 comprises, as is conventional, a certain number of elementary memories b i (having two possible states) grouped in storage units. A storage unit comprises for example four elementary memories b 1 , b 2 , b 3 , b 4 , and it is assigned to an adjustment unit (for example U 1 ). Depending on the capacity of the memory, there will be a certain number (p) of storage units for each adjustment unit, that is to say ultimately the possibility of storing as many (p) of different combinations of adjustment or sets of settings. It is understood that the choice of 36 possible positions for the attenuator of FIG. 2 is interesting, since only four elementary memories make it possible to memorize the 16 possible positions, in the Decimal-Coded-Binary system. The keyboard may for example include p control keys making it possible to choose, via the microcomputer 1 one of the p combinations and to instantly position the m adjustment units. It should be noted that this microcomputer is a commercially available assembly, which therefore does not need to be described in detail. For example, we can use the set marketed under the reference 8748 by the firm INTEL. However, to facilitate the understanding of the invention, the main sub-assemblies carrying out the essential functions which are required of this computer, the materialization of these sub-assemblies within the computer being carried out by means of a wired program, by means of a read-only memory, possibly re-programmable. This programming leading to the production of the sub-assemblies which will be described later is within the reach of a technician moderately competent in this field of technology and is moreover taught by the manufacturer of the microcomputer. This microcomputer therefore in fact mainly comprises a selector means 10 including the keyboard 4, interconnected between said memory 2 and said adjustment units to choose a group of storage units at the rate of one storage unit per adjustment unit, each group constituting a set of settings globally selectable by said selector means; and control means 11 interconnected between the selector means 10 and the control means of all the adjustment units U 1 , U 2 . . . . etc through the BUS wire strand.
Comme le montre la figure 3, chaque unité de réglage comporte un dispositif de visualisation de son propre état, c'est-à-dire à 16 diodes électroluminescentes D1.... D16, une diode correspondant à un état du commutateur électronique. Les moyens de commande de chaque unité de réglage comportent deux touches R+ , R- permettant comme on le verra plus loin, à la fois de modifier en mémoire l'état d'une unité de mémorisation choisie et l'état de l'unité de réglage correspondante, par incrémentations ou décrémentations successives dans la mémoire, par l'intermédiaire et sous la gestion du micro-ordinateur 1. On va maintenant décrire en référence à la figure 4, l'une des unités de réglage : Un en liaison avec le toron BUS. Les informations des m unités de mémorisation d'un même groupe représentant l'un des p ensembles de réglages,sélectionné par l'intermédiaire du clavier 4, sont cycliquement et séquentiellement transmises sμr les quatre fils A, B, C, D du toron BUS par l'intermédiaire des moyens de pilotage 11 et au rythme d'une horloge ADR comprise dans le micro-ordinateur et dont les impulsions (fig. 5) sont transmises sur l'un des fils du toron. Un générateur de signal de début de cycle (RAZ) est également prévu dans le micro-ordinateur et . s,es impulsions de fréquence m fois inférieures à celle des impulsions d'horloge sont transmises sur un autre fil du toron BUS. Les quatre fils A, B, C, D, sont connectés à quatre entrées Ea, Eb, Ec, Ed d'un système de portes commandées 15 ayant un nombre équivalent de sorties Sa, Sb, Se, Sd reliées aux entrées du type "Décimal-Codé-Binaire" d'un commutateur électronique 16 par l'intermédiaire de mémoires tampon Ct. Plus précisément, le système de portes 15 est un adaptateur CMOS à trois états comportant une entrée de transfert T (ou commande de troisième état) reliée à des moyens d'exploration cyclique qui seront décrits ultérieurement. Un type d'adaptateur CMOS convenable est commercialisé par la firme National Semiconductors sous la référence MM 80 C 98 N. Son fonctionnement est le suivant. Lorsqu'une impulsion est appliquée à son entrée T, l ' adaptateur 15 transmet la valeur affichée à chaque entrée à sa sortie correspondante. En l'absence d'impulsion de transfert à l'entrée T, le circuit est déconnecté et présente une très grande impédance d'entrée et une très grande impédance de sortie. Cette impédance de sortie élevée est mise à profit pour stocker l'information transmise dans les capacités parasites d'entrée du commutateur 16 qui forment ainsi directement les mémoires tampon Ct, sans adjonction de composants supplémentaires. L'impédance d'entrée du commutateur 16 étant elle aussi très élevée, l'information n'a pas le temps de se détériorer entre deux cycles, c'est-à-dire entre deux impulsions de transfert appliquées à l'entrée T. Le commutateur 16 est aussi du type CMOS et est interconnecté avec les résistances R1-R15 en montage potentiométrique conforme à la figure 2. Un type de commutateur CMOS utilisable est commercialisé sous la référence DG 506 par la firme Siliconix.As shown in FIG. 3, each adjustment unit includes a device for displaying its own state, that is to say with 16 light-emitting diodes D 1 .... D 16 , a diode corresponding to a state of the electronic switch . The control means of each adjustment unit include two keys R +, R- allowing, as will be seen below, both to modify in memory the state of a chosen memorization unit and the state of the corresponding adjustment, by successive increments or decrementations in the memory, via and under the management of the microcomputer 1. We will now describe with reference to FIG. 4, one of the adjustment units: U n in conjunction with the BUS strand. The information from the m storage units of the same group representing one of the p sets of settings, selected via the keyboard 4, is transmitted cyclically and sequentially over the four wires A, B, C, D of the BUS strand by means of the control means 11 and at the rate of an ADR clock included in the microcomputer and whose pulses (fig. 5) are transmitted on one of the wires of the strand. A start of cycle signal generator (RESET) is also provided in the microcomputer and. s, the pulses of frequency m times lower than that of the clock pulses are transmitted on another wire of the strand BUS. The four wires A, B, C, D, are connected to four inputs Ea, Eb, Ec, Ed of a system of controlled doors 15 having an equivalent number of outputs Sa, Sb, Se, Sd connected to "Decimal-Coded-Binary" type inputs of an electronic switch 16 via buffer memories C t . More specifically, the door system 15 is a three-state CMOS adapter comprising a transfer input T (or third-state control) connected to cyclic exploration means which will be described later. A suitable type of CMOS adapter is marketed by the company National Semiconductors under the reference MM 80 C 98 N. Its operation is as follows. When a pulse is applied to its input T, the adapter 15 transmits the value displayed at each input to its corresponding output. In the absence of transfer pulse at input T, the circuit is disconnected and has a very high input impedance and a very high output impedance. This high output impedance is used to store the information transmitted in the parasitic input capacitors of the switch 16 which thus directly form the buffer memories C t , without the addition of additional components. The input impedance of the switch 16 being also very high, the information does not have time to deteriorate between two cycles, that is to say between two transfer pulses applied to the input T. The switch 16 is also of the CMOS type and is interconnected with the resistors R 1 -R 15 in potentiometric mounting in accordance with FIG. 2. A type of CMOS switch that can be used is marketed under the reference DG 506 by the company Siliconix.
Le dispositif de visualisation est constitué par un convertisseur Numérique-Analogique 17 à entrées Décimal-Codé-Binaire dont les quatre bornes d'entrée sont connectées aux quatre sorties correspondantes de l'adaptateur 15 et dont la sortie analogique 18 est connectée à une entrée analogique a1 d'un commutateur 19 à entrées analogiques, du type CMOS.The display device consists of a Digital-Analog converter 17 with Decimal-Coded-Binary inputs whose four input terminals are connected to the corresponding four outputs of the adapter 15 and whose analog output 18 is connected to an analog input a 1 of a switch 19 with analog inputs, of the CMOS type.
L'autre entrée a2 est reliée à la sortie Sn de l'unité de réglage Un ou éventuellement à son entrée de signal En si on prévoit un commutateur à deux voies (non représenté) permettant d'appliquer Sn ou En à l'entrée a2. Le positionnement du commutateur 19 est réglé par un signal appliqué sur son entrée e générée par le micro-ordinateur 1 et transmis par un fil ANA/NUM du toron BUS, via une porte supplémentaire de l'adaptateur 15. Un commutateur à entrées analogiques utilisable comme commutateur 19 est commercialisé sous la référence DG 201 par la firme Siliconix.The other input a 2 is connected to the output S n of the adjustment unit U n or possibly to its signal input E n if a two-way switch (not shown) is provided for applying S n or E n at the entrance to 2 . The positioning of the switch 19 is adjusted by a signal applied to its input e generated by the microcomputer 1 and transmitted by an ANA / NUM wire of the BUS strand, via an additional door of the adapter 15. A switch with analog inputs usable as switch 19 is marketed under the reference DG 201 by the company Siliconix.
La sortie de ce commutateur 19 est connectée pour piloter un commutateur électronique de commande de visualisation 20 pilotant les lampes électroluminescentes D1... D16. Ce commutateur est du type analogique, constitué par un ensemble de 16 amplificateurs comparateurs. Un circuit intégré réalisant cette fonction est commercialisé sous la référence U AA170 par la firme Siemens. L'unité de réglage Un peut aussi comporter un indicateur 21 à diode électroluminescente pilotée par une fonction ET à deux entrées permettant de repérer si cette unité de réglage est en cours de modification de réglage par d'autres moyens que ceux qui lui sont propres, et notamment par l'intermédiaire d'un clavier situé à distance, tel que le clavier 4 si celui-ci est prévu à cet effet. La porte ET de l'indicateur 21 est déclenchée par la conjonction du même signal que celui qui est appliqué à l'entrée T de l'adaptateur 15 et d'un signal supplémentaire engendré par le micro-ordinateur 1 et transmis sur le fil MOD du toron BUS. La diode électroluminescente de l'indicateur 21 se met donc à clignoter, avertissant l'utilisateur que c'est. cette unité de réglage qui est précisément en train d'être modifiée. Comme on l'a vu plus haut, les fils A, B, C, D constituent autant de liaisons de sortie en série des moyens de pilotage 11 sur lesquelles sont transmis successivement et dans un ordre prédéterminé, en série, les informations représentatives des unités de mémorisation (U1, U2... Um) choisies dans l'un des p groupes formant un ensemble de réglages,par le moyen sélecteur 10. Il importe donc que les moyens d'exploration cyclique précités soient parfaitement synchronisés pour qu'une impulsion de transfert. soit appliquée à l'entrée T de l'ensemble Un lorsque les informations représentatives de l'unité de mémorisation correspondante choisie sont effectivement présentes sur les fils A, B, C, D. Pour cela, les moyens d'exploration cyclique précités sont agencés en moyens de validation synchronisés, notamment par lesdits moyens de pilotage 11 et comportant notamment les deux générateurs RAZ et ADR décrits ci-dessus ainsi qu'une pluralité d'unités de validation 25 dont la connection de proche en proche constitue le chaînage 5 mentionné ci-dessus. Ces unités 25 sont toutes couplées au générateur de signal d'horloge et au générateur de début de cycle, c'est-à-dire connectées aux fils ADR et RAZ du toron BUS. Plus précisément, chaque unité de validation 25 comporte une bascule 26 dont une entrée S est connectée aμ générateur de signal de début de cycle et dont une sortie Q est connectée à une première entrée d'une porte du type ET ou NON-ET à trois entrées, 27, dont une seconde entrée est connectée au générateur de signal d'horloge ADR et dont une troisième entrée est connectée à la sortie de la bascule d'une unité de validation adjacente par l'intermédiaire d'un inverseur 28; la sortie de ladite porte étant reliée à l'entrée de transfert T précitée dudit système de portes commandées et une autre entrée R de ladite bascule étant reliée à la sortie de ladite porte par l' intermédiaire d'un monostable 29. Le fonctionnement est le suivant. Au début d'un cycle, toutes les bascules 26 sont activées : Q = 1, par l'impulsion RAZ de sorte que l'unité U1 voit apparaître son impulsion de commande CTE de l'entrée T dès la première impulsion ADR, après quoi la bascule de cette première unité change d'état sous la commande du monostable, ce qui valide l'entrée de la porte ET de l'unité voisine grâce à l'inverseur 28 et permet donc à la commande CTE de l'unité suivante d'être engendrée à l'apparition de l'impulsion ADR suivante, et ainsi de suite,les bascules 26 changeant toutes d'état, de proche en proche pendant un cycle. Il faut noter que l'initialisation du cycle au niveau de U1 nécessite de maintenir l'entrée de sa porte ET 27 qui fait partie du chaînage 5 à un niveau logique 1. Pour cela, on prévoit un branchement spécial d'une résistance de polarisation (non représentée) à l'extérieur du module constitué par l'unité U1 (fig. 3), à l'emplacement du premier module de sorte que la validation de chaînage de l'unité U1 est câblée une fois pour toutes, mais en dehors du sous-ensemble physique constituant cette unité. Ceci permet l'interchangeabilité de toutes les unités de réglage, ce qui facilite la maintenance.The output of this switch 19 is connected to drive an electronic display control switch 20 driving the lamps light emitting D 1 ... D 16 . This switch is of the analog type, consisting of a set of 16 comparator amplifiers. An integrated circuit performing this function is marketed under the reference U AA170 by the firm Siemens. The adjustment unit U n can also include an indicator 21 with light-emitting diode controlled by an AND function with two inputs making it possible to identify whether this adjustment unit is in the course of modification of adjustment by means other than those proper to it. , and in particular by means of a remote keyboard, such as keyboard 4 if this is provided for this purpose. The AND gate of the indicator 21 is triggered by the conjunction of the same signal as that which is applied to the input T of the adapter 15 and an additional signal generated by the microcomputer 1 and transmitted on the MOD wire of the BUS strand. The light-emitting diode of the indicator 21 therefore starts to flash, warning the user that it is. this adjustment unit which is precisely being modified. As we saw above, the wires A, B, C, D constitute as many output links in series of the control means 11 on which are transmitted successively and in a predetermined order, in series, the information representative of the units storage (U 1 , U 2 ... U m ) chosen from one of the p groups forming a set of settings, by the selector means 10. It is therefore important that the aforementioned cyclic exploration means are perfectly synchronized so that 'a transfer pulse. is applied to the input T of the set U n when the information representative of the corresponding storage unit chosen is actually present on the wires A, B, C, D. For this, the aforementioned cyclic exploration means are arranged in synchronized validation means, in particular by said control means 11 and comprising in particular the two RAZ and ADR generators described above as well as a plurality of validation units 25 whose connection step by step constitutes the chaining 5 mentioned above. These units 25 are all coupled to the clock signal generator and to the cycle start generator, that is to say connected to the ADR and RESET wires of the BUS strand. More precisely, each validation unit 25 includes a flip-flop 26, an input S of which is connected to a signal generator at the start of the cycle and of which an output Q is connected to a first input of a gate of the AND or NAND type with three inputs, 27, a second input of which is connected to the ADR clock signal generator and a third input of which is connected to the output the flip-flop of an adjacent validation unit via an inverter 28; the output of said door being connected to the aforementioned transfer input T of said system of controlled doors and another input R of said lever being connected to the output of said door by means of a monostable 29. The operation is the next. At the start of a cycle, all the flip-flops 26 are activated: Q = 1, by the reset pulse so that the unit U 1 sees its command pulse CTE of the input T appear from the first pulse ADR, after what the rocker of this first unit changes state under the command of the monostable, which validates the input of the AND gate of the neighboring unit thanks to the inverter 28 and therefore allows the CTE command of the next unit to be generated at the appearance of the next ADR pulse, and so on, the flip-flops 26 all changing state, step by step during a cycle. It should be noted that the initialization of the cycle at the level of U 1 requires maintaining the input of its AND gate 27 which is part of the chaining 5 at a logic level 1. For this, a special connection of a resistance of polarization (not shown) outside the module constituted by the unit U 1 (fig. 3), at the location of the first module so that the validation of chaining of the unit U 1 is wired once and for all , but outside the physical subset constituting this unit. This allows the interchangeability of all adjustment units, which facilitates maintenance.
Enfin, le micro-ordinateur 1 comporte un moyen de calcul et de réinscription en mémoire 30 câblé pour ajouter ou retrancher une unité à un nombre représenté dans une unité de mémorisation choisie par le moyen sélecteur 10. Ce circuit 30 est donc interconnecté à la mémoire 2 et est accessible depuis les unités de réglage correspondantes au moyen de deux fils INC et DEC du toron BUS. De cette façon, le circuit est associé aux deux touches de commande R+, R- reliées respectivement à deux entrées de deux portes respectives, 31, 32, du type ET ou NON-ET à deux entrées, les deux autres entrées étant reliées aux moyens d'exploration cyclique précités et plus particulièrement à la sortie de la porte ET 27. Les sorties des portes 31 et 32 sont respectivement connectées aux fils INC et DEC, c'est-à-dire au circuit 30 pour commander respectivement l'incrémentation ou la décrémentation du circuit 30 et la réinscription en mémoire. Ainsi, si la touche R+ de l'une des unités de réglage est actionnée, une incrémentation du contenu de l'unité de mémorisation correspondante va se produire progressivement et l'état du montage potentiométrique (le commutateur 16) va évoluer dans un sens. L'actionnement de la touche R- provoquera une évolution dans l'autre sens. Pour générer les signaux aux entrées des portes 31 ou 32, on peut utiliser de simples inverseurs du type CMOS (circuit intégré 33) redressant le courant alternatif du secteur présent dans le corps humain, de sorte que l'application du doigt sur la touche provoquera le résultat recherché. Un circuit intégré d'inverseurs CMOS est commercialisé sous la référence MM74CO4N par la firme National Semiconductors. Le système est conçu pour que le rythme d'évolution soit d'environ une position (incrémentation ou décrémentation) toutes les demi-secondes. On voit que le système de commande par touches R+, R- agit en fait sur l'état de la mémoire, laquelle est lue en permanence par le micro-ordinateur 1 pour venir positionner et éventuellement réactualiser cycliquement toutes les unités de réglage en fonction des valeurs (modifiables) d'un ensemble de réglage préétabli et sélectionné.Finally, the microcomputer 1 includes a means of calculation and rewriting in memory 30 wired to add or subtract a unit from a number represented in a storage unit chosen by the selector means 10. This circuit 30 is therefore interconnected with the memory 2 and is accessible from the corresponding adjustment units by means of two wires INC and DEC of the BUS strand. In this way, the circuit is associated with the two control keys R +, R- respectively connected to two inputs of two respective doors, 31, 32, of the AND or NAND type with two inputs, the other two inputs being connected to the means cyclic exploration aforementioned and more particularly at the output of the AND gate 27. The outputs of the gates 31 and 32 are respectively connected to the wires INC and DEC, that is to say to the circuit 30 for respectively controlling the incrementation or the decrementation of the circuit 30 and the rewriting in memory. Thus, if the R + key of one of the adjustment units is pressed, the content of the corresponding storage unit will increment gradually and the state of the potentiometric mounting (switch 16) will evolve in one direction. Pressing the R- button will cause a change in the other direction. To generate the signals at the inputs of doors 31 or 32, simple CMOS type inverters (integrated circuit 33) can be used to rectify the alternating current from the sector present in the human body, so that the application of the finger on the key will cause the desired result. An integrated circuit of CMOS inverters is marketed under the reference MM74CO4N by the firm National Semiconductors. The system is designed so that the rate of evolution is approximately one position (increment or decrement) every half-second. It can be seen that the control system by keys R +, R- acts in fact on the state of the memory, which is permanently read by the microcomputer 1 in order to position and possibly cyclically update all the adjustment units as a function of the values (editable) from a preset and selected set of settings.
La figure 6 représente un schéma partiel d'une variante permettant de remplacer le commutateur 16 de la figure 4. En effet, le commutateur 16 à quatre entrées et seize positions de sorties est remplacé par un autre commutateur électronique 16a, plus simple, à quatre entrées permettant de recevoir comme précédemment des informations en code Décimal-Codé-Binair mais pilotant individuellement quatre interrupteurs I1, I2, I3, I4. Une tension de référence Ve est appliquée à quatre bornes communes des interrupteurs et les quatre autres bornes sont connectées à des résistances susceptibles d'être branchées en parallèle ou non suivant l'état de l'interrupteur correspondant. La valeur des résistances R, R/2, R/4, R/8 correspond au poids binaire de chacune des entrées du commutateur. Les autres bornes de ces quatre résistances sont interconnectées entre elles, de façon à constituer une résistance équivalente variable branchée à l' entrée inverseuse d'un amplificateur An. Le gain de cet amplificateur est donc variable et la tension de sortie Vs est représentative des informations transmises sur les fils A, B, C, D du toron BUS. Cette tension Vs peut être énergiquement filtrée et servir de tension de commande de gain appliquée à un amplificateur à gain variable (non représenté mais connu en soi) dont l'entrée de signal constitue l'entrée. En. De cette façon, aucun parasite de commutation ne peut se mélanger au signal.FIG. 6 represents a partial diagram of a variant making it possible to replace the switch 16 of FIG. 4. Indeed, the switch 16 with four inputs and sixteen positions of outputs is replaced by another electronic switch 16a, simpler, with four inputs allowing to receive as previously information in Decimal-Coded-Binair code but individually controlling four switches I 1 , I 2 , I 3 , I 4 . A reference voltage Ve is applied to four common terminals of the switches and the other four terminals are connected to resistors capable of being connected in parallel or not depending on the state of the corresponding switch. The value of resistors R, R / 2, R / 4, R / 8 corresponds to the binary weight of each of the switch inputs. The other terminals of these four resistors are interconnected with each other, so as to constitute a variable equivalent resistance connected to the inverting input of an amplifier A n . The gain of this amplifier is therefore variable and the output voltage Vs is representative of the information transmitted on the wires A, B, C, D of the strand BUS. This voltage Vs can be energetically filtered and serve as a gain control voltage applied to a variable gain amplifier (not shown but known per se) whose signal input constitutes the input. E n . In this way, no switching noise can mix with the signal.
Le système qui vient d'être décrit présente un intérêt pour toutes les applications où un ensemble de réglages d'atténuation, obtenu une fois, est à conserver pour être à nouveau rendu actif à tout moment après une autre utilisation des unités de réglage. C'est le cas notamment des bancs de mesure associés à des amplificateurs d'instrumentation et du domaine de la haute-fidélité où l'on pourra, par exemple, optimaliser la restitution des sons par des réglages spécifiques aux bandes de fréquences. L'ensemble peut être également introduit dans une boucle d'asservissement disposanf par ailleurs d'un analyseur fréquentiel et des convertisseurs analogiques numériques, on obtiendra ainsi le réglage automatique optimal, bande de fréquence par bande de fréquence, de toute une installation de restitution de sons. C'est dire que l'invention n'est nullement limitée au mode de réalisation qui vient d'être décrit. Elle comprend tous les équivalents techniques des moyens mis en jeu si ceuxci le sont dans le cadre des revendications qui suivent. The system which has just been described is of interest for all applications where a set of attenuation settings, obtained a times, should be kept to be activated again at any time after another use of the adjustment units. This is the case in particular of measurement benches associated with instrumentation amplifiers and in the high-fidelity field where it is possible, for example, to optimize the reproduction of sounds by adjustments specific to the frequency bands. The assembly can also be introduced into a servo loop which also has a frequency analyzer and analog digital converters, thus obtaining the optimal automatic adjustment, frequency band by frequency band, of a whole installation for restoring sounds. This means that the invention is in no way limited to the embodiment which has just been described. It includes all the technical equivalents of the means involved if they are in the context of the claims which follow.

Claims

R E V E N D I C AT I O N S REVENDIC AT IONS
1. Système de traitement de signaux multivoies, caractérisé en ce qu'il comprend : - une pluralité d'unités de réglage de niveau de signal électrique munies de moyens de commande respectifs, - une mémoire d'informations codées comportant plusieurs unités de mémorisation possibles pour chaque unité de réglage,1. Multichannel signal processing system, characterized in that it comprises: - a plurality of electrical signal level adjustment units provided with respective control means, - a coded information memory comprising several possible storage units for each adjustment unit,
- un moyen sélecteur interconnecté entre ladite mémoire et lesdites unités de réglage pour choisir un groupe d'unités de mémorisation à raison d'une unité de mémorisation par unité de réglage, chaque groupe constituant un ensemble de réglages sélectionnable globalement par ledit moyen sélecteur, et des moyens de pilotage interconnectés entre ledit moyen sélecteur et lesdits moyens de commande de toutes lesdites unités de réglage pour placer chaque unité de réglage dans un état correspondant à la valeur de l'unité de mémorisation dudit groupe choisi qui correspond à cette unité de réglage.a selector means interconnected between said memory and said adjustment units for choosing a group of storage units at the rate of one storage unit per adjustment unit, each group constituting a set of adjustments globally selectable by said selector means, and control means interconnected between said selector means and said control means of all of said adjustment units to place each adjustment unit in a state corresponding to the value of the storage unit of said chosen group which corresponds to this adjustment unit.
2. Système de traitement selon la revendication 1, caractérisé en ce que chaque unité de réglage comporte plusieurs résistances connectées en montage potentiometrique avec un commutateur électronique, ce commutateur électronique comportant au moins une entrée de commande et une sortie de signal constituant la sortie dudit montage potentiometrique.2. Processing system according to claim 1, characterized in that each adjustment unit comprises several resistors connected in potentiometric assembly with an electronic switch, this electronic switch comprising at least one control input and one signal output constituting the output of said assembly potentiometer.
3. Système de traitement selon la revendication 1, caractérisé en ce que chaque unité de réglage comporte un commutateur électronique comportant au moins une entrée de commande et connecté avec des moyens de réglage de gain d'un amplificateur à gain variable recevant à son entrée un signal à traiter.3. Processing system according to claim 1, characterized in that each adjustment unit comprises an electronic switch comprising at least one control input and connected with gain adjustment means of a variable gain amplifier receiving at its input a signal to process.
4. Système de traitement selon la revendication 2 ou 3, caractérisé en ce que chaque unité de réglage comporte un dispositif de visualisation de son propre état.4. Processing system according to claim 2 or 3, characterized in that each adjustment unit comprises a display device for its own state.
5. Système de traitement selon l'une des revendications 2 à 4, caractérisé en ce que chaque unité de réglage est associée ou comporte un système de portes commandées à au moins une entrée reliée audit moyen de pilotage et une sortie reliée à ladite entrée de commande dudit commutateur électronique, par l'intermédiaire d'un moyen formant mémoire tampon et au moins une entrée de transfert reliée à des moyens d'exploration cyclique de toutes les unités de réglage. 5. Treatment system according to one of claims 2 to 4, characterized in that each adjustment unit is associated or comprises a system of doors controlled with at least one input connected to said control means and an output connected to said input of control of said electronic switch, by means of buffer memory means and at least one transfer input connected to cyclic exploration means of all the adjustment units.
6. Système de traitement selon la revendication 5, caractérisé en ce que ledit commutateur électronique est du type comportant une certaine capacité d'entrée et une très grande impédance d'entrée, comme par exemple un commutateur à technologie CMOS, et que ladite capacité d'entrée constitue ledit moyen formant mémoire tampon.6. Processing system according to claim 5, characterized in that said electronic switch is of the type comprising a certain input capacitance and a very large input impedance, such as for example a switch with CMOS technology, and that said capacitance d the input constitutes said buffer memory means.
7. Système de traitement selon la revendication 5 ou 6, caractérisé en ce que l'état de chaque unité de réglage étant inscrit dans ladite mémoire en un code Décimal-Codé-Binaire, chaque unité de mémorisation comporte quatre mémoires élémentaires, que chaque commutateur électronique comporte quatre entrées de commande précitées, que chaque système de portes commandées comporte quatre entrées précitées reliées audit moyen sélecteur et quatre sorties précitées reliées respectivement aux quatre entrées de commande du commutateur électronique correspondant.7. Processing system according to claim 5 or 6, characterized in that the state of each adjustment unit being recorded in said memory in a Decimal-Coded-Binary code, each storage unit comprises four elementary memories, that each switch electronics comprises four aforementioned control inputs, that each controlled door system comprises four aforementioned inputs connected to said selector means and four aforementioned outputs connected respectively to the four control inputs of the corresponding electronic switch.
8. Système de traitement selon la revendication 7, caractérisé en ce que ledit dispositif de visualisation comporte 16 unités lumineuses, par exemple 16 diodes électroluminescentes, reliées à un commutateur électronique de commande de visualisation et que ce dernier est lui-même connecté pour être piloté par un autre commutateur à deux entrées de signal analogique, l'une des entrées étant reliée aux quatre sorties dudit système de portes commandées par l'intermédiaire d'un convertisseur numérique-analogique et l'autre entrée étant reliée à la sortie de signal (ou à l'entrée de signal par l'intermédiaire d'un commutateur à deux voies) de ladite unité de réglage.8. Processing system according to claim 7, characterized in that said display device comprises 16 light units, for example 16 light-emitting diodes, connected to an electronic display control switch and that the latter is itself connected to be controlled by another switch with two analog signal inputs, one of the inputs being connected to the four outputs of said door system controlled by a digital-analog converter and the other input being connected to the signal output ( or at the signal input via a two-way switch) of said control unit.
9. Système de traitement selon la revendication 5, caractérisé en ce que l'entrée ou chaque entrée de même rang de chaque système de portes commandées est connectée à une même liaison de sortie en série desdits moyens de pilotage sur laquelle sont transmises su ccessivement, en série, et dans un ordre prédéterminé, au moins une partie des informations représentatives de l'état des unités de mémorisation d'un groupe choisi par ledit moyen sélecteur, et que les moyens d'exploration cyclique précités sont agencés en moyens de validation synchronisés notamment par lesdits moyens de pilotage pour n'activer ladite entrée de transfert que lorsqu' un signal représentatif de l'état d'au moins une partie de l'unité de mémorisation correspondante est présente sur ladite liaison de sortie en série.9. Processing system according to claim 5, characterized in that the input or each input of the same rank of each system of controlled doors is connected to the same output link in series of said control means on which are transmitted su ccessively, in series, and in a predetermined order, at least part of the information representative of the state of the storage units of a group chosen by said selector means, and that the aforementioned cyclic exploration means are arranged in synchronized validation means in particular by said control means so as to activate said transfer input only when a signal representative of the state of at least part of the corresponding storage unit is present on said serial output link.
10. Système de traitement selon la revendication 9, caractérisé en ce que ces moyens de validation comportent : - un générateur de signal d'horloge,10. Processing system according to claim 9, characterized in that these validation means comprise: - a clock signal generator,
- un générateur de signal de début de cycle fonctionnant à une fréquence m fois inférieure à celle du générateur de signal d'horloge, m étant le nombre d'unités de réglage, et - une chaîne d'unités de validation associées respectivement aus unités de réglage, interconnectées de proche en proche et couplées respectivement au générateur de signal d'horloge et au générateur de début de cycle.- a cycle start signal generator operating at a frequency m times lower than that of the clock signal generator, m being the number of adjustment units, and - a chain of validation units associated respectively with the adjustment, interconnected step by step and coupled respectively to the clock signal generator and to the cycle start generator.
11. Système de traitement selon la revendication 10, caractérisé en ce que chaque unité de validation comporte une bascule dont une entrée est connectée au générateur de signal de début de cycle et dont une sortie est connectée à une première entrée d'une porte du type ET ou NON-ET à trois entrées, dont une seconde entrée est connectée au générateur de signal d'horloge et dont une troisième entrée est connectée à la sortie de la bascule d'une unité de validation adjacente par l'intermédiaire d'un inverseur; la sortie de ladite porte étant reliée à l'entrée de transfert précitée dudit système de portes commandées et une autre entrée de ladite bascule étant reliée à la sortie de ladite porte par l'intermédiaire d'un monostable. 11. Processing system according to claim 10, characterized in that each validation unit comprises a rocker whose input is connected to the signal generator at the start of the cycle and whose output is connected to a first input of a door of the type AND or NAND with three inputs, a second input of which is connected to the clock signal generator and a third input of which is connected to the output of the flip-flop of an adjacent validation unit via an inverter ; the output of said door being connected to the aforementioned transfer input of said system of controlled doors and another input of said rocker being connected to the output of said door by means of a monostable.
12. Système de traitement selon l'une des revendications 9 à 11, caractérisé en ce qu'il comporte en outre un circuit de calcul et de réinscription en mémoire pour ajouter ou retrancher une unité à un nombre représenté par l'état d'une unité de mémorisation, ce circuit étant associé à deux touches de commande reliées respectivement à deux entrées de deux portes respectives à deux entrées; les deux autres entrées étant connectées auxdits moyens d'exploration cyclique desdites unités de réglage et les sorties de ces deux portes commandant respectivement les circuits d'incrémentation ou de décrémentation du dit circuit de calcul et de réinscription. 12. Processing system according to one of claims 9 to 11, characterized in that it further comprises a calculation and rewriting circuit in memory for adding or subtracting a unit from a number represented by the state of a storage unit, this circuit being associated with two control keys connected respectively to two inputs of two respective doors with two inputs; the other two inputs being connected to said cyclic exploration means of said adjustment units and the outputs of these two doors respectively controlling the increment or decrement circuits of said calculation and re-registration circuit.
13. Système de traitement selon la revendication 1, caractérisé en ce que chaque unité de réglage comporte un indicateur de repérage permettant de repérer si cette unité de réglage est en cours de modification par d'autres moyens que ceux qui lui sont propres, notamment un clavier de commande à distance couplé auxdits moyens de pilotage. 13. Processing system according to claim 1, characterized in that each adjustment unit comprises a location indicator making it possible to identify if this adjustment unit is being modified by means other than those specific to it, in particular a remote control keyboard coupled to said control means.
14. Système de traitement selon la revendication 1, caractérisé en ce que lesdites unités de réglage forment des modules indépendants et interchangeables sans autre modification dans le système. 14. Processing system according to claim 1, characterized in that said adjustment units form independent and interchangeable modules without any other modification in the system.
EP80900242A 1979-02-01 1980-08-15 Signal processing system with multichannel electronic attenuator and stored controls Ceased EP0023215A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7902617A FR2448193B1 (en) 1979-02-01 1979-02-01 MULTI-CHANNEL ELECTRONIC ATTENUATOR WITH STORED SETTINGS AND VISUALIZED BY LIGHT EMITTING DIODES
FR7902617 1979-02-01

Publications (1)

Publication Number Publication Date
EP0023215A1 true EP0023215A1 (en) 1981-02-04

Family

ID=9221483

Family Applications (1)

Application Number Title Priority Date Filing Date
EP80900242A Ceased EP0023215A1 (en) 1979-02-01 1980-08-15 Signal processing system with multichannel electronic attenuator and stored controls

Country Status (5)

Country Link
EP (1) EP0023215A1 (en)
JP (1) JPS55501203A (en)
FR (1) FR2448193B1 (en)
IT (1) IT1129608B (en)
WO (1) WO1980001632A1 (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL190797C (en) * 1980-03-11 1994-08-16 Hok Lioe Han Sound field simulation system and method for calibrating it.
FR2483723A1 (en) * 1980-05-29 1981-12-04 Michel Andre Digital sound distribution controller for cinemas - stores adjustments to be made on incoming analogue signal for each respective output to main amplification system
FR2507365A1 (en) * 1981-06-03 1982-12-10 Trt Telecom Radio Electr Centralised controller for military communications - uses logic circuit controlled from selector for display of particular parameter to each of which is associated encodable switch
GB8322440D0 (en) * 1983-08-19 1983-09-21 Gen Electric Co Plc Frequency division multiplex transmission equipment
US5084667A (en) * 1985-07-26 1992-01-28 Xicor, Inc. Nonvolatile nonlinear programmable electronic potentiometer
US4668932A (en) * 1985-07-26 1987-05-26 Xicor, Inc. Nonvolatile reprogrammable electronic potentiometer
US4947432B1 (en) * 1986-02-03 1993-03-09 Programmable hearing aid
US4924193A (en) * 1987-01-30 1990-05-08 Nec Corporation Volume control circuit for use in portable telephone or the like
JPH0666612B2 (en) * 1987-05-26 1994-08-24 ザイコール・インコーポレーテッド Reprogrammable Nonvolatile Nonlinear Electronic Potentiometer
JPH0716264B2 (en) * 1987-07-10 1995-02-22 株式会社東芝 Wireless telephone
AT392556B (en) * 1988-02-02 1991-04-25 Siemens Ag Oesterreich CIRCUIT ARRANGEMENT WITH ADJUSTABLE AMPLIFIERS AND OR OR ADJUSTABLE RESISTANCE
GB8830283D0 (en) * 1988-12-28 1989-02-22 Astec Int Ltd Variable resistors
DE3900588A1 (en) * 1989-01-11 1990-07-19 Toepholm & Westermann REMOTE CONTROLLED, PROGRAMMABLE HOUR DEVICE SYSTEM
FR2665988B1 (en) * 1990-08-14 1996-11-22 Cit Alcatel METHOD AND DEVICE FOR AUTOMATIC GAIN CONTROL OF A VARIABLE GAIN AMPLIFIER AND THEIR APPLICATION TO THE GAIN CONTROL OF A TUNER, PARTICULARLY FOR A VIDEO COMMUNICATION NETWORK.
JP3725340B2 (en) * 1998-07-31 2005-12-07 パイオニア株式会社 Audio signal processing device
US6331768B1 (en) 2000-06-13 2001-12-18 Xicor, Inc. High-resolution, high-precision solid-state potentiometer
JP4601615B2 (en) * 2003-07-07 2010-12-22 アナログデバイス，インコーポレイテッド system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2044634A1 (en) * 1970-09-09 1972-03-16 Licentia Gmbh System for setting the gain or attenuation of a communication channel, in particular a sound channel in a studio mixer
US3968467A (en) * 1973-09-04 1976-07-06 Stephen H. Lampen Touch controlled voltage-divider device
DE2719796B2 (en) * 1977-05-03 1979-03-08 Siemens Ag, 1000 Berlin Und 8000 Muenchen Audiometer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO8001632A1 *

Also Published As

Publication number Publication date
IT1129608B (en) 1986-06-11
WO1980001632A1 (en) 1980-08-07
JPS55501203A (en) 1980-12-25
FR2448193B1 (en) 1985-12-06
IT8019639A0 (en) 1980-02-01
FR2448193A1 (en) 1980-08-29

Similar Documents

Publication Publication Date Title
EP0023215A1 (en) Signal processing system with multichannel electronic attenuator and stored controls
FR2593652A1 (en) PROGRAMMABLE LOGIC NETWORK WITH DYNAMIC LOGIC WITH SINGLE CLOCK.
FR2623351A1 (en) PHASE MODULATION CIRCUIT, REPEAT COMPRISING THE SAME, AND TELECOMMUNICATION ASSEMBLY COMPRISING REPEATERS
FR2527030A1 (en) MULTIPLEX TIME TRANSMISSION SYSTEM
EP0268513B1 (en) Device for bus control consisting of several isolatable segments
EP0437409B1 (en) Operation and control of a power switch
EP0051525A1 (en) Logic array with simplified electric programming
FR2608299A1 (en) REMOTE CONTROL TRANSMISSION DEVICE
EP0092464A1 (en) Counter with non-volatile preservation of its contents
EP0034956B1 (en) Television synchronization signal and test signal generator, and television system comprising such a generator
FR2666706A1 (en) FAST COUNTER / DIVIDER AND APPLICATION TO A SWALLOW COUNTER.
FR2624283A1 (en) INTEGRATED DIGITAL CALCULATION CIRCUIT FOR SLIDE CALCULATIONS OF THE CONVOLUTION TYPE
FR2491243A1 (en) DEVICE FOR PROCESSING A VARIABLE ELECTRIC SIGNAL BY MULTIPLEXING
EP0021964A1 (en) Digital polyphonic synthesizer of periodic signals
FR2573562A1 (en) RAM AND LINEAR INTERPOLATION CIRCUIT INCLUDING APPLICATION
FR2483723A1 (en) Digital sound distribution controller for cinemas - stores adjustments to be made on incoming analogue signal for each respective output to main amplification system
WO2010004140A2 (en) Programmable logic array, interconnection switch and logic unit for such an array
FR2479524A1 (en) Acoustic characteristic determination system for room - generates sound which is sensed, filtered and compared under microprocessor control as sound level is progressively increased
FR2537748A1 (en) GENERATOR OF ELECTRICAL ORDERS BY MANUAL INTERRUPTION OF LIGHT RADIATION
FR2649559A1 (en) SIGNAL GENERATOR WITH PROGRAMMABLE LOGIC STATES
EP0594478B1 (en) ASIC with a microprocessor and with test facilities
FR2486680A1 (en) Coding system for digitised radio telephonic messages - uses random number generators to provide permutation plan for message data within predetermined number of memory cells
EP0237414A1 (en) Elementary binary counter, synchronous binary counter and frequency divider making use of such an elementary counter
FR2540648A1 (en) Electronic programming system, especially for heating installation
FR2564665A1 (en) INPUT AND OUTPUT MULTIPLEXING DEVICE FOR AN ELECTRONIC CONTROL DEVICE COMPRISING A MICROCOMPUTER

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): DE FR GB

17P Request for examination filed

Effective date: 19810128

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 19830523