DK169224B1 - Fremgangsmåde til tilvejebringelse af et kommunikationskredsløb til overføring af data imellem et processorsystem og et eksternt system - Google Patents

Description

i DK 169224 B1

Opfindelsen angår en fremgangsmåde til tilvejebringelse af et kommunikationskredsløb til overføring af transmissionsdata imellem et processorsystem og et eksternt system ved hjælp af de signaler, der sædvanligvis anvendes til et læselager, 5 såsom en ROM eller EPROM, hvor de data, der skal overføres, genereres ved hjælp af processorsystemets adressebus til læselageret i samarbejde med processorsystemets CPU og svarer til udvalgte adresser på adressebussen, og de nævnte data i form af data på adressebussen derefter udsendes til det eks-10 terne system ved, at et læsekontrolsignal fra processorsystemet, fortrinsvis via et med adressebussen forbundet adresse-kontrolkredsløb bringes til at trigge en dataport, der står i forbindelse med det eksterne system.

Det er kendt at sammenbygge et kommunikationskredsløb med en 15 ROM eller EPROM. Læsning af data fra et sådant kommunikationskredsløb foregår typisk ved, at et kredsløb erstatter bestemte celler i hukommelseskredsen med en læseport til kommunikationskredsløbet. Når processoren adresserer den pågældende adresse, vil den således læse fra kommunikationsporten i 20 stedet for fra hukommelseskredsen.

Skrivning af data til kommunikationskredsløbet er mere problematisk, idet processorens normale skrivekontrolsignal ikke anvendes i forbindelse med en ROM eller EPROM kreds. Skrivningen foregår typisk ved, at processoren foretager en normal 25 læseoperation fra udvalgte adresser i EPROM eller ROM kredsen. Denne operation medfører, at et dertil indrettet kredsløb overfører adressen på den hukommelsescelle, der læses fra, som skrivedata til kommunikationskredsløbet. Processoren skal således ved hjælp af software bringes til at læse fra en 30 adresse, der svarer til værdien af de data, der ønskes skrevet til kommunikationskredsløbet, jf. US patentskrift nr. 4.691.316 og US patentskrift nr. 5.047.926.

Kredsløb udført med disse kendte teknikker har imidlertid en 2 DK 169224 B1 række ulemper. Ved de pågældende processortyper kan der under det normale programflow optræde sporadiske adresseringer af læse- og skrivekredsløbet til kommunikationssystemet i EPROM kredsen. Disse sporadiske adresseringer optræder typisk under 5 de såkaldte tomgangs- eller dummybuscycles, hvor processoren er optaget af at udføre interne beregninger og ikke bruger de eksterne adresse- og databusser. Processoren kan da udføre ekstra læsninger af EPROM kredsen på adresser, der ikke vedrører det igangværende prograraflow. Disse adresseringer kan 10 medføre, at der foretages uønskede skrivninger til kommunikationsportene, hvilket igen kan medføre, at der optræder fejl i kommunikationen til det eksterne system.

Disse dummybuscycles er som regel udokumenterede fra processorfabrikanternes side, hvilket er ensbetydende med, at det i 15 praksis er yderst vanskeligt at fremstille programmer, der giver en pålidelig kommunikation, når der anvendes en EPROM kreds med kommunikationskredsløb efter kendt teknik.

Yderligere er de fleste kendte kommunikationskredse opbygget, således at læse- og skriveoperationer er irreversible. Når . 20 f.eks. en databyte er læst fra kommunikationskredsen, kan den samme databyte ikke læses igen. I stedet læses den næste databyte osv. Problemerne ved den kendte teknik bliver derved yderligere forværret.

Formålet med opfindelsen er anvise, hvorledes man kombinerer 25 kendt teknik til læsning og især skrivning af data til et kommunikationskredsløb i en ROM eller EPROM kreds med et kredsløb, der fungerer som en nøgle eller trigger af en læse-eller skriveoperation, hvor en veldefineret sekvens af adresseringsoperationer skal gennemløbes af processoren, inden en 30 læse- eller skriveoperation kan udføres, og hvor en veldefineret sekvens af adresseringsoperationer kan afbryde eller stoppe en påbegyndt adresseringssekvens.

Dette formål er ifølge opfindelsen opnået ved, at en skrive- 3 DK 169224 B1 operation udføres ved, at et antal adressebit indlæses i dataporten, idet adressebitmønsteret på den til dataporten sluttede adressebus svarer til den dataværdi, der ønskes overført, og at den del af adresseområdet, der anvendes til 5 skriveoperationer, styres ved hjælp af et triggesekvenskredsløb, der inden en skriveoperation kan udføres, skal have skiftet fra hviletilstand til klartilstand ved, at processorsystemet læser fra en bestemt adresse (en klar adresse).

Triggesekvenskredsløbet kan derved forhindre, at sporadiske 10 adresseringssekvenser under processorens dummycycles foretager uønskede læse- og skriveoperationer på kommunikationskreds løbet .

Endvidere kan ifølge opfindelsen det adresseområde i læselageret, der anvendes til skriveoperationer, være mindre end 15 det adresseområde, som kan udvælges af læsekontrolsignalet og af adressekontrolkredsløbet, idet der i adresseområdet, der ikke benyttes af dataporten og læsekontrolsignalet, udvælges et adresseområde til skriveoperationer, hvilket adresseområde har en til porten svarende størrelse. Derved muliggøres en 20 bedre udnyttelse af adresseområdet.

En fremgangsmåde hvor et til skriveoperationer indrettet kredsløb kombineres med et til læseoperationer indrettet kredsløb til dannelse af et fælles kommunikationskredsløb, der både kan foretage skriveoperationer og læseoperationer, 25 kan være ejendommelig ved, at et læsekontrolsignal anvendes til at udvælge et adresseområde for det fælles kredsløb samtidigt med, at adressekontrolkredsløbet opdeler dette adresseområde på en sådan måde, at de til skriveoperationer og de til læseoperationer indrettede kredsløb benytter forskellige 30 dele af adresseområdet samtidigt med, at det til læseoperationer indrettede kredsløb på normal måde overfører data til processorsystemet via en databus.

Opfindelsen skal nærmere forklares i det følgende under hen 4 DK 169224 B1 visning til tegningen, hvor fig. 1 viser nogle typiske ledningsforbindelser til et læselager i form af en ROM-kreds, fig. 2 et kommunikationskredsløb, der kan skrive til en eks-5 tern databus ved hjælp af adressesignaler til ROM-kredsen, fig. 3 en ROM-kreds med et kredsløb til tovejskommunikation med den eksterne bus, fig. 4 det i fig. 3 viste tovej s-kommunikationskredsløb med et triggesekvenskredsløb til opnåelse af en bedre udnyttelse 10 af ROM- kredsen, fig. 5 et tilstandsdiagram for triggesekvenskredsløbet, fig. 6 et detaljeret diagram over det i fig. 2 viste skrivekredsløb, fig. 7 et detaljeret diagram over det i fig. 3 viste kommuni-15 kationskredsløb, fig. 8 et detaljeret diagram over det i fig. 4 viste kommunikationskredsløb og fig. 9 hele kommunikationskredsløbet imellem et processorsy-stem og den eksterne bus.

20 Det er vanskeligt at overføre data fra et processorsystem til en ekstern databus EB, eftersom de signaler fra processorsystemets CPU, der anvendes til at kontrollere skrivning af data, normalt ikke er tilgængelige fra et læselager i form af en ROM-kreds i processorsystemet.

25 En sådan overføring af data er ifølge opfindelsen muliggjort ved, at en adressebus AB til en sokkel for ROM-kredsen - se 5 DK 169224 B1 fig. 2 - i samarbejde med processorsystemets CPU anvendes til at forme de data, der skal overføres til den eksterne bus EB. Ved hjælp af et adressekontrolkredsløb AMC, der står i forbindelse med processorsystemets adressebus AB, vil udvalgte 5 adresser på adressebussen AB kunne trigge en skriveport WP, som så overfører de pågældende adresser til den dermed forbundne databus EB. Hvis skriveporten WP er på 8 bit, vil der typisk kunne anvendes 256 adresser. Ved skrivning af data foretager processorsystemets CPU en læsning af den adresse i 10 ROM-kredsen, der ved trigning via adressekontrolkredsløbet AMC vil kunne overføre de ønskede data til den eksterne bus EB via skriveporten WP. CPU vil samtidigt ignorere eventuelle data på databussen DB fra ROM-kredsen.

Da ROM-kredsen er monteret på en sokkel, vil der endvidere 15 kunne etableres en tovejskommunikation mellem processorsystemet og den eksterne EB.

Et kredsløb, der muliggør en sådan tovejskommunikation, er vist i fig. 3. Dette kredsløb omfatter ligeledes et adressekontrolkredsløb AMC, der står i forbindelse med adressebussen 20 AB til ROM-kredsen og får tilført adressesignalet fra ROM- kredsen. Adressekontrolkredsløbet AMC står ligesom i fig. 2 i forbindelse med en skriveport WP, der står i forbindelse med adressebussen AB og får tilført adressesignaler derfra. Endvidere er der indrettet en læseport RP, der får tilført data 25 fra databussen EB og står i forbindelse med databussen DB og kan tilføre data til denne. Denne læseport RP er ligeledes styret af adressekontrolkredsløbet AMC.

Dette kredsløb kombinerer skrivekredsløbet i fig. 2 med et læsekredsløb for overføring af data fra den eksterne bus EB 30 til databussen DB, idet begge kredsløb via adressekontrolkredsløbet AMC aktiveres af adresser indenfor ROM-kredsens normale adresseområde. Skrivning af data til den eksterne databus EB foregår som omtalt i forbindelse med skrivekredsløbet i fig. 2. Læsning af data fra bussen EB sker ved, at en 6 DK 169224 B1 bestemt adresse på adressebussen AB via adressekontrolkreds-løbet AMC trigger læseporten RP, der derved overfører data fra bussen EB til databussen DB. Samtidigt disables ROM-kredsen af adressekontrolkredsløbet AMC. De adresser i ROM-5 kredsen, der ikke anvendes til kommunikation, kan på sædvanlig måde anvendes til lagring af programmel. Det adresseområde, der ikke anvendes til skrivning af data til bussen EB, kan ikke umiddelbart udnyttes på anden måde og kan således ikke udnyttes til lagring af programmel eller data. Derved 10 udnyttes ROM-kredsen ikke optimalt.

Dette kan afhjælpes ved, at kommunikationskredsløbet indrettes således, at skriveporten WP kun kan trigges, hvis CPU forinden har eksekveret et program beliggende på bestemte adresser.

15 Et sådant kommunikationskredsløb er illustreret i fig. 4 og svarer til det i fig. 3 viste, idet der desuden er tilføjet et triggesekvenskredsløb TSS, som står i forbindelse med adressekontrolkredseløbet AMC, og som via adressekontrolkredsløbet AMC skal være trigget af en eller flere adresser 20 ABA på adressebussen AB, inden adresser i et udvalgt adresseområde ABW på adressebussen AB kan trigge skriveporten WP, så de pågældende adresser via skriveporten WP kan overføres til den eksterne bus EB som data.

Triggesekvenskredsløbet TSS har i sin simpleste udformning to 25 tilstande, nemlig en hviletilstand HV og en klartilstand AR som vist i tilstandsdiagrammet i fig. 5. Fra hviletilstanden HV vil en programadresse ABA kunne trigge en tilstandsændring til klartilstand AR. En adresse i et udvalgt område ABW vil derimod kun kunne trigge en tilstandsændring til hviletil-30 stand HV, hvorved en skriveoperation vil kunne eksekveres. Herved opnås, at adresser i det udvalgte adresseområde ABW ikke alene vil kunne udnyttes til at eksekvere en skriveoperation men også vil kunne anvendes til lagring af programmel og data.

7 DK 169224 B1

En tilstandsændring ATO, der er vist stiplet i fig. 5, illustrerer, at triggesekvenskredsløbet TSS kan udvides med en "time out" funktion, som tilbagestiller sekvenskredsløbet TSS under CPU opstart eller i tilfælde af fejl, ved hvilke læse-5 operationen afbrydes.

Virkningen af triggesekvenskredsløbet TSS optimeres ved at lade triggesignalet ABA på adressebussen AB komme fra den adresse, hvorfra CPU henter en læseinstruktion, og ved at lade signalet ABW, der trigger en skriveoperation, komme fra 10 en af de adresser, der læses under eksekveringen af læsein-struktionen. Herved vil skriveoperationen være udelelig for CPU interrupt.

Triggesekvenskredsløbet TSS kan udnyttes på tilsvarende måde ved læsning fra en læseport RP.

15 Læseporten RP og skriveporten WP illustrerer grænsefladen til et kommunikationskredsløb, der kan udbygges ved hjælp af registerporte, FIFO-kredsløb, UART-kredsløb eller lignende. Den eksterne bus EB illustrerer enhver form for datatransmission, det være sig seriel eller parallel kommunikation.

20 Fig. 6-9 viser den detaljerede opbygning af de nævnte kredsløb.

Skrivekredsløbet

Det i fig. 6 viste skrivekredsløb viser, hvorledes der udføres en skriveoperation under anvendelse af adresse- og kon-25 trolsignalerne til en EPROM. En adressekomparator 74688 i adressekontrolkredsløbet AMC kan sammenligne to binære adresser og anvendes til at udvælge et adresseområde på 256 bytes (28) til skriveoperationer. Dette gøres ved, at komparatoren 74688 sammenligner de mest betydende bit på adressebussen AB.

30 De mindst betydende 8 bit er ikke med i sammenligningen. Ved 8 DK 169224 B1 en læsning af en adresse i det udvalgte adresseområde latches de mindst betydende 8 bit af adressen i den dertil sluttede skriveport WP. Skrivning af data til skriveporten WP foregår da ved at læse den adresse, hvor de mindst betydende 8 bit af 5 adressebussen AB (0-7) svarer til den dataværdi, der ønskes overført.

For at kunne udføre en læseoperation skal begge læsekontrol- signalerne CS og OE være sande. Når CS er sand, bliver kompa-10 ratoren 74688 enablet. En læsning i det udvalgte adresseområde ABW medfører, at udgangssignalet ABW fra 74688 bliver sandt. Signalerne ABW og 5É tilføres til en OR-gate 7432. Når 15 begge indgangssignalerne til OR-gaten 7432 er sande, bliver udgangssignalet WPC, der tilføres til den dertil sluttede skriveport WP, også sandt. De mindst betydende 8 bit af adressebussen AB læses derved under klokstyring ind i skrive-20 porten WP. Denne dataværdi kan senere udlæses til den ekster ne bus EB ved tilførset af et readsignal ERD til skriveporten WP.

På denne måde overføres data fra processorsystemet til det 25 eksterne system EB.

To-veis kommunikationskredsløbet

Man er også interesseret i at kunne overføre data fra det eksterne system EB til processorsystemet. Dette er muliggjort ved hjælp af kredsløbet i fig. 7, der viser en EPROM med et 30 kredsløb til to-vejs kommunikation. Den nederste del af kredsløbet er et skrivekredsløb, som kan overføre data fra processorsystemet til det eksterne system EB. Dette kredsløb svarer til skrivekredsløbet, som er beskrevet i forbindelse med fig. 6. Den øverste del af kredsløbet er et læsekredsløb, 35 der kan overføre data fra det eksterne system EB til proces- 9 DK 169224 B1 sorsystemet. Læsekredsløbet omfatter en læseport RP i forbindelse med et adressekontrolkredsløb, som vil blive beskrevet i det følgende.

Ved overføring af data fra det eksterne system EB til proces-5 sorsystemet læses læseporten RP ligesom, hvis man læser en celle i EPROM-hukommelsen. Adressekontrolkredsløbet udvælger da en adresse i EPROM, der bevirker, at der ved en læseopera-tion sker en aktivering af læseporten RP i stedet for af EPROM.

10 Adressekontrolkredsløbet for læseporten RP indeholder to kom-paratorer U3 og U4 af typen 74688. Disse komparatorer virker tilsammen som én komparator, der med udgangssignalet ABR udvælger den adresse i EPROM, der bevirker, at læseporten RP 15 aktiveres. Signalet ABR fra komparatoren U3 og læsekontrol signalet OE gates ved hjælp af en OR-gate UlB af typen 7432.

Når begge signaler er sande, bliver det af OR-gaten UlB af- 20 givne signal RPC sandt. Dette signal føres til OC indgangen af læseporten RP. Indholdet af læseporten RP udlæses derved på databussen DB. For at undgå konflikt imellem EPROM og læseporten RP, bliver EPROM disablet under udlæsningen fra 25 læseporten RP. Dette gøres ved hjælp af en inverter U5A af typen 7404 og en OR-gate U1C af typen 7432. Signalet ABR inverteres af inverteren U5A således, at der under en udlæsning fra læseporten RP tilføres værdien falsk til indgangen af 30 OR-gaten U1C. Læsekontrolsignalet CS til angivelse af, at der er klar til en læseoperation, bliver herved forhindret i at aktivere CE-terminalen til EPROM, hvorved EPROM forbliver 35 passiv under læsningen af data fra læseporten RP.

Læsekredsløbet, som i virkeligheden er en læseport i EPROM's adresseområde, er kendt teknik. Det nye er, at læsekredsløbet er kombineret med et skrivekredsløb.

10 DK 169224 B1

Udvidet adressekontrolkredsløb.

De i fig. 6 og 7 viste skrivekredsløb optager i EPROM et lagerområde på 256 bytes til skriveoperationer. Disse 256 bytes kan ikke umiddelbart udnyttes til data, idet man ved forsøg 5 på læsning af data i dette lagerområde vil få en utilsigtet skriveoperation.

Det lagerområde, som anvendes til skriveoperationer, kan imidlertid også anvendes til data ved hjælp af det kredsløb, der er vist i fig. 8. Dette sker ved hjælp af et triggese-10 kvenskredsløb med en hviletilstand HV og en klartilstand AR. Dette kredsløb skal være bragt i klartilstand, inden en læsning af data i skriveområdet vil medføre en skriveoperation. Hvis triggesekvenskredsløbet er i hviletilstand HV, vil databytes i skriveområdet derimod kunne anvendes og læses på nor-15 mal måde uden at give en skriveoperation.

Triggesekvenskredsløbet i fig. 8 udgøres i sin enkleste udformning af en D-flip-flop U3A af typen 7474, samt af NAND-gates U2A og U2B af typen 7400. Hviletilstand og klartilstand 20 angives som henholdsvis 1 og 0 på Q-udgangen af flip-floppen U3A.Q-udgangen af flip-floppen U3A står i forbindelse med en OR-gate U1B, hvis udgang står i forbindelse med en yderligere OR-gate U1A.

25 En skriveoperation udføres, når et af OR-gaten U1A afgivet skrivekontrolsignal WPC bliver sandt. OR-gatene U1A, U1B danner tilsammen en 3-input OR-gate, der bevirker, at WPC kun 30 bliver sand, hvis både signalet ABW og signalet OÉ er sandt, og flip-floppen U3A samtidigt er i klartilstand.

Nogle komparatorer U5 og U4 af typen 74688 danner tilsammen én komparator, der kan udvælge en adresse i EPROM. En læsning 35 af denne adresse medfører, at triggesekvenskredsløbet U3A skifter fra hviletilstand til klartilstand. Dette sker ved, 11 DK 169224 B1 at signalet ABA fra U4 ved læsning af klaradressen bliver sandt, hvorved der via NAND-gaten U2A kommer til at stå "1" på indgangen af flip-floppen U3A. Dette signal vil af læse-kontrolsignalet OE blive indlæst i flip-floppen U3A ved af-5 slutningen af læseoperationen. Flip-floppen U3A skifter da til klartilstand. Q-udgangen af flip-floppen U3A føres via AND-gatene U2B og U2A tilbage til D-indgangen af flip-floppen U3A således, at denne forbliver i klartilstand, indtil der udføres en efterfølgende skriveoperation.

10 Ved læsning af skriveområdet under den efterfølgende skriveoperation, bliver signalerne ABW og OE sande. Da Q-udgangen af flip-floppen U3A også er sand, er betingelserne for, at der kan udføres en skriveoperation, opfyldt, og skrivekon-15 trolsignalet WPC bliver sandt. Samtidigt medfører ABW signalet, at der via NAND-gatene U2B og U2A kommer til at stå "0" på indgangen af flip-floppen U3A. Denne værdi indføres under 20 klokstyring i flip-floppen U3A af OE ved afslutningen af skriveoperationen, hvorved flip-floppen U3A falder tilbage til hviletilstand.

Kredsløbet kan eventuelt udvides med et "time-out" kredsløb, som kan anvendes i tilfælde af, at processorsystemet resettes 25 imellem klartilstand og skriveoperation. Triggesekvenskreds-løbet vil da være i en uhensigtsmæssig tilstand og kan da resættes af "time-out" kredsløbet (ved hjælp af et signal ATO) .

Det sidste kredsløb (fig. 9) viser, hvorledes EPROM indgår i 30 et normalt kredsløb. Der er vist et processorsystem bestående af en CPU, en EPROM og en RAM og en adressedekoder, der genererer selektionssignaler CS til henholdsvis EPROM og RAM.

Kredsløbet er et simpelt processorsystem. Til højre ses processorsystemets CPU. Endvidere ses de to lagre, en EPROM og 35 en RAM. De anvendes til at gemme henholdsvis programmel og

Claims (6)

12 DK 169224 B1 data, der f.eks. anvendes til at styre en fremstillingsproces. Processorsystemets CPU udfører operationer, som bevirker, at processorsysternet får de ønskede funktioner. EPROM er monteret på en sokkel og er forsynet med et eksternt kreds-5 kredsløb, hvorfra adressebussen AB og to kontrolledninger CS og OE udgår. Det stiplede mellemrum til venstre for processorsystemet angiver en kabelforbindelse eller afstand til det, der skal kommunikeres med, eksempelvis en PC. De to 10 blokke angiver en standardmetode til tilvejebringelse af et interface for en PC-bus. For at udføre kredsløbet så enkelt som muligt, er der indrettet en skriveport og en læseport. Disse porte kunne alternativt være en UART, hvorved der kan udføres en seriel kommuni-15 kation direkte til kommunikationsporten (COM port) på en PC.

1. Fremgangsmåde til tilvejebringelse af et kommunikations-kredsløb til overføring af transmissionsdata imellem et pro-5 cessorsystem og et eksternt system (EB) ved hjælp af de signaler, der sædvanligvis anvendes til et læselager, såsom en ROM eller EPROM, hvor de data, der skal overføres, genereres ved hjælp af processorsystemets adressebus (AB) til læselageret i samarbejde med processorsystemets CPU og svarer til 10 udvalgte adresser på adressebussen (AB), og de nævnte data i form af adresser på adressebussen (AB) derefter udsendes til det eksterne system (EB) ved, at et læsekontrolsignal (RC) fra processorsystemet, fortrinsvis via et med adressebussen (AB) forbundet adressekontrolkredsløb (AMC), bringes til at 15 trigge en dataport, der står i forbindelse med det eksterne system (EB), kendetegnet ved, at en skriveoperation udføres ved, at et antal adressebit indlæses i dataporten, idet adressebitmønsteret på den til dataporten sluttede adressebus (AB) svarer til den dataværdi, der ønskes over-20 ført, og at den del af adresseområdet, der anvendes til skri- DK 169224 B1 13 veoperationer, styres ved hjælp af et triggesekvenskredsløb (TSS), der inden en skriveoperation kan udføres, skal have skiftet fra en hviletilstand (HV) til en klar tilstand (AR) ved, at processorsystemet læser fra en bestemt adresse (en 5 klar adresse).

2. Fremgangsmåde ifølge krav 1, kendetegnet ved, at det adresseområde i læselageret, der anvendes til skriveoperationer, er mindre end det adresseområde, som kan udvælges af læsekontrolsignalet (RC) og af adressekontrolkredslø- 10 bet (AMC), idet der i adresseområdet, der ikke benyttes af dataporten og læsekontrolsignalet (RC), udvælges et adresseområde til skriveoperationer, hvilket adresseområde har en til porten svarende størrelse.

3. Fremgangsmåde ifølge krav 2, hvor et til skriveoperatio-15 ner indrettet kredsløb kombineres med et til læseoperationer indrettet kredsløb til dannelse af et fælles kommunikations-kredsløb, der både kan foretage skriveoperationer og læseoperationer, kendetegnet ved, at et læsekontrolsignal (RC) anvendes til at udvælge et adresseområde for det fælles 20 kredsløb samtidigt med, at adressekontrolkredsløbet (AMC) opdeler dette adresseområde på en sådan måde, at de til skriveoperationer og de til læseoperationer indrettede kredsløb benytter forskellige dele af adresseområdet samtidigt med, at det til læseoperationer indrettede kredsløb på normal måde 25 overfører data til processorsystemet via en databus (DB).

4. Fremgangsmåde ifølge krav 1, kendetegnet ved, at triggesekvenskredsløbet (TSS) via adressekontrolkredsløbet (AMC) skal være trigget af en eller flere adresser på adressebussen (AB) , inden den udvalgte adresse på adressebussen 30 (AB) kan trigge skriveporten (WP), så de pågældende adresser via skriveporten (WP) kan overføres til den eksterne bus (EB) som data. 1 Fremgangsmåde ifølge krav 4, kendetegnet ved, at det anvendte triggesekvenskredsløb (TSS) har to tilstande, 35 nemlig en klartilstand (AR), i hvilken læsning af data fra et 14 DK 169224 B1 skriveområde i læselageret medfører, at der kan udføres en skriveoperation, og en hviletilstand (HV), i hvilken læsning af data fra skriveområdet medfører, at der ikke kan udføres en skriveoperation.

6. Fremgangsmåde ifølge krav 4 eller 5, kendeteg net ved, at det anvendte triggesekvenskredsløb (TSS) udgøres af en D-flip-flop.