DE9411484U1 - Verdrahtungsträger - Google Patents

Verdrahtungsträger

Info

Publication number
DE9411484U1
DE9411484U1 DE9411484U DE9411484U DE9411484U1 DE 9411484 U1 DE9411484 U1 DE 9411484U1 DE 9411484 U DE9411484 U DE 9411484U DE 9411484 U DE9411484 U DE 9411484U DE 9411484 U1 DE9411484 U1 DE 9411484U1
Authority
DE
Germany
Prior art keywords
carrier material
chip
carrier
material layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE9411484U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
REICHHARDT BERND
Original Assignee
REICHHARDT BERND
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by REICHHARDT BERND filed Critical REICHHARDT BERND
Priority to DE9411484U priority Critical patent/DE9411484U1/de
Publication of DE9411484U1 publication Critical patent/DE9411484U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fluid-Damping Devices (AREA)
  • Installation Of Indoor Wiring (AREA)
  • Lighting Device Outwards From Vehicle And Optical Signal (AREA)

Description

DR. PÖHNER, DR. LlEDTKE & r^juj^ ........ .. . Dr,Ing.KIausLiedtke
Patent-und Rechtsanwälte * "**· . « I .* . ·..;;.·. Dipl-Phys. Dr. Wilfried Pöhner*
ERFURT - WÜRZBURG* «··«·· "..*J .,* J Europäische Patentvertreter
Rechtsanwältin
Renate Prümer*
Kanzlei Erfurt
Cyriakstrasse 27
Postfach 956
D-99019 Erfurt
Telefon (03 61) 67 2148
(0361)672126
Telefax (0361)672149
Bernd Reichhardt Am Seegraben 4
99099 Erfurt
Verdrahtungsträger
Die Erfindung betrifft einen Verdrahtungsträger zur Konfektionierung von Chipbauelementen, vorzugsweise zur Montage großer Chips mit zentraler Lage der Bondflächen.
Im Stand der Technik ist es bekannt, Chips auf Trägerstreifen oder auf Substratmaterial zu montieren. Die Montage auf Trägerstreifen ermöglicht kurze Bondverbindungen zwischen dem Träger und dem 5 Chip auch bei cproßen Chips mit zentral angeordneten
Bondinseln. Diese Montageart gewährleistet auch die Anwendung einfcicher Montagetechnologien. Nachteilig ist jedoch, daß nur eine zweidimensionale Verdrahtung möglich ist, bei der Kreuzungen innerhalb der 0 Verdrahtungen nicht verwirklicht werden können.
Diese Art der Konfektionierung erlaubt deshalb keine Konfigurierbarkeit der Bauelementefunktionen bei gleicher Trägergeometrie. Zur Verwirklichung verschiedener Funktionen sind jeweils spezielle Fertigungseinrxchtungen notwendig, t, die nur für große Fertigungsstückzahlen kostengünstig ermöglicht werden können.
Kanzlei Würzburg Kaiserstraße 27 · Poitfttfi! 6323 . J &Ggr;>?78&Iacgr;3 Wji*i«b*rg · Telefon (0931) 14566 · Telefax (0931) 1 85
Die Montage auf dem Substratitiaterial gestattet eine mehrdimensionale Verdrahtung zwischen Chip und den Außenkontakten des Bauelementes. Bei dieser Ausführung können verschiedene Anschlußvarianten des Chips mit dem gleichen Träger realisiert werden. Bei dieser Montageart ist nachteilig, daß die Verarbeitung großer Chips mit zentraler Lage der Bondflächen wegen der erforderlichen langen Verbindungen zu den außenliegenden Anschlußflächen des Substrates nicht mehr beherrschbar ist oder gänzlich unmöglich wird.
Der Erfindung liegt die Aufgabe zugrunde ein Bauelement anzugeben, das eine Konfigurierbarkeit für verschiedene Bauelementefunktionen ermöglicht, bei dem kurze Bondverbindungen für Chips mit zentraler Lage der Bondflächen erreicht werden können und das auch in kleinen Stückzahlen kostengünstig herstell-0 bar ist.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß der Verdrahtungsträger aus einem mehrschichti-5 gen Grundsubstrat mit mindestens zwei Trägermaterialschichten besteht, die unterschiedlich große Durchbrüche aufweisen und daß das Chip mit der Seite, an der sich die Bondflächen befinden, am Substrat angeordnet ist.
Weiterhin ist es möglich, daß die elektrische Kontaktieruncj des Chips mit dem Verdrahtungsträger durch variantenabhängige Bondverbindungen erfolgt,
indem von den Bondflächen des Chips die Bondverbindungen durch einen Durchbruch in der Trägermaterialschicht zu den Bondflächen auf der Trägermaterialschicht geführt werden.
Ferner ist es möglich, daß oberhalb der unteren Trägermaterialschicht eine weitere Trägermaterialschicht angeordnet ist, die größere Durchbrüche als die untere Trägermaterialschicht aufweist.
Eine vorteilhafte Ausfuhrungsform der erfindungsgemäßen Anordnung sieht vor, daß elektrische Verbindungen zwischen den Leitungsebenen des Trägermaterials mittels äußerer Kontaktflächen und/oder Durchverbindungen hergestellt sind.
Desweiteren ist es möglich, daß auf dem Chip eine Abdeckkappe angeordnet ist.
Die erfindungsgemäße Anordnung mit einem mehrschichtigen Grundsubstrat ermöglicht auch die Konfektionierung großer Chips mit zentraler Lage der 0 Bondflächen bei minimalen äußeren Abmessungen und bei konfigurierbaren Bauelementefunktionen.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispieles näher erläutert. In der zuge-5 hörigen Zeichnung zeigen:
Figur 1 eine Schnittdarstellung des erfindungsgemäßen Verdrahtungsträgers
0 und
Figur 2 die zugehörige Draufsicht.
Wie aus Figur 1 ersichtlich ist, wird ein Chip 1 auf dem Verdrahtungsträger befestigt, der aus zwei Schichten besteht, nämlich der unteren Trägermaterialschicht 3, die die Bondflächen 4 enthält, und der oberen Trägermaterialschicht 6. Es können Chips verwendet werden, bei denen die Bondflächen 2 sowohl zentral als auch an den Chiprändern angeordnet sind. Der Chip 1 kann mir einer Abdeckkappe 9 versehen werden, die einen Schutz des Chips 1 gewährleistet. Besonders vorteilhaft ist hierbei, daß die Abdeckkappe 9 sowohl vor als auch nach dem Montagevorgang angebracht werden kann. Die Trägermaterialschicht 3 ist mit Durchbrüchen versehen, durch die die Bondflächen 2 des Chips 1 zugänglich sind. Auf der Trägermaterialschicht 3 sind Bondflächen 4 eingebracht, die zur elektrischen Verbindung mit dem Chip 1 durch die Bondverbindungen 5 vorgesehen sind. Oberhalb der Trägermaterialschicht 3 ist eine 0 zusätzliche Trägermaterialschicht 6 vorgesehen, in die ebenfalls Durchbrüche eingearbeitet sind. Diese Durchbrüche sind jedoch größer ausgeführt als die Durchbrüche in der Trägermaterialschicht 3. Damit wird eine plane Auflagefläche der Gesamtanordnung 5 und der Schutz der Bondverbindungen 5 gewährleistet. Beide Trägermaterialschichten 3 und 6 werden mittels äußerer Kontaktflächen 7 und/oder innenliegender Durchverbindungen 10 elektrisch miteinander verbunden. Damit wird eine leitende Verbindung in 0 mehreren Ebenen erreicht und die. Konfigurierbarkeit der Bauelementefunktionen möglich. Nachdem die Bondverbindungen 5 angebracht si"nd, werden diese mit einer Passivierung 8 in den Durchbrüchen der
Trägermaterialschichten 3 und 6 geschützt. Die erfindungsgemäße Anordnung gewährleistet die Herstellung des Verdrahtungsträgers mit minimalen Abmessungen
BEZUGSZEICHENLISTE
1 Chip
2 Bondflächen des Chips
3 Trägermaterialschicht mit Bondflächen
4 Bondflächen auf dem Trägermaterial
5 Bondverbindungen
6 zusätzliche Trägermaterialschicht
7 Kontaktflächen
8 Passivierung
9 Abdeckkappe

Claims (5)

S C HUTZANSP RUCHE
1. Verdrahtungsträger zur Konfektionierung von Chipbauelementen, vorzugsweise zur Montage großer Chips mit zentraler Lage der Bondflächen, dadurch gekennzeichnet, daß der Verdrahtungsträger aus einem mehrschichtigen Grundsubstrat mit mindestens zwei Trägermaterialschichten (3,6) besteht, die unterschiedlich große Durchbrüche aufweisen und daß das Chip (1) mit der Seite, an der sich die Bondflachen (2) befinden, am Substrat angeordnet ist.
0 2. Verdrahtungsträger nach Anspruch 1, dadurch gekennzeichnet, daß die elektrische Kontaktierung des Chips (1) mit dem Verdrahtungsträger durch variantenabhängige Bondverbindungen (5) erfolgt, wobei von den E>ondflachen (2) des Chips (1) die Bond-5 verbindungen (5) durch einen Durchbruch in der Trägermaterialschicht (3) zu den Bondflächen (4) auf der Trägermaterialschicht (3) geführt werden.
3. Verdrahtungsträger nach Anspruch 1 oder 2, da-0 durch gekennzeichnet, daß oberhalb der unteren Trägermaterialschicht (3) eine weitere Trägermaterialschicht (6) angeordnet ist, die größere Durchbrüche als die Trägermaterialschicht (3) aufweist.
4. Verdrahtungsträger nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß elektrische Verbindungen zwischen den Leitungsebenen des Trägermaterials mittels äußerer KontcLktflachen (7) und/oder Durchverbindungen (10) hergestellt sind.
5. Verdrahtungsträger nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß auf dem Chip (1) eine Abdeckkappe (9) angeordnet ist.
DE9411484U 1994-07-15 1994-07-15 Verdrahtungsträger Expired - Lifetime DE9411484U1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE9411484U DE9411484U1 (de) 1994-07-15 1994-07-15 Verdrahtungsträger

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE9411484U DE9411484U1 (de) 1994-07-15 1994-07-15 Verdrahtungsträger

Publications (1)

Publication Number Publication Date
DE9411484U1 true DE9411484U1 (de) 1994-09-15

Family

ID=6911200

Family Applications (1)

Application Number Title Priority Date Filing Date
DE9411484U Expired - Lifetime DE9411484U1 (de) 1994-07-15 1994-07-15 Verdrahtungsträger

Country Status (1)

Country Link
DE (1) DE9411484U1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1039538A1 (de) * 1995-10-24 2000-09-27 Oki Electric Industry Co., Ltd. Halbleitereinrichtung mit verbesserter Struktur zur Vermeidung von Rissen und Herstellungsverfahren

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1039538A1 (de) * 1995-10-24 2000-09-27 Oki Electric Industry Co., Ltd. Halbleitereinrichtung mit verbesserter Struktur zur Vermeidung von Rissen und Herstellungsverfahren
US6177725B1 (en) 1995-10-24 2001-01-23 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US6459145B1 (en) 1995-10-24 2002-10-01 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor
US6569755B2 (en) 1995-10-24 2003-05-27 Oki Electric Industry Co., Ltd. Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same

Similar Documents

Publication Publication Date Title
DE68911958T2 (de) Wählbare Erdungsvorrichtung für elektronische Anlagen.
DE3321320C2 (de)
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE2800006A1 (de) Universell programmierbarer kurzschliesstecker fuer eine steckfassung einer integrierten schaltung
DE69615792T2 (de) Miniatur-halbleiteranordnung für oberflächenmontage
DE3511722A1 (de) Elektromechanische baugruppe fuer integrierte schaltkreismatrizen
EP0785708A1 (de) Anordnung zum Schutz elektrischer und elektronischer Bauelmente vor elektrostatischen Entladungen
DE4021871A1 (de) Hochintegriertes elektronisches bauteil
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
EP0995205B1 (de) Multilayer-planarinduktivität und verfahren zum herstellen einer solchen
DE10333328B3 (de) Leistungshalbleitermodul in skalierbarer Aufbautechnik
EP0696818B1 (de) Halbleiterbauelement mit isolierendem Gehäuse
DE3930858C2 (de) Modulaufbau
DE19757938B4 (de) Isolationskamm für Multikontaktstecker
DE9411484U1 (de) Verdrahtungsträger
DE10349301A1 (de) Anordnung dielektrischer Bauteile
DE102006019511A1 (de) Wandlereinheit
DE3425176A1 (de) Piezoelektrische fernsprechkapsel
DE10108077B4 (de) IC-Chip mit Anschlusskontaktflächen und ESD-Schutz
DE2625319C2 (de) Hochspannungskaskade für Fernsehgeräte
DE3921651A1 (de) Mindestens sechsflaechiges elektronikbauteil fuer gedruckte schaltungen
EP1231638B1 (de) Stromversorgungsleiter-Struktur in einer integrierten Halbleiterschaltung
DE19706188C2 (de) Kabelanschlußvorrichtung
DE69701219T2 (de) Elektronische baugruppe mit einer an einer spule verbundenen elektronischen einheit
DE9207613U1 (de) Elektronisches SMD-Bauelement