DE8815796U1

DE8815796U1 - Umwandlungseinheit für Signale

Info

Publication number: DE8815796U1
Application number: DE8815796U
Authority: DE
Original assignee: Individual
Current assignee: Individual
Priority date: 1988-12-20
Filing date: 1988-12-20
Publication date: 1989-02-09

Description

· ■

j Beim Zählen unregelmäßiger Ereignisse (z.B. stochastische Ereignisse) sind zwei

Größen von Bedeutung

\ - die durchschnittliche Ereignisrate (fd) und

- die Totzeit (ttot), in der nicht gezählt werden kann, weil der vorangegangene

\ Puls noch nicht vollständig verarbeitet ist.

j Die Kosren eines Zählsystems werden bei hohen Frequenzen oftmals durch eine

; vorgegebene minimale Totzeit negativ beeinflußt. Die Störempundlichkeit eines

Zählsystems für Fremdpulse wächst mit steigender Bandbreite insbesondere im

hohen Frequenzbereich.

Die Ereigniszähler werden so dimensioniert, daß ihre maximale Zählfrequenz

J (feax) größer ist als der Kehrwert der geforderten minimalen Totzeit ( fmax >

&iacgr; 1/ttot ).

; Die maximale Zählrate ist gemessen an der Durchschnittszählrate 7..B. bei

stochastischen Ereignissen stark überdimensioniert (typisch ist ein Faktor 100 bis 1000). Dieses führt bei hohen Frequenzen zu einer starken Kostensteigerung.

Gelegentlich wird dieses Problem durch den Einsatz eines schnelle Vorteilers

gemindert. Dieses hat jedoch eine Verfälschung der Ergebnisse zur t'cige, da der

Vorteiler meistens nicht ausgelesen werden kann.

Der Erfindung liegt die Aufgabe zugrunde, eine Puisfolge zu erzeugen, die über einen ausreichend langen Zeitraum aufintegriert, bei einem tolerierbaren Fehler

das gleiche Zählergebnis liefert wie ein Zählsystem mit der Totzeit (ttot). Jedoch soll der zeitliche Abstand der erzeugten Pulse eine minimale Zeit t_a nicht

unterschreiten

wobei für U gilt: ttot > t« > 1/fo

Die Aufgabe wird dadurch gelöst, daß bei einer zeitlich nicht äquidistanten Folge von Ereignissen die zugehörigen schnell aufeinanderfolgenden Pulse ( t < tm ) zwischengespeichert werden und anschließend verzögert ausgegeben werden mit t > t_B. Die langsam aufeinanderfolgenden Pulse dagegen werden direkt weitergegeben (sh. Fig. 1 und 2). Hierdurch wird es außerdem möglich, die ausgegebenen Pulse mit einer externen Frequenz zu synchronisieren. Speicher und Komperatoren können sowohl digitale wie analoge Bauelemente sein. Bei digitalen, elektronischen Schaltungen können die summierenden Speicher durch Zähler, bei analogen elektronischen Schaltungen durch stromgespeiste kapazitive Bauelemente realisiert werden.

Beide Speicher und der Komperator können durch einen einzigen Speicher ersetzt werden, wenn dieser einen additiven und einen subtraktiven Eingang hat, und beide Eingänge asynchron bedient werden können.

Weitere vorteilhafte Ausgestaltungen der Erfindung werden in den Ansprüchen 2 bis 4 beschrieben.

Hierdurch wird es ermöglicht, die Maximalfrequenz des nachgeschalteten Zählsystems zu erniedrigen (z.B. auf Maximalfrequenzen, die von Mikroprozessor-Peripheriebausteinen direkt gezählt werden können). Hierdurch erfolgt gegebenenfalls eine starke Kostensenkung.

Der Pulsfolgewahdler kann in ein Kabelgeliäuse eingebaut werden und mit einem Vorverstärker versehen werden und am Ausgang mit einem Impulsträffa gaVanlsch entkoppelt werden. Die nachfolgende Leitung ist dadurch störtlnempfiicher, weil der Wandler direkt an den Sensor gekoppelt wird, die Fandbreite der nachfolgenden Leitung herabgesetzt w.'rd, und Netzschielfen durch die galvanische

I I I I
I t t

«III M I i i &iacgr; · i I i< · &iacgr;

Entkopplung unterbunden werden.

Die Erfindung wird anhand der folgenden Figuren 1 *= 8 näher erläutert, Flg. 1 ist Ein/AUsgäbeschemä des Wändlers

Flg. 2 ist Zeltschema des Wandlers

Flg. 3 1st asynchrones Wandlefschemä

Flg. 4 Ist Prlnzlpsähaltung eines digitalen Wandlers

Fig. 6 1st Schaltbild eines Wandlers

FIg 6 1st synchrones Wandlerschema

Flg. 7 Ist Prinzip einer asynchronen analogen Lösung

Flg. 8 ist Prinzip einer synchronen analogen Lösung

In der Flg. 1 Ist das Ein/Ausgabe-Schema des Wandlers dargestellt. (1) 1st der Wandler. Er besitzt einen Eingang (2) und einen Ausgang (3). Man erkennt, daß die Eingangspulsfolge (Fe) in eine Ausgangsfolge (Fa) umgewandelt wird, bei der — nV% ·*.» I I n**P*+\ &eegr; &eegr; »«&Igr;&lgr;&Ngr;^&lgr;&Igr;&kgr;&agr;&pgr;/&Igr;&lgr; Dltlo/v *# &Lgr; **f» Ü« ***** HI£»**W A» DL(ItIOtI OUXOItICtIItJIOt SVlQOItVJO ( Vt 2 tJ *J VUZCJVQVSb V* W ■ U «v C t .

In der Flg. 2 Ist das Zeltschema des Wandlers zu sehen. Die Eingangspulsfolge (Fe)

(1) wird In die Ausgangspulsfolge (F₈) (6) umgewandelt. Die mit (2) gekennzeichneten Pulse werden ohne nennenswerte Verzögerung an den Ausgang weitergeleitet, da Ihr Abstand zum vorangegangen Puls größer U ist. Die mit (3) gekennzeichneten Pulse werden verzögert ausgegeben, da ihr Abstand zum Vorangegangen Puls kleiner t_B 1st. Diese Pulse haben dann zu Ihren Vorgängern den zeitlichen Abstand ta (4).

Flg. 3 zeigt das Prinzip eines digitalen asynchronen Wandlers. Die Eingangsinformation Fe (1) wird Im Speicher (2) aufsummiert. Die ausgehende Information Fa (5) wird im Speicher (3) aufsummiert. Beide Speicherlnhalte werden Im Komperator (4) verglichen. Sind beide Speicherinhalte verschieden wird der Oszillator (6) eingeschaltet, bis beide Speicncrinhalte gleich sind. Der Ausgang des Oszillators ist gleichzeitig mit dem Ausgang (5) verknüpft.

Fig. 4 zeigt das Prinzipschaltbild einer digitalen Lösung, bei der die beiden aufsummierenden Speicher durch Zähler (1) und (2) realisiert werden. Der Oszillator (5) wird durch den Komperator (3) solange eingeschaltet, wie beide Zähierinhalte differieren. Die Zähler brauchen nicht zurückgesetzt werden, wenn sie bei einem Oberlauf automatisch wieder bei O beginnen. Die Zählertiefe muß so dimensioniert werden, daß eine eventuell vorgegebene Fehlertoleranz nicht überschritten wird.

Fig. 5 zeigt ein Schaltungsbeispiel für einen Wandler. Der Vorverstärkerteil (2) |

und der Endverstärker (9) für den Pulstrafo (10) sind hier nicht näher ausgeführt. I

Die Eingangspulse Fe (1) werden im Vorverstärker (2) verstärkt und in TTL-Pulse I

gewandelt. D'ese Pulse werden mit dem Eingangszähler (3) gezählt. Die |

Oszillatorpulse (8) werden im Ausgangszähler (4) gezählt. Beide Zählergebnisse |

werden durch dem Komperator (5) verglichen. Solange sie nicht übereinstimmen, ]

wird der Osziilatorteil (6) über das ungleich-Signal (7) eingeschaltet. |

Der Oszillator ist so aufgebaut, daß nur vollständige Pulse ausgegeben werden. ^} Die Oszillatorpulse (8) werden im Ausgangszähler (4) gezählt und mit Verstärker (9) so verstärkt, daß ein Pulstrafo (10) angesteuert werden kann. Dieser erzeugt mit dem nachgeschalteten Netzwerk (18), (19) und (20) galvanisch entkoppelte

TTL-Pulse (21). Die Oszillatorfrequenz beträgt 1/tm. _}

Der Eingangszähler ist ein schneller TTL-Zähler; er hat eine Totzeit ttot = 10 ns. i

Die Ausgangszähler und das nachgeschaltete Zählsystem dagegen müssen lediglich r

der Geschwindigkeit des Oszillators entsprechen (hier ca. 1 MHz). i

Liste der Bezugszeichen in Fig. 5: |

< 1) Eingangssignal |

(2) Eingangsverstärker mit Diskriminator (nicht näher ausgeführt) f

■ · ■ ■ ■ « ■

■ ■ ■ * <

(3) Zähler 74S197

(4) Zähler 74LS197

(6) Komperatör 74LS86

(6) sohaltbarer Oszillator

(7) KömperatoraUsgäng für "Eingänge "P Ungleich Eingänge Q"

(8) Ausgang des Oszillators

('S) Treiberverstärker für den Impulstrafo (nicht näher ausgeführt)

(10) Impulstrafo

(11) 5 V Stromversorgung

(12) Schmittrigger 74LS132

(13) Diode 1N4148

(14) Kondensator InP

(15) Widerstand 1,2 KQ

(16) Widerstand 470 &OHgr;

(17) Diode AA116

(18) Widerstand 10 Q

(19) Zenerdiode ZPV 6,1

(20) Widerstand 68 &OHgr;

(21) Ausgangssignal

Die Fig. 6 zeigt das Prinzipschaltbild einer synchronen Lösung. Der Unterschied zur Fig. 3 liegt darin, daß der geschaltete Oszillator (6) aus Flg. 3 durch eine Synchronisationseinheit (6) ersetzt wird. Diese schaltet die Synchronisationspulse (7) auf den Ausgang und den Ausgangszähler durch, wenn die Speicherinhalte differieren.

fig. 7 und Flg. 8 sind Prinzipschaltbilder für eine analoge Lösung. Sie unterscheiden sich lediglich darin, daß bei der asynchronen Lösung Fig. 7 ein Oszillator ( (5) aus Flg. 7 ) verwendet wird, während bei der synchronen Lösung Fig. 8 eine Synchronisationseinheit ( (5) aus Fig. 8 ) eingesetzt wird. Bei der analogen Lösung wird ein ankommendes Ereignis in eine Ladungsmenge gewandelt (2). Diese Ladung wird im Kondensator (3) aufintegriert. Liegt am Kondensator eine positive Spannung an, schaltet der Diskriminator (4) den Oszillator v5) Fig. 7 bzw. die Synchronisatonselnhelt (5) Fig. 8 ein. Der resultierende Puls wird zum Ausgang weitergeleitet und mit Hilfe des Schalters (6} Uftu der Künstäfitstfumqeiie (7) in eine negative Ladungsmenge umgewandelt.

Diese Ladungsmenge wird ebenfalls im Kondensator (3) auf integriert. Sie muß so dimensioniert sein, daß genau ein Eingangspuls kompensiert wird. Die hierbei erforderliche Genauigkeit und die Größe der Ladungsmenge pro Puls wird durch die geforderte Zählertiefe bestimmt. Die wiederum muß aus der geforderten Toleranz des Gesamtsystems ermittelt werden.

Die Hysterese des Schmittriggers muß kleiner der durch einen Puls am Kondensator (3) entstehenden Spannungsdifferenz sein. Bei hohen Ansprüchen an die Verarbeitungsgeschwindigkeit ist auch anstelle des Schmittriggers ein ananloger Komperator einsetzbar.

Die analogen Lösungen sind besonders dann von Interesse, wenn die geforderte Totzeit so klein wird, daß die Eingangspulse durch keinen Zähler mehr gezählt werden können.

Es wird somit möglich unregelmäßige Ereignisse zu zählen, die für eine direkte Zählung zu schnell aufeinander folgen. Dieses kann insbesondere dadurch erreicht werden, daß die kompensierende Ladungsmenge, erzeugt durch (6) und (7), ein Vielfaches der Eingangsladungsmenge beträgt. In diesem Fall ist jedoch die Ausgangszählrate entsprechend dem Verhältnis der Ladungsmengen unterteilt.

Claims

• ■ · · ie

1. Umwandlungseinhelt für Signale, die gezählt werden sollen,

dadurch gekennzeichnet, daß eine zeitlich nicht äquidistante Folge von Ereignissen in eine Pulsfolge umgewandelt wird, bei der ein minimaler Zeitabstand (t.) der einzelnen Pulse nicht unterschritten wird, wobei die ausgegebenen Pulse Lm Bedarfsfall durch ein externes Signal synchronisiert werden können.

2. Umwandlungseinheit nach Anspruch 1,

dadurch gekennzeichnet, daß eine elektronische Schaltung eingesetzt wird, bestehend aus zwei digitalen Zählern, einem digitalen Komperator und einem schaltbaren Oszillator, gem. dem Schema in Fig. 4 verdrahtet nach Fig. 5.

3. Umwandlungseinheit nach Anspruch I₁

dadurch gekennzeichnet, daß eine elektronische Schaltung eingesetzt wird gem. den Prinzipschaltbildern Fig. 6, Fig. 7 und Fig. 8.

4. Umwandlungseinheit nach mindestens einem der vorhergehenden Ansprüche

dadurch gekennzeichnet, daß diese Schaltungen in ein Kabelgehäuse eingebaut werden, welches gleichzeitig eine Vorverstärkereinheit, eine Diskriminatoreinheit und einen Impulstransformator enthält.

IfI t t I*