DE69821392T2

DE69821392T2 - Digitales rahmen für eine richtfunkübertragungsstation

Info

Publication number: DE69821392T2
Application number: DE69821392T
Authority: DE
Inventors: Claude Force
Original assignee: Sagem SA
Current assignee: Sagem SA
Priority date: 1997-12-02
Filing date: 1998-11-13
Publication date: 2004-11-04
Anticipated expiration: 2018-11-14
Also published as: EP1036443A1; FR2771872A1; DE69821392D1; CA2312342A1; BR9815132A; WO1999029061A1; FR2771872B1; EP1036443B1

Description

Die vorliegende Erfindung betrifft einen digitalen Datenübertragungsblock mit vorbestimmter Länge, der aus dem Multiplexen plesiochroner, digitaler Signale resultiert, sowie ein Verfahren zum Ausbilden eines derartigen Datenübertragungsblocks.
Die Erfindung wird insbesondere in einer Funkstation eingesetzt, die ein im Wesentlichen digitales Sende- und Empfangsgerät umfasst, das sich in der Basis der Station befindet, und ein Hochfrequenzsende- und -empfangsgerät, das sich zum Beispiel auf der Spitze eines Bauwerks oder eines Masts befindet und durch ein Übertragungskabel mit dem ersten Gerät verbunden ist.
Eine Gruppe von plesiochronen, digitalen Signalen mit normierten Datenübertragungsraten von zum Beispiel 2,048 MBit/s oder 8,448 MBit/s wird an das Sende- und Empfangsgerät angelegt, das sie in einen bestimmten Datenübertragungsblock multiplext. Jeder Gruppe von plesiochronen Signalen entspricht eine bestimmte Funkstation.
Die Anwender von Funkstrahlen sind jedoch mehr und mehr damit konfrontiert, ihre Funkstationen zu optimieren, um sie an die Entwicklung der Kundenanforderungen anzupassen. Wenn zum Beispiel die für einen gegebenen Funkstrahl ein Multiplexsignal mit 2 × 2 MBit/s austauschenden Stationen ein Multiplexsignal mit 4 × 2 MBit/s oder mit 8 MBit/s austauschen sollen, müssen zahlreiche Schaltungen in allen Stationen modifiziert und angepasst werden, um sie an die Eigenschaften des neuen. zu übertragenden Multiplexsignals, insbesondere betreffs der Datenübertragungsrate und des Datenübertragungsblocks, anzupassen.
Das Dokument US-A-4 681 720 beschreibt ein Verfahren zum Übertragen von Signalen, die unterschiedliche Datenübertragungsraten aufweisen, durch Zeitmultiplexen, wobei die Frequenz des gemultiplexten Datenübertragungsblocks als gleich der kleinsten Datenübertragungsrate der zu übertragenden Signale gewählt wird, und eine Informationseinheit des Signals mit der kleinsten Datenübertragungsrate je Datenübertragungsblock übertragen wird.
Die vorliegende Erfindung zielt darauf, die Kosten einer Funkstation zu verringern, indem in sie Schaltungen eingeführt werden, die auswählbar und programmierbar sind in Abhängigkeit von Datenübertragungsraten von zu multiplexenden Signalen, in einer beliebigen Gruppe, die aus mehreren Gruppen von plesiochronen Signalen ausgewählten wird, damit die Funkstation unabhängig von den Datenübertragungsraten der Signale der ausgewählten Gruppe nutzbar ist. Die Erfindung stellt insbesondere einen digitalen Datenübertragungsblock mit vorbestimmter Länge bereit, der dazu beiträgt, diese Aufgabe zu lösen.
Hierzu ist ein digitaler Datenübertragungsblock mit einer vorbestimmten Länge, der aus dem Multiplexen plesiochroner, digitaler Signale resultiert, dadurch gekennzeichnet, dass er Motive umfasst, die eine gemeinsame Struktur und eine vorbestimmte Länge aufweisen, die unabhängig sind von den Datenübertragungsraten von zu multiplexenden plesiochronen, digitalen Signalen einer Gruppe, die aus mehreren Gruppen plesiochroner, digitaler Signale mit Datenübertragungsraten, die im Wesentlichen Vielfache voneinander sind, ausgewählt wird, wobei die Motive eine vorbestimmte Zahl zusätzlicher Bit und eine jeweils vorbestimmte Zahl von synchronen Bit umfassen, die Datenübertragungsraten aufweisen, die Vielfache voneinander sind, und die aus einer Synchronisierung der plesiochronen, digitalen Signale der ausgewählten Gruppe resultieren, wobei jedem plesiochronen, digitalen Signal der ausgewählten Gruppe eine Anzahl von Motiven in dem Datenübertragungsblock zugewiesen ist, die gleich dem ganzzahligen Teil des Quotienten der Division der Datenübertragungsrate jedes plesiochronen, digitalen Signals der ausgewählten Gruppe durch die kleinste Datenübertragungsrate der plesiochronen, digitalen Signale ist.
Im Allgemeinen ist die Zahl der Motive des Datenübertragungsblocks gleich dem ganzzahligen Teil des Quotienten der Division der Summe der Datenübertragungsraten von digitalen plesiochronen Signalen der ausgewählten Gruppe durch die kleinste Datenübertragungsrate der plesiochronen, digitalen Signale, und somit vergleichsweise angepasst an Bedürfnisse der Kunden.
Die Struktur des Datenübertragungsblocks ist modular und die Struktur der Motive ist unabhängig von den Datenübertragungsraten der plesiochronen Signale der Gruppen konstant; dies gestattet es, in Sende- und Empfangsmitteln einer Funkstation unabhängig von der Datenübertragungsrate des Multiplexsignals, das den Datenübertragungsblock umfasst und der der ausgewählten Gruppe entspricht, die gleichen Schaltungen zu verwenden. Wie man in der späteren Beschreibung von bevorzugten Ausführungsformen der Erfindung sehen wird, sind diese Schaltungen nur in Abhängigkeit von der Datenübertragungsrate des Multiplexsignals programmierbar. Die Motive des Datenübertragungsblocks weisen eine individuelle, konstante Übertragungskapazität auf.
Häufig sind mehrere plesiochrone Signale mit der kleinsten Datenübertragungsrate für ein und dasselbe Endgerät bestimmt. Diese können daher in ein synchrones Signal gemultiplext werden. In diesem Fall wird der Quotient ersetzt durch den Quotienten der Division der Datenübertragungsrate jedes plesiochronen, digitalen Signals der ausgewählten Gruppe durch das Produkt der kleinsten Datenübertragungsrate der plesiochronen, digitalen Signale mit einer vorbestimmten ganzen Zahl, die gleich ist einem Bruchteil des ganzzahligen Teils des Quotienten der Division der Datenübertragungsrate von plesiochronen, digitalen Signalen, die gerade größer als die kleinste Datenübertragungsrate ist, durch die kleinste Datenübertragungsrate, wobei ein der ausgewählten Gruppe entsprechendes synchrones Signal mit der kleinsten Datenübertragungsrate aus der Synchronisierung und dem Multiplexen von plesiochronen, digita len Signalen mit der kleinsten Datenübertragungsrate resultiert, deren Zahl gleich der vorbestimmten ganzen Zahl ist, und wobei ein einziges Motiv in dem Datenübertragungsblock dem synchronen Signal mit der kleinsten Datenübertragungsrate zugewiesen wird.
In der Praxis, sind die zusätzlichen Bit auf ein Sperrwort, ein Feld konstanter Zuordnung, ein Feld mit variabler Zuordnung in Abhängigkeit von der Datenübertragungsrate eines Multiplexsignals, das den der ausgewählten Gruppe entsprechenden Datenübertragungsblock umfasst, und ein Fehlerkorrekturkodefeld verteilt, wobei die Felder jeweils vorbestimmte Längen aufweisen.
Das Feld konstanter Zuordnung umfasst zum Beispiel Datenübertragungsblock-Synchronisierungsbit und vorzugsweise Fehlerinformationssammel-Bit und/oder Gütebit.
Das Feld variabler Zuordnung kann Bit eines Zusatzpfads umfassen, dessen angebotene Datenübertragungsrate um so höher ist, je höher die Datenübertragungsrate des ausgewählten Multiplexsignals ist. Das Feld variabler Zuordnung kann ebenso Bit umfassen, die für eine vorbestimmte Anzahl von Telefon- und/oder Datenübertragungspfaden reserviert sind und die zahlenmäßig um so geringer sind, je höher die Datenübertragungsrate des Multiplexsignals ist. Das Feld variabler Zuordnung kann auch noch Bit umfassen, die einem Telefondienstpfad zugeordnet sind und deren Zahl um so geringer ist, je höher die Datenübertragungsrate des Multiplexsignals ist; das Feld konstanter Zuordnung umfasst dann ein Bit, das einen Anruf auf dem Telefondienstpfad signalisiert.
Die Erfindung betrifft ebenso ein Verfahren zum Ausbilden des oben definierten digitalen Datenübertragungsblocks. Es ist durch die folgenden Schritte gekennzeichnet: Zusammenstellen von Gruppen plesiochroner, digitaler Signale aus mehreren gegebenen plesiochronen, digitalen Signalen mit Datenübertragungsraten, die im Wesentlichen Vielfache voneinander sind, wobei die Summen der Datenübertragungsraten der plesiochronen, digitalen Signale in den Gruppen im Wesentlichen Vielfache voneinander sind, Auswählen einer der Gruppen von plesiochronen, digitalen Signalen, Synchronisieren der plesiochronen, digitalen Signale in der ausgewählten Gruppe in synchrone Signale, die Datenübertragungsraten aufweisen, die Vielfache voneinander sind, Zuweisen einer Anzahl von Motiven von vorbestimmter Struktur in dem Datenübertragungsblock zu jedem synchronen Signal, wobei die Anzahl gleich dem ganzzahligen Teil des Quotienten der Division der Datenübertragungsrate jedes synchronen Signals durch die kleinste Datenübertragungsrate der plesiochronen, digitalen Signale ist, und Ausbilden eines den Datenübertragungsblock umfassenden Multiplexsignals durch Einsetzen einer vorbestimmten Anzahl von Bit des jeweiligen synchronisierten Signals und einer vorbestimmten Anzahl von zusätzlichen Bit in jedes Motiv.
Die synchronen Signale werden durch das Zusammensetzen eines Datenübertragungsblocks erhalten, der aus einem Synchronisierungswort, Prüfangabebit und Bit des entsprechenden plesiochronen, digitalen Signals besteht, um die Datenübertragungsrate auf einen Bruchteil der höchsten Datenübertragungsrate der synchronen Signale zu erhöhen.
Gemäß einer Variante werden die Signale mit der kleinsten Datenübertragungsrate in Gruppen zu zweit synchronisiert und gemultiplext. In diesem Fall wird der Quotient ersetzt durch den Quotienten der Division der Datenübertragungsrate jedes plesiochronen, digitalen Signals der ausgewählten Gruppe durch das Produkt der kleinsten Datenübertragungsrate der plesiochronen, digitalen Signale mit einer vorbestimmten ganzen Zahl, die gleich einem Bruchteil des ganzzahligen Teils des Quotienten der Division der Datenübertragungsrate von plesiochronen, digitalen Signalen ist, die gerade größer als die kleinste Datenübertragungsrate ist. Der Schritt des Synchronisierens der plesiochronen, digitalen Signale mit der kleinsten Datenübertragungsrate wird ersetzt durch einen Schritt des Multiplexens und Synchronisierens der plesiochronen, digitalen Signale mit der kleinsten Datenübertragungsrate, deren Zahl gleich dem Quotienten der Division der Datenübertragungsrate jedes synchronen Signals durch das Produkt ist, in synchrone Signale, wenn die ausgewählte Gruppe plesiochrone, digitale Signale mit der kleinsten Datenübertragungsrate umfasst, deren Zahl zumindest gleich dem Quotienten ist.
Gemäß einem vorteilhaften Aspekt der Erfindung weist ein Sende- und Empfangsgerät für eine Funkstation einen modularen und programmierbaren Aspekt auf, um seine Herstellungskosten zu reduzieren. Das Verfahren umfasst insbesondere die folgenden Schritte:

– das Bereitstellen mehrerer modularer Synchronisationsmittel, um die plesiochronen, digitalen Signale zu synchronisieren, und
– das In-Betrieb-Setzen von Synchronisationsmitteln, deren Anzahl gleich den plesiochronen, digitalen Signalen der ausgewählten Gruppe ist und die in Abhängigkeit von deren Datenübertragungsraten programmiert sind.

Wenn das resultierende Signal über einen Übertragungsträger mit vorbestimmter Datenübertragungsrate übertragen werden soll, wie beispielsweise ein Übertragungskabel zwischen den Geräten einer Funkstation, ist die Datenübertragungsrate des Multiplexsignals höchstens gleich der konstanten Datenübertragungsrate in dem Übertragungsträger, und das Multiplexsignal wird mit einem Überabtastverhältnis zwischen der Datenübertragungsrate des Übertragungsträgers und der Datenübertragungsrate des Multiplexsignals überabgetastet, um ein überabgetastetes Signal mit der konstanten Datenübertragungsrate in dem Übertragungsträger unabhängig von der Datenübertragungsrate des Multiplexsignals und damit unabhängig von den Datenübertragungsraten der digitalen plesiochronen Signale der ausgewählten Gruppe zu übertragen.
In einer Funkstation, in der der Übertragungsträger, beispielsweise ein Kabel, ein Sende- und Empfangsgerät in der Basis der Funkstation mit einem Hochfrequenzsende- und -empfangsgerät der Funksta tion verbindet, umfasst das Verfahren in dem Hochfrequenzgerät einen Schritt des Unterabtastens des überabgetasteten Signals mit dem Inversen des Überabtastverhältnisses und den Schritt des Auswählens von Frequenzfiltern in Abhängigkeit von dem Überabtastverhältnis. Die Breite der Frequenzbänder der ausgewählten Filter nimmt mit der Datenübertragungsrate des Multiplexsignals zu.
Gemäß einem weiteren Aspekt des Verfahrens der Erfindung, umfasst das Einsetzen des Feldes zusätzlicher Bit in den Datenübertragungsblock das Einsetzen eines Datenübertragungsblock-Sperrwortes, eines Feldes konstanter Zuordnung, eines Feldes mit in Abhängigkeit von der Datenübertragungsrate des Multiplexsignals variabler Zuordnung und eines Fehlerkorrekturkodefeldes, wobei die Felder jeweils vorbestimmte Längen aufweisen.
Weitere Merkmale und Vorteile der vorliegenden Erfindung werden beim Studium der folgenden Beschreibung von mehreren bevorzugten Ausführungsformen der Erfindung deutlicher offenbar werden, die Bezug auf die folgenden beigefügten Zeichnungen Bezug nimmt:
1 ist ein schematisches Blockdiagramm einer einen erfindungsgemäßen Datenübertragungsblock aussendenden Funkstation;
2 ist ein schematisches Blockdiagramm einer Multiplexvorrichtung, die in einem Sende- und Empfangsgerät der Funkstation insbesondere für die Durchführung des erfindungsgemäßen Verfahrens zur Bildung eines Datenübertragungsblocks enthalten ist;
3 ist ein Signaldiagramm, das schematisch die Ausbildung von Synchronisierungs-Datenübertragungsblöcken für zwei digitale plesiochrone Signalen bei der gleichen nominellen Datenübertragungsrate und die Ausbildung eines erfindungsgemäßen modularen Datenübertragungsblocks in der Multiplexvorrichtung veranschaulicht;
die 4 bis 6 zeigen jeweils drei Synchronisierungs-Datenübertragungsblöcke für in der Multiplex vorrichtung erzeugte synchrone Signale mit unterschiedlichen Datenübertragungsraten;
7 zeigt einen durch die Multiplexvorrichtung erzeugten erfindungsgemäßen modularen Datenübertragungsblock;
die 8 bis 10 zeigen die Zusammensetzung von Feldern variabler Zuordnung für jeweils unterschiedliche Betriebsmodi der Multiplexvorrichtung; und
11 zeigt eine Struktur eines Datenübertragungsblocks eines Zusatzpfades in einem Multiplexsignal mit maximaler Datenübertragungsrate.
Bezug auf 1 nehmend, umfasst eine Funkverbindungsstation im Wesentlichen ein Stationssende- und -empfangsgerät ETR, das im Allgemeinen im Innern eines Gebäudes installiert ist, und ein Hochfrequenzsende- und -empfangsgerät ERA, das sich entweder auf dem Dach des Gebäudes oder auf einem Mast in der Nähe des Gebäudes befindet. Die Geräte sind durch ein Koaxialkabel CA zur bidirektionalen Übertragung verbunden, das eine Länge aufweist, die mehrere Dutzend Meter erreichen kann.
Das erste Gerät ETR zeitmultiplext digitale, plesiochrone Signalkomponenten SC1, SC2, SC3, die zum Beispiel das Telefonnetz durchquert haben, in ein Multiplexsignal mit einem erfindungsgemäßen modularen Datenübertragungsblock, das in dem Kabel CA mit konstanter Datenübertragungsrate zu übertragen ist. Das zweite Gerät ERA erzeugt ein Hochfrequenzsignal mit einigen Gigahertz, das durch das von dem Gerät ETR kommende resultierende Signal moduliert wird, um es über eine Antenne AN auszusenden. Die Geräte ETR und ERA sorgen ebenso für den Empfang eines Hochfrequenzsignals, das einen erfindungsgemäßen modularen Datenübertragungsblock enthält, und für dessen Demultiplexen in plesiochrone, digitale Signale.
Gemäß der in 1 dargestellten Ausführung umfasst das erste Gerät ETR im Wesentlichen eine digitale Multiplexvorrichtung MUX und eine digitale Demultiplex vorrichtung DMUX, eine Schnittstelle IC1 zum Kabel CA und eine Mikroprozessorsteuereinheit UC mit Tastatur. Das zweite Gerät ERA umfasst im Wesentlichen eine Schnittstelle IC2, eine Hochfrequenzmodulations- und -sendeeinheit CEM, eine Unterabtastungsschaltung SOE zwischen dem Ausgang des Schnittstelle IC2 und einem programmierbaren, digitalen Sendefilter FIE, das der Schaltung CEM vorangeht, eine Hochfrequenzempfangsschaltung CRE, einen Duplexer DU zwischen den Schaltungen CME und CRE und einer Antenne AN, eine Überabtastungsschaltung SUE zwischen einer Demodulationsschaltung und einem digitalen Filter FIR, das der Schaltung CRE und der Schnittstelle IC2 folgt, sowie einen Mikrocontroller MC. Wie man in der folgenden Beschreibung sieht, konzentrieren sich die durch die Erfindung herbeigeführten Modifikationen im Wesentlichen auf die digitalen Multiplex- und Demultiplexvorrichtungen MUX und DMUX und in geringerem Maß auf das Funkgerät ERA auf Höhe der Schaltungseinheiten SOE-CEM und CRE-SUE.
Die folgende Beschreibung präsentiert im Detail den Aufbau eines erfindungsgemäßen digitalen Datenübertragungsblocks in der Multiplexvorrichtung MUX in Abhängigkeit von digitalen Werten für die Datenübertragungsrate, die Dauer, die Frequenz und die in der Zahl von Bit ausgedrückte Länge, die im Sinne von Beispielen angegeben werden.
In dem Sende- und Empfangsgerät ETR in der Basis der Funkverbindungsstation kann die Multiplexvorrichtung MUX plesiochrone, digitale Signalkomponenten SC1, SC2, SC3 mit normierten Datenübertragungsraten DE1 = 2,048 MBit/s, DE2 = 8,448 MBit/s und DE3 = 34,368 MBit/s empfangen, das heißt mit Datenübertragungsraten, die im Wesentlichen ganzzahlige Vielfache voneinander sind, da DE3 ≈ 4.DE2 und DE2 ≈ 4.DE1. Die Datenübertragungsrate DC in dem Kabel CA ist konstant und gleich 41,732 MBit/s; dies bedingt, wie man im Folgenden sehen wird, dass die Summe der Datenübertragungsraten der zu multiplexenden, plesiochronen Signale, die in das Gerät ETR eintreten, kleiner oder gleich der maximalen eintretenden Datenübertragungsrate DE3 = 34,368 MBit/s ist.
Die Struktur des in dem Kabel CA übertragenen erfindungsgemäßen Datenübertragungsblocks ist vier Betriebsmodi M0 bis M3 gemeinsam, die jeweils Zahlen von plesiochronen Signalen bei der kleinsten Datenübertragungsrate von 2,048 MBit/s entsprechen, die gleich den vier ersten Potenzen von 2 sind. Den Betriebsmodi entsprechen jeweils Gruppen plesiochroner Signale in der nachstehenden Tabelle 1:
TABELLE 1
Somit werden im Minimum zwei Multiplexsignale SC1 mit 2,048 MBit/s oder ein Signal SC2 mit 8,448 MBit/s oder ein Signal SC3 mit 34,368 MBit/s übertragen und im Maximum werden sechzehn Signale SC1 mit 2,048 MBit/s oder vier Signale SC2 mit 8,448 MBit/s gemultiplext und übertragen. Die Multiplexvorrichtung umfasst somit höchstens sechzehn Eingänge für Signale SC1, vier Eingänge für Signale SC2 und einen Eingang für ein Signal SC3.
Alternativ kann in Tabelle 1 die kleinste Datenübertragungsrate der plesiochronen Signale 4,096 MBit/s anstatt von 2,048 MBit/s betragen.
Die Summen der Datenübertragungsraten der plesiochronen Signale der Gruppen, das heißt die Produkte der jeweiligen ganzen Zahlen mit der kleinsten, die Betriebsmodi definierenden Datenübertragungsrate der plesiochronen Signale, sind allgemein Vielfach voneinander.
Wie in 2 gezeigt ist, umfasst die digitale Multiplexvorrichtung MUX im Wesentlichen Schaltungen zur Dekodierung und Taktwiederherstellung CDR, eine Gruppenauswahlschaltung CSG, Synchronisierungsschaltungen CSY, eine Multiplexschaltung zum Ausbilden eines Funk-Datenübertragungsblocks FTH und eine Überabtastschaltung SUR.
Die Schaltungen zur Dekodierung und Taktwiederherstellung CDR konvertieren jeweils die plesiochronen Signale SC1, SC2, SC3 in Leitungskode in eintretende, binäre, plesiochrone Signale SE1 bis SE3 und stellen Taktsignale wieder her, die den Datenübertragungsraten dieser Signale entsprechen. Der Leitungskode ist zum Beispiel ein bipolarer Kode, wie beispielsweise der Kode HDB3. Die wiederhergestellten Taktsignale entsprechen den reellen Datenübertragungsraten der plesiochronen Signale und variieren wegen der Unabhängigkeit der anfänglichen Taktungen der plesiochronen Signale in spezifischen Grenzen beiderseits der nominellen Datenübertragungsraten DE1 = 2,048 MBit/s, DE2 = 8,448 MBit/s und DE3 = 34,368 MBit/s.
Die Multiplexvorrichtung MUX umfasst somit 16 + 4 + 1 = 21 Schaltungen zur Dekodierung und Taktwiederherstellung, denen jeweils 21 Synchronisierungsschaltungen entsprechen.
Die Gruppenauswahlschaltung CSG umfasst ebenso viele Schaltungen ET wie Schaltungen CDR oder CSY, um eine Gruppe von eintretenden digitalen plesiochronen Signalen SE1, SE2, SE3 aus den in der Tabelle 1 definierten Gruppen auszuwählen. Die Gruppenauswahl wird durch die Steuereinheit UC in Abhängigkeit von den durch die Tastatur erfassten Eigenschaften der ausgewählten Gruppe und des ausgewählten Modus Mk gesteuert, wobei k eine ganze Zahl zwischen 0 und 3 ist. Die eintretenden plesiochronen Signale der ausgewählten Gruppe mit den entsprechenden Taktsignalen werden durch die Schaltung CSG hindurch nur an die entsprechenden Synchronisierungsschaltungen angelegt.
In den Synchronisierungsschaltungen SSY werden die eintretenden plesiochronen Signale SE1, SE2, SE3 in synchrone Signale SY1, SY2, SY3 synchronisiert, die jeweils Datenübertragungsraten DY1, DY2, DY3 aufweisen, die im Wesentlichen größer als die nominellen Datenübertragungsraten DE1, DE2, DE3 sind.
Alle Synchronisierungsschaltungen CSY1, CSY2 und CSY3 weisen eine identische Struktur auf und ihre Funktionsweisen unterscheiden sich nur in der Programmierung von Frequenzteilern durch die Steuereinheit UC, um in jeder Schaltung Taktsignale an die nominelle Datenübertragungsrate DE1, DE2, DE3 des jeweiligen eintretenden plesiochronen Signals SC1, SC2, SC3 anzupassen. Die Synchronisierungsschaltungen sind folglich austauschbar und die Zahl der in Betrieb befindlichen wird von den Erfordernissen bestimmt, das heißt der Zahl der eintretenden plesiochronen Signale. In der Praxis bildet eine Synchronisierungsschaltung CSY1, CSY2, CSY3 mit einer Schaltung zur Dekodierung und Taktwiederherstellung CDR und einer Schaltung ET der Gruppenauswahlschaltung CSG ein Modul. Dieser modulare Charakter der Multiplexvorrichtung MUX trägt merklich zu einer Reduktion der Fertigungskosten des ersten Geräts ETR bei.
Die Synchronisierung der eintretenden plesiochronen Signale erfolgt durch positive Prüfung und Phasenvergleich mit adäquaten Taktsignalen, die durch einen gemeinsamen Taktgeber BT erzeugt werden.
Wie in 3 gezeigt ist, hängt die Datenübertragungsrate DY1, DY2, DY3 des in der entsprechenden Synchronisierungsschaltung CSY1, CSY2, CSY3 erzeugten synchronen Signals SY1, SY2, SY3 einerseits von dem systematischen Einsetzen von Bit eines Synchronisationsworts MS und von Prüfangabebit IJ in einer durch den Datenübertragungsblock des synchronen Signals vorbestimmter Zahl und andererseits von einem Einsetzen von Bit einer positiven Prüfung BJ ab, um den Unterschied zwischen der höheren, konstanten Datenübertragungsrate des synchronen Signals und der Datenübertragungsrate jedes eintretenden Signals auszugleichen. In 3 ist angenommen, dass die zwei plesiochronen Signale SEa und SEb mit gleicher nomineller Datenübertragungsrate DE in zwei synchrone Signale SYa und SYb mit einer Datenübertragungsrate DY zu synchronisieren sind, deren Datenübertragungsblöcke relativ zu einander phasenverschoben sein können und dann durch Motive MTa, MTb in einen erfindungsgemäßen modularen Datenübertragungsblock zu multiplexen sind, der weiter unten beschrieben wird. Jeder Datenübertragungsblock eines synchronen Signals ist in mehrere, im Allgemeinen zwischen 3 und 6, Sektoren unterteilt, wobei die Sektoren eine vorbestimmte Länge aufweisen. Im Folgenden werden die Längen von Datenübertragungsblock und Sektor und Wort in Bit ausgedrückt.
Jeder Sektor umfasst einen Kopf, der das Synchronisationswort MS und ein Prüfangabebit IJ für das einzelne plesiochrone Signal oder zwei oder mehrere Prüfangabebit beinhaltet, die Bit für Bit gemultiplexten plesiochronen Signalen bei der gleichen Datenübertragungsrate entsprechen, wie beispielsweise zwei Signale SE1 gemäß der in 2 dargestellten Ausführung. Der erste Sektor des Datenübertragungsblocks umfasst nach dem Kopf ein Prüfbit BJ, das mit dem betreffenden eintretenden plesiochronen Signal verknüpft ist. Die anderen Bit in jedem der Sektoren sind Nutzinformations-Bit des eintretenden plesiochronen Signals.
Gemäß der in 2 dargestellten Ausführungsform resultiert ein synchronisiertes Signal SY1 mit der Datenübertragungsrate DY1 = 4,347 MBit/s aus der Synchronisierung von zwei eintretenden plesiochronen Signalen mit der nominellen Datenübertragungsrate DE1 = 2,048 MBit/s durch zwei Synchronisierungsschaltungen CSY1 und einen Multiplexer MX, ein synchrones Signals SY2 mit einer Datenübertragungsrate DY2 = 8,694 MBit/s resultiert aus der Synchronisierung eines einzelnen eintretenden plesiochronen Signals mit der nominellen Datenübertragungsrate DE2 = 8,448 MBit/s durch eine Synchronisierungsschaltung CSY2 und ein synchrones Signal SY3 mit der Datenübertragungsrate DY3 = 34,777 MBit/s resultiert aus der Synchronisierung eines einzelnen eintretenden plesiochronen Signals mit der nominellen Datenübertragungsrate DE3 = 34,368 MBit/s durch eine Synchronisierungsschaltung CSY3. Die synchronen Signale SY1, SY2 und SY3, die den Betriebsmodi M0, M1 beziehungsweise M3 entsprechen, weisen Datenübertragungsraten auf, die Bruchteile der größten Datenübertragungsrate des synchronen Signals DY3 sind, da DY1 = DY3/8 und DY2 = DY3/4, wobei die Datenübertragungsrate eines synchronen Signals, das dem Modus M1 entspricht, sich ableitet, indem zum Beispiel zwei synchrone Signale SY2 oder vier synchrone Signale SY1 gemultiplext werden, das heißt eine Datenübertragungsrate von 2.DY2 = 4.DY1 = DY3/2 vorliegt. Wenn die Datenübertragungsraten unterschiedlich sind, aber ganzzahlige Bruchteile voneinander sind, gestatten synchrone Signale es, Datenübertragungsblock-Motive zu bilden, die eine in der Schaltung FTH erstellte Struktur aufweisen, wie man im Folgenden sehen wird, die allen Multiplexsignalen SM0 bis SM3 gemeinsam ist, die durch Multiplexen der Art M × 2,048 MBit/s oder P × 8,448 MBit/s oder M × 2,048 + P × 8,448 MBit/s hervorgehen, wobei M und P ganze Zahlen kleiner oder gleich 16 und 4 sind. Insbesondere die Multiplexsignale SM1, SM2 und SM3 resultieren aus dem Multiplexen von Signalen, die zu Gruppen der Art 4(2^k–1 – P).DE1 + P.DE2 gehören, wobei P eine ganze Zahl ist, die zwischen 0 und 2^k–1 ≤ 4 liegt, mit k = 1, 2 oder 3.
Die 4 bis 6 zeigen jeweils Synchronisierungs-Datenübertragungsblöcke TSY1, TSY2 beziehungswei se TSY3 für die synchronen Signale SY1, SY2 beziehungsweise SY3.
In Bezug auf 4, werden zwei eintretende plesiochrone Signale SE1 mit DE1 = 2,048 MBit/s durch positive Prüfung mittels zwei Prüfbit BJ, die in dem ersten Sektor des entsprechenden Datenübertragungsblocks TSY1 liegen, in zwei Synchronisierungsschaltungen CSY1 synchronisiert und Bit für Bit in einem Multiplexer MX gemultiplext. Die Eigenschaften des Datenübertragungsblocks TSY1 mit drei Sektoren sind in der nachstehenden Tabelle 2 angegeben.
TABELLE 2
Eine Synchronisierungsschaltung CSY2 verarbeitet ein eintretendes plesiochrones Signal SE2 mit 8,448 MBit/s gemäß einem Verfahren mit positiver Prüfung und erzeugt ein synchronisiertes Signal SY2 mit einem in 5 gezeigten Datenübertragungsblock TSY2. Die Eigenschaften des Datenübertragungsblocks TSY2 mit fünf Sektoren sind in der nachstehenden Tabelle 3 angegeben.
TABELLE 3
Eine Schaltung CSY3 verarbeitet ein eintretendes plesiochrones Signal mit 34,368 MBit/s gemäß einem Verfahren mit positiver Prüfung und erzeugt ein synchronisiertes Signal SY3 mit einem in 6 gezeigten Da tenübertragungsblock TSY3. Der Datenübertragungsblock TSY3 umfasst nur ein einziges Bit eines Multi-Datenübertragungsblock-Synchronisierungsworts mit 10 Bit, das in dem ersten der sechs Sektoren des Datenübertragungsblocks enthalten ist. Ein Multi-Datenübertragungsblock umfasst somit 10 Datenübertragungsblöcke. Die Eigenschaften des Datenübertragungsblocks TSY3 sind in der nachstehenden Tabelle 4 angegeben.
TABELLE 4
Von neuem Bezug auf die 2 und 3 nehmend, wird jedes der synchronen Signale SY1, SY2, SY3, das den plesiochronen Signalen der in der Schaltung CSG ausgewählten Gruppe entspricht, an die Schaltung zum Multiplexen und zur Ausbildung eines modularen Datenübertragungsblocks angelegt, damit es in eines oder mehrere Elementarmotive eingeschlossen wird. Jedes Elementarmotiv ist konform mit der Empfehlung für einen MPEG2-Datenübertragungsblock und besitzt unabhängig von der ausgewählten Gruppe und der Datenübertragungsrate des Multiplexsignals SMk eine Länge von 1632 Bit. Einem Elementarmotiv ist ein synchrones Signal SY1 mit der kleinsten Datenübertragungsrate DY1 = 4,347 MBit/s zugewiesen, wenn das Signal SY1 der ausgewählten Gruppe angehört; oder auch das Äquivalent eines Signals SY1 in einem synchronen Signal SY2 mit DY2 = 8,694 MBit/s, das heißt die Hälfte des Signals SY2; oder auch das Äquivalent eines Signals SY1 in einem synchronen Signal SY3 mit DY3 = 34,777 MBit/s, das heißt ein Achtel des synchronisierten Signals SY3 mit DY3 = 34,777 MBit/s.
Wie in 7 gezeigt ist, ist ein Elementarmotiv in zwei Sektoren mit 816 Bit unterteilt, die jeweils 680 von einem synchronen Signal SY1, SY2, SY3 stammende Nutzinformationsbit und 136 Zusatzbit umfassen. In dem ersten Sektor sind die Zusatzbit auf ein Datenübertragungsblock-Sperrwort MVT mit 8 Bit am Beginn des Sektors und in ein Feld variabler Zuordnung AV mit 120 Bit und ein Feldes konstanter Zuordnung mit 8 Bit am Ende des ersten Sektors verteilt. Im zweiten Motivsektor sind Zusatzbit in 8 Bit des Feldes konstanter Zuordnung am Beginn des Sektors und in ein Fehlerkorrekturkodefeld CCE mit 128 Bit, zum Beispiel ein Reed-Solomon-Kode, am Ende des Sektors verteilt.
In jedem Sektor sind 680 Plätze durch Bit eines einzelnen synchronen Signals belegt, die äquivalent zu denjenigen der zwei eintretenden plesiochronen Signale mit der niedrigen Datenübertragungsrate von 2,048 MBit/s sind. Da ein Elementarmotiv einem synchronisierten Signal SY1 mit Datenübertragungsrate DY1 zuweisbar ist, werden zwei Motive einem synchronen Signal SY2 mit Datenübertragungsrate DY2 = 2 × DY1 zugeordnet und acht Motive werden einem synchronen Signals SY3 mit der Datenübertragungsrate DY3 = 8 × DY1 zugeordnet. Ein einzelnes periodisches Motiv ist in dem Multiplexsignal SM0 enthalten, wenn der Betriebsmodus M0 ausgewählt ist, das heißt, wenn zwei plesiochrone Signale mit DE1 = 2,048 MBit/s ausgewählt sind, und acht periodische Motive sind in dem Multiplexsignal SM3 enthalten, wenn der Betriebsmodus M3 ausgewählt ist, das heißt, wenn insbesondere das eintretende Signal mit DE3 = 34,368 MBit/s ausgewählt ist.
Ein erfindungsgemäßer Funk-Datenübertragungsblock umfasst somit 2^k Elementarmotive, wenn der Betriebsmodus Mk ausgewählt ist, um ein Multiplexsignal SMk mit Datenübertragungsrate DRk zu erzeugen, mit 0 ≤ k ≤ 3. Die Datenübertragungsblockfrequenz ist konstant und gleich DY1/1360 = DY3/(1360 × 8) = 3,196 kHz, während die Dauer eines Elementarmotivs um die Hälfte von einem Multiplexsignal SMk zum folgenden SM(k + 1) abnimmt.
Die Modularität des erfindungsgemäßen Datenübertragungsblocks ist mit der Modularität der Synchronisierungsschaltungen CSY1, CSY2 und CSY3 verbunden: die Struktur eines Motivs ist konstant wie diejenige der Synchronisierungsschaltungen, und die Zahl von Motiven in dem Datenübertragungsblock mit konstanter Dauer und die Zahl von in Betrieb befindlichen Synchronisierungsschaltungen werden in Abhängigkeit von der Zahl und den Datenübertragungsraten der zu multiplexenden eintretenden plesiochronen Signale bestimmt.
Ein erfindungsgemäßer modularer Datenübertragungsblock besteht somit:

– im Modus M0, 2⁰ = 1, aus einem einzigen Motiv MT1 für ein Signal SY2, das aus dem Multiplexen von zwei Signalen SE1 mit DE1 = 2,048 MBit/s resultiert;
– im Modus M1, 2¹ = 2 = ganzzahliger Teil von DE2/(2.DE1), aus Motiven MT1 und MT2, zugeordnet jeweils zu zwei Signalpaaren SE1 mit DE1 = 2,048 MBit/s, das heißt zu zwei synchronen Signalen SY1, oder auch zu einem Signal SE2 mit DE2 = 8,448 MBit/s;
– im Modus M2, 2² = 4 = ganzzahliger Teil von 2.DE2/(2.DE1), aus Motiven, zugeordnet jeweils zu vier Signalpaaren SE1 mit DE1 = 2,048 MBit/s, das heißt zu vier synchronen Signalen SY1; oder zu zwei Signalpaaren SE1 und einem Signal SE2 mit DE2 = 8,448 MBit/s; oder zu zwei Signalen SE2;
– im Modus M3, 2³ = 8 = ganzzahliger Teil von DE3/(2.DE1), aus Motiven, zugeordnet jeweils zu 8 Signalpaaren SE1 mit DE1 = 2,048 MBit/s, das heißt zu acht synchronen Signalen SY1; oder 6 Motiven zu 6 Signalpaaren SE1 und 2 Motiven zu einem Signal SE2; oder 4 Motiven zu 4 Signalpaaren SE1 und zwei Motivpaaren zu zwei Signalen SE2; oder 2 Motiven zu 2 Signalpaaren SE1 und drei Motivpaaren zu drei Signalen SE2; oder 4 Motivpaaren zu 4 Signalen SE2; oder 8 Motiven zu Signal SE3 mit DE3 = 34,368 MBit/s.

Die Multiplexsignale SM0 bis SM3 weisen Datenübertragungsraten DM0 = 5,216 MBit/s, DM1 = 10,433 MBit/s, DM2 = 20,866 MBit/s und DM3 = 41,732 MBit/s, die um ein konstantes Verhältnis RC = 1632/1360 = 1,2 relativ zu den entsprechenden Datenübertragungsraten der synchronen Signale SY1, SY2, 2 SY2 und SY3 erhöht sind. Die größte Datenübertragungsrate DM3 der Multiplexsignal-Datenübertragungsraten von SM0 bis SM3 ist gleich der konstanten Datenübertragungsrate DC = 41,732 MBit/s in dem Übertragungskabel CA.
Unabhängig von dem durch die Schaltung zur Ausbildung eines Datenübertragungsblocks FTH erzeugten Multiplexsignal SMk besitzt der Datenübertragungsblock des jeweiligen Multiplexsignals die in 7 gezeigte, gemeinsame Struktur von Funk-Datenübertragungsblöcken. Die Breite eines Bit in dem Funk-Datenübertragungsblock ist eine Funktion der Datenübertragungsrate des Multiplexsignals SMk. Diese Bitbreitenunterschiede zwischen den Signalen SMk werden in der Überabtastschaltung SUR kompensiert, die das Signal SRk mit einem Abtastverhältnis 2^3–k gleich DC/DM0 = 8 für den Modus M0, DC/DM1 = 4 für den Modus M1, DC/DM2 = 2 für den Modus M2 oder DC/DM3 = 1 für den Modus M3 überabtastet, damit die Datenübertragungsrate des Signals am Ausgang des Geräts ETR immer gleich der konstanten Datenübertragungsrate DC = 41,732 MBit/s ist. Wie in 1 gezeigt ist, ist der Ausgang des Geräts ETR derjenige der Kabelschnittstelle IC1, der das resultierende überabgetastete Signal SSURk zum Beispiel in bipolarem Kode HDB3 kodiert und es an die Eigenschaften des Kabels CA anpasst. Ein Bit des Signals SR0, SR1 oder SR2 wird somit nacheinander 8, 4 oder 2 Mal in dem Signal SSUR0, SSUR1 oder SSUR2 mit der Datenübertragungsrate DC wiederholt.
272 zusätzliche Bit BS in jedem Datenübertragungsblock-Motiv sind auf ein Datenübertragungsblock-Sperrwort mit 8 Bit, ein Feld variabler Zuordnung AV mit 120 Bit, ein Feld konstanter Zuordnung AC mit 16 Bit und ein Fehlerkorrekturkodefeld CCE mit 128 Bit verteilt. Die Felder AV und AC gewährleisten eine Mindestübertragungskapazität, die in Abhängigkeit von der Datenübertragungsrate des Multiplexsignals SMk für Zusatzübertragungspfade variabel ist, und eine identische Nutzung unabhängig von dem ausgewählten Modus und folglich die Zahl 2^k von Datenübertragungsblock-Motiven. In Abhängigkeit von der Natur eines Zusatzpfads ist die Zahl von Bit, die für ihn reserviert sind, somit variabel oder konstant.
Das in 7 gezeigte Feld konstanter Zuordnung AC umfasst ein Anrufbit des Telefondienstpfads AVdS, vier Fehlerinformationsbit E1 bis E4, drei freie Bit CL1 bis CL3, vier Datenübertragungsblock-Synchronisierungsbit SYT1 bis SYT4 und vier Gütebit Q.
Das Bit AVdS mit vorbestimmtem Zustand signalisiert die Nutzung eines Telefondienstpfads VdS, das heißt eine im Aufbau befindliche oder aufgebaute Verbindung in dem Telefondienstpfad VdS, deren Nutzfeld in dem Feld variabler Zuordnung AV beinhaltet ist und eine Breite umgekehrt proportional zu der Datenübertragungsrate des resultierenden Signals SMk aufweist. Der Pfad VdS sorgt für die Übertragung der Anrufe zwischen den Sende- und Empfangsgeräten ETR von zwei in Verbindung stehenden, erfindungsgemäßen Funkstationen und vorzugsweise für die Übertragung von Anrufen zwischen dem betreffenden Gerät ETR, das im Inneren des Gebäudes installiert ist, und dem Hochfrequenzsende- und -empfangsgerät ERA, das mehrere Hundert Meter beabstandet ist. Über den Telefondienstpfad wird eine Telefonverbindung zum Beispiel durch Instandhaltungspersonal ohne irgendein anderes Zwischenübertragungssystem hergestellt.
Die Bit E1 bis E4 sind für das Sammeln von Fehlerinformationen reserviert, die durch eine Fehlerkorrekturschaltung geliefert werden, die in der Schaltung CRE des Geräts ERA enthalten ist. Diese Bit sind lokale Informationen und kennzeichnen ein Motiv, das korrigierte oder nicht korrigierte Fehlern umfasst, und werden in das nachfolgende Motiv eingefügt. Die Bit E1 bis E4 werden beim Empfang in dem Gerät ETR der Funkstation verarbeitet, um die Fehlerrate in der entsprechenden Übertragungsrichtung der Funkverbindung zu schätzen. Die Bit E1 bis E4 geben zum Beispiel an, dass ein fehlerhaftes Byte erfasst und korrigiert wurde und dass ein Motiv eine Anzahl von fehlerhaften Bytes umfasst, die größer als die Korrekturkapazität des Reed-Solomon-Kodes ist, das heißt zumindest 9 Bytes, und dass diese Bytes folglich nicht korrigiert sind. Wenn die Funkverbindung zwei Übertragungskanäle umfasst, die als Ersatz für einander funktionieren, werden jedem Übertragungskanal Paare von Bit E1–E2 und E3–E4 zugeordnet.
Die drei Bit CL1 bis CL3 bleiben frei, um neuen Diensten zugeordnet zu werden.
Die vier Bit SYT1 bis SYT4 in jedem Motiv sind für die Synchronisierung des modularen Funk-Datenübertragungsblocks reserviert. Diese Bit komplettieren das Sperrwort MVT jedes Motivs und tragen zur Synchronisierung eines "Multi-Datenübertragungsblocks" von Motiven bei, der tatsächlich mit dem modularen Datenübertragungsblock verschmolzen ist.
Die vier Bit Q in dem zweiten Feld konstanter Zuordnung RC sind dem Sammeln von Informationen zugeordnet, die notwendig sind für die Erstellung von Qualitätskriterien für die Verbindung zwischen den Geräten der Funkstationen. Diese Bit tragen die folgenden Informationen:

– ein Fehlerbit DEF, um einen Synchronisierungsverlust in dem vorhergehenden Motiv anzuzeigen;
– zwei Anomaliebit AN1 und AN2, um eine Kodeverletzung in dem Kabel CA beziehungsweise eine Mindestzahl von fehlerhaften Bytes in dem vorhergehenden Motiv anzuzeigen;
– ein Bit für die Rückkehr eines fehlerhaften Blocks RBE, das der der Senderichtung der lokalen Station entgegengesetzten Empfangsrichtung entspricht und den Empfang eines Datenübertragungsblocks anzeigt, der eine Angabe über einen nicht korrigiertes Motiv oder ein Motiv mit zumindest einer Kodeverletzung trägt, entweder beim Empfang eines Datenübertragungsblocks, der eine Angabe über einen entfernten Synchronisierungsverlust eines Datenübertragungsblocks trägt, oder beim lokalen Erfassen eines Synchronisierungsverlusts eines Datenübertragungsblocks.

All diese Daten werden in das Motiv oder den Datenübertragungsblock eingefügt, das oder der demjenigen folgt, in dem das entsprechende Ereignis vorkommt.
Die 8, 9 und 10 veranschaulichen die Zuordnung der Bit des Feldes variabler Zuordnung AV mit 120 Bit in einem Motiv in Abhängigkeit vom Modus M0, vom Modus M1 beziehungsweise vom Modus M2 oder M3.
Am Beginn des Feldes AV werden 24 Bit im Modus M0 oder 72 Bit im Modus M2 oder 96 Bit im Modus M2 oder M3 jeweils für einen Zusatzpfad VAux reserviert, der in einer Schaltung zur Ausbildung von Zusatzpfaden MFVA (2), die mit der Schaltung FTH verbunden ist, in Abhängigkeit von dem unter der Steuerung der Einheit UC ausgewählten Betriebsmodus verarbeitet wird. Die die Zusatzpfade betreffenden Daten werden in Form eines seriellen Signals übertragen, das von einem entsprechenden Taktsignal und einer Datenübertragungsblock-Synchronisierungsinformation begleitet wird. Die folgende Tabelle 5 gibt ein Beispiel für die Verteilung von Bit und von Datenübertragungsraten für die Zusatzpfade an. In Abhängigkeit von seiner Nutzung, kann das Zusatzpfadsignal in einen Zusatzdatenübertragungsblock formatiert werden, dessen Struktur durch den Funk-Datenübertragungsblock selbst nicht vorbestimmt ist, sondern nur von der ins Auge gefassten Anwendung in den Grenzen der Eigenschaften der Tabelle 5 abhängt.
TABELLE 5
Gemäß Tabelle 5 wird die dem Zusatzpfad angebotene maximale Datenübertragungsrate auf die Datenübertragungsrate des jeweiligen resultierenden Signals in der Schaltung MFVA erhöht und ist gleich dem Produkt der Frequenz des Funk-Datenübertragungsblocks des jeweiligen resultierenden Signals mit der Zahl für den Zusatzpfad verfügbarer Bit.
Die nachstehend vorgestellten Anwendungen beruhen nur auf der Übertragungskapazität des Zusatzpfads und werden nur im Sinne von keinerlei Einschränkung darstellenden Beispielen angegeben.
Im Modus M0 überträgt der Zusatzpfad VAux ein asynchrones Signal mit 9600 Bit/s oder ein Signal mit 64 kBit/s.
Im Modus M1 befördert der Pfad VAux ein Signal mit 256 kBit/s oder zumindest vier Signale mit 64 kBit/s. Im Modus M2 ist die dem Zusatzpfad VAux angebotene Datenübertragungsrate hier deutlich höher als in den vorhergehenden Modi und gestattet es, bis zu vier Signale mit 256 kBit/s zu übertragen.
Im Modus M3 ist die dem Zusatzpfad VAux angebotene Datenübertragungsrate noch höher. Sie kann dafür verwendet werden, ein Signal mit 2,048 MBit/s sowie ein Signal mit 256 kBit/s oder vier Signale mit 64 kBit/s zu übertragen. In 11 ist eine in drei Sektoren mit 32 Bit geteilte Datenübertragungsblockstruktur gezeigt. Gemäß diesem Beispiel werden die vier ersten Bit jedes Sektors jeweils vier Signalen mit 64 kBit/s oder dem Signal mit 256 kBit/s zugeordnet.
Unabhängig von dem betreffenden Modus werden die digitalen Signale in der Schaltung MFVA verarbeitet, indem ihre Datenübertragungsraten in Abhängigkeit von den Eigenschaften des Zusatzpfads erhöht werden. Die asynchronen Signale mit typischerweise 4800 bis 19200 Bit/s werden durch Überabtastung mit zumindest dem 5-fachen ihrer nominellen Datenübertragungsrate übertragen. Die Pfade mit 64 kBit/s oder 256 kBit/s werden in Paketen übertragen. Der Pfad mit 2048 kBit/s, der nur im Modus M3 (16 × 2 MBit/s) übertragbar ist, wird wie ein eintretendes plesiochrones Signal verarbeitet. Er wird in den Zusatzdatenübertragungsblock nach der Synchronisierung auf dessen Taktsignal durch positive Prüfung eingesetzt.
Immer noch Bezug auf die 8 bis 10 nehmend, umfasst das Feld variabler Zuordnung AV in dem Funk-Datenübertragungsblock 32, 16 oder 8 Bit im Modus M0, M1, M2, oder M3, die für einen Telefonnetzdienstpfad VdSR mit 64 kBit/s reserviert sind. Es werden dann 4, 2 oder 1 Bit einem Pfad DIA für den Dialog zwischen der Steuereinheit UC in dem Gerät ETR und dem Mikrocontroller MC in dem Gerät ERA zugeordnet. Der Dialog umfasst in der Senderichtung von ETR nach ERA, den "Aufstieg" von Fernsteuerkommandos, wie beispielsweise einen Gruppenwechsel von plesiochronen Signalen und Eigenschaften bezüglich der ausgewählten Gruppe, die Leistungsregelung, und in der Empfangsrichtung von ERA nach ETR den "Abstieg" von Zustands- oder Fehlerangaben, wie beispielsweise einen Gruppenwechsel, Warnungen, einen Schaltzustand, den Pegel des empfangenen elektromagnetischen Feldes.
Schließlich werden 12, 6 oder 3 Bit dem Telefondienstpfad VdS zugewiesen, um eine Audioverbindung zwischen den zwei Stationen der Funkverbindung oder zwischen den Geräten ETR und ERA in der Funkstation herzustellen. Die zugehörigen Anrufe werden durch die Bit AVdS signalisiert.
Maximal 12, 6 oder 3 Bit werden dann jedem der zwei digitalen Datenpfade DN1 und DN2 in dem Feld AV angeboten. Jeder Pfad DN1, DN2 überträgt durch Überabtastung zum Beispiel ein asynchrones Signal mit 9600 Bit/s.
Schließlich werden 8, 4 oder 2 und 16, 8 oder 4 Bit jeweils für zwei Pfade zur longitudinalen Fernüberwachung TSL1 und TSL2 reserviert, die für einen Dialog zwischen Geräten in ein und derselben Verbindung sorgen. Der Pfad TSL1 wird für die Verwaltung der Funkverbindung von Punkt zu Punkt genutzt, und der Pfad TSL2 wird im Rahmen der Netzverwaltung verwendet.
Von neuem Bezug auf 1 nehmend, wird das überabgetastete, kodierte Signal SSURk mit 41,732 MBit/s, das durch die Kabelschnittstelle IC1 in dem Koaxialkabel CA übertragen wird, in der Kabelschnittstelle IC2 des Hochfrequenzgeräts ERA dekodiert. Die Unterabtastschaltung SOE erfasst jede Gruppe von aufeinander folgenden identischen 2^3–k Bit in dem überabgetasteten, dekodierten Signal, das heißt jede Gruppe von 1, 2, 4 oder 8 Bit für den Betriebsmodus M3, M2, M1 oder M0, um dem Mikrocontroller MC das Überabtastverhältnis 2^3–k zu signalisieren und auf diese Weise das durch das Kabel CA übertragene Signal mit dem Verhältnis 1/2^3–k unterabzutasten, um das Multiplexsignal SMk in der Hochfrequenzsendeschaltung CEM über den Digitalfilter FIE wiederherzustellen.
In Abhängigkeit vom Überabtastverhältnis 2^3–k und damit dem Betriebsmodus Mk programmiert der Mikrocontroller MC das digitale Basisband-Sendefilter FIE. Die Bandbreiten des programmierten Filters sind mit der Datenübertragungsrate DMk des wiederhergestellten resultierenden Signals SMk kompatibel, die dem ausgewählte Modus Mk entspricht. In der Schaltung CEM moduliert das so gefilterte Signal einen Zwischenfrequenzträger, der dann auf Hochfrequenz transponiert wird.
Beim Empfang wird ein Signal mit dem erfindungsgemäßen digitalen Funk-Datenübertragungsblock mit der Datenübertragungsrate DMk entsprechend Vorgängen verarbeitet, die im Wesentlichen reziprok zu denjenigen sind, die oben ausführlich für das Senden eines derartigen Signals beschrieben wurden.
In dem Hochfrequenzgerät ERA wird das empfangene Signal mit Funk-Datenübertragungsblock in der Hochfrequenzempfangsschaltung CRE verstärkt, transponiert und in ein Basisband-Signal demoduliert. Das empfangene Signal wird insbesondere durch Frequenzfilter gefiltert, die durch den Mikroprozessor MC in einer umschaltbaren Filterbatterie in der Schaltung CRE in Abhängigkeit von dem Betriebsmodus Mk ausgewählt werden. Das empfangene Basisband-Signal wird dann entsprechend dem Betriebsmodus Mk durch ein programmierbares Digitalfilter gefiltert, das in der Demodulations- und Digitalfilterschaltung FIR enthalten ist. Das empfangene Basisband-Signal wird dann in der Überabtastschaltung SUE in Abhängigkeit vom Verhältnis 2^3–k überabgetastet, um ein digitales Signal mit der Datenübertragungsrate DC = 41,732 MBit/s in dem Koaxialkabel CA kodiert über die Kabelschnittstelle IC2 zu übertragen.
Nach der Dekodierung in der Kabelschnittstelle IC1 in dem Sende- und Empfangsgerät ETR unterabtastet die Demultiplexvorrichtung DMUX das über das Kabel CA empfangene Signal in ein digitales Multiplexsignal mit der Datenübertragungsrate DMk in Abhängigkeit vom Abtastverhältnis 2^3–k bezüglich des durch die Steuereinheit UC signalisierten Betriebsmodus Mk. Das empfangene Multiplexsignal wird dann unter der Steuerung der Einheit UC deformatiert und in die synchronen Signale gedemultiplext, die der ausgewählten Gruppe entsprechen. Die Bit der Felder AV, AC und CCE in jedem Motiv (7) des empfangenen Multiplexsignals werden zum Teil durch eine Steuereinheit UC verarbeitet, um insbesondere Fehler zu erfassen und Warnsignale zu erzeugen, und zum Teil zu den verschiedenen Pfaden VAux, VdSR, VdS, DN1 und DN2 gelenkt. Die aus dem Demultiplexen des empfangenen Multiplexsignals resultierenden synchronen Signale werden durch Dejustification desynchonisiert und dann in den Transkodierschaltungen HDB3 in die der ausgewählten Gruppe entsprechenden plesiochronen Signale kodiert.
Alternativ kann der Zugriff auf eine mit der Datenübertragungsrate DE1, DE2 oder DE3 empfangene Signalkomponente in Form des entsprechenden synchronisierten Signals SY1, SY2 oder SY3 ausreichend sein. Das Multiplexen des empfangenen Multiplexsignals besteht darin, aus diesem die dem gewünschten synchronen Signal entsprechenden Motive zu extrahieren. Eine derartige Extraktion ist bei einer Zwischenfunkstation in der Art eines Relais für den Großteil der übertragenen Signale und in der Art einer Weiche für die Signale, deren Motive zu extrahieren sind.

Claims

Digitaler Datenübertragungsblock mit einer vorbestimmten Länge, der aus dem Multiplexen plesiochroner, digitaler Signale resultiert, dadurch gekennzeichnet, dass er Motive (MT1 bis MT2^k) umfasst, die eine gemeinsame Struktur und eine vorbestimmte Länge aufweisen, die unabhängig sind von den Datenübertragungsraten von zu multiplexenden plesiochronen, digitalen Signalen einer Gruppe, die aus mehreren Gruppen (M0 bis Mk) plesiochroner, digitaler Signale (SE1, SE2, SE3) mit Datenübertragungsraten (DE1, DE2, DE3), die im Wesentlichen Vielfache voneinander sind, ausgewählt wird, wobei die Motive (MT1 bis MT2^k) eine vorbestimmte Zahl zusätzlicher Bit (MVT, AV, AC, CCE) und eine jeweils vorbestimmte Zahl von synchronen Bit (SY1, SY2, SY3) umfassen, die Datenübertragungsraten (DY1, DY2, DY3) aufweisen, die Vielfache voneinander sind, und die aus einer Synchronisierung der plesiochronen, digitalen Signale der ausgewählten Gruppe resultieren, wobei jedem plesiochronen, digitalen Signal der ausgewählten Gruppe eine Anzahl von Motiven in dem Datenübertragungsblock zugewiesen ist, die gleich dem ganzzahligen Teil des Quotienten der Division der Datenübertragungsrate jedes plesiochronen, digitalen Signals der ausgewählten Gruppe durch die kleinste Datenübertragungsrate (DE1) der plesiochronen, digitalen Signale ist.
Digitaler Datenübertragungsblock nach Anspruch 1, bei dem der Quotient ersetzt wird durch den Quotienten der Division der Datenübertragungsrate jedes plesiochronen, digitalen Signals der ausgewählten Gruppe durch das Produkt der kleinsten Datenübertragungsrate (DE1) der plesiochronen, digitalen Signale mit einer vorbestimmten ganzen Zahl, die gleich ist einem Bruchteil des ganzzahligen Teils des Quotienten der Division der Datenübertragungsrate von plesiochronen, digitalen Signalen, die gerade größer als die kleinste Datenübertragungsrate ist, durch die kleinste Datenübertragungsra te, wobei ein der ausgewählten Gruppe entsprechendes synchrones Signal (SY1) mit der kleinsten Datenübertragungsrate (DY1) aus der Synchronisierung und dem Multiplexen von plesiochronen, digitalen Signalen (SE1) mit der kleinsten Datenübertragungsrate (DE1) resultiert, deren Zahl gleich der vorbestimmten ganzen Zahl ist, und wobei ein einziges Motiv in dem Datenübertragungsblock dem synchronen Signal (DY1) mit der kleinsten Datenübertragungsrate zugewiesen wird.
Datenübertragungsblock nach Anspruch 1 oder 2, bei dem die zusätzlichen Bit verteilt sind auf ein Sperrwort (MVT), ein Feld konstanter Zuordnung (AC), ein Feld mit variabler Zuordnung (AV) in Abhängigkeit von der Datenübertragungsrate (DMk) eines Multiplexsignals (SMk), das den der ausgewählten Gruppe entsprechenden Datenübertragungsblock umfasst, und ein Fehlerkorrekturkodefeld (CCE), wobei die Felder jeweils vorbestimmte Längen aufweisen.
Datenübertragungsblock nach Anspruch 3, bei dem das Feld konstanter Zuordnung (AC) Bit für die Datenübertragungsblocksynchronisierung (SYT1 bis SYT4) und vorzugsweise Fehlerinformationssammel-Bit (E1–E4) und/oder Gütebit (AQ) umfasst.
Datenübertragungsblock nach Anspruch 3 oder 4, bei dem das Feld variabler Zuordnung (AV) Bit eines Zusatzpfads (Vaux) umfasst, dessen angebotene Datenübertragungsrate um so höher ist, je höher die Datenübertragungsrate des ausgewählten Multiplexsignals (SMk) ist.
Datenübertragungsblock nach einem der Ansprüche 3 bis 5, bei dem das Feld variabler Zuordnung (AV) Bit (VSdR, DIA, VdS, DN1, DN2, TLS1, TLS2) umfasst, die für eine vorbestimmte Anzahl von Telefon- oder Datenübertragungspfaden reserviert sind und die zahlenmäßig um so geringer sind, je höher die Datenübertragungsrate des Multiplexsignals (SMk) ist.
Datenübertragungsblock nach einem der Ansprüche 3 bis 6, bei dem das Feld variabler Zuordnung (AV) Bit umfasst, die einem Telefondienstpfad (VdS) zugeordnet sind und deren Zahl um so geringer ist, je höher die Datenübertragungsrate des Multiplexsignals (SMk) ist, und das Feld konstanter Zuordnung (AC) ein Bit (AVdS) umfasst, das einen Anruf auf dem Telefondienstpfad signalisiert.
Verfahren zum Ausbilden eines digitalen Datenübertragungsblocks nach einem der Ansprüche 1 bis 7, gekennzeichnet durch die folgenden Schritte: – Zusammenstellen von Gruppen plesiochroner, digitaler Signale aus mehreren gegebenen plesiochronen, digitalen Signalen (SE1, SE2, SE3) mit Datenübertragungsraten (DR1, DR2, DR3), die im Wesentlichen Vielfache voneinander sind, wobei die Summen der Datenübertragungsraten der plesiochronen, digitalen Signale in den Gruppen im Wesentlichen Vielfache voneinander sind, – Auswählen einer der Gruppen von plesiochronen, digitalen Signalen, – Synchronisieren der plesiochronen, digitalen Signale in der ausgewählten Gruppe in synchrone Signale (SY1, SY2, SY3), die Datenübertragungsraten aufweisen, die Vielfache voneinander sind, – Zuweisen einer Anzahl von Motiven von vorbestimmter Struktur in dem Datenübertragungsblock zu jedem synchronen Signal, wobei die Anzahl gleich dem ganzzahligen Teil des Quotienten der Division der Datenübertragungsrate jedes synchronen Signals durch die kleinste Datenübertragungsrate (DE1) der plesiochronen, digitalen Signale ist, – Ausbilden eines den Datenübertragungsblock umfassenden Multiplexsignals (SMk) durch Einsetzen einer vorbestimmten Anzahl von Bit des jeweiligen synchronisierten Signals und einer vorbestimmten Anzahl von zusätzlichen Bit (MVT, AV, AC, CCE) in jedes Motiv (MT1 bis MT2^k).
Verfahren nach Anspruch 8, gemäß dem zumindest ein synchrones Signal einen Datenübertragungsblock (TSY2, TSY3) mit einem Synchronisierungswort (MS), mehreren Berechtigungsanzeigebit (IJ) und Bit eines einzelnen entsprechenden plesiochronen, digitalen Signals (SE2, SE3) umfasst.
Verfahren nach Anspruch 8 oder 9, gemäß dem der Quotient ersetzt wird durch den Quotienten der Division der Datenübertragungsrate jedes plesiochronen, digitalen Signals der ausgewählten Gruppe durch das Produkt der kleinsten Datenübertragungsrate (DE1) der plesiochronen, digitalen Signale mit einer vorbestimmten ganzen Zahl, die gleich einem Bruchteil des ganzzahligen Teils des Quotienten der Division der Datenübertragungsrate von plesiochronen, digitalen Signalen ist, die gerade größer als die kleinste Datenübertragungsrate ist, und gemäß dem der Schritt des Synchronisierens der plesiochronen, digitalen Signale (SE1) mit der kleinsten Datenübertragungsrate (DE1) ersetzt wird durch einen Schritt des Multiplexens und Synchronisierens der plesiochronen, digitalen Signale mit der kleinsten Datenübertragungsrate, deren Zahlen gleich dem Quotienten der Division der Datenübertragungsrate jedes synchronen Signals durch das Produkt ist, in synchrone Signale (SY1), wenn die ausgewählte Gruppe plesiochrone, digitale Signale mit der kleinsten Datenübertragungsrate umfasst, deren Zahl zumindest gleich dem Quotienten ist.
Verfahren nach einem der Ansprüche 8 bis 10, mit den folgenden Schritten: – Bereitstellen mehrerer modularer Synchronisationsmittel (CSY1, CSY2, CSY3), um die plesiochronen, digitalen Signale zu synchronisieren, und – In-Betrieb-Setzen von Synchronisationsmitteln, deren Anzahl gleich den plesiochronen, digitalen Signale der ausgewählten Gruppe ist und die in Abhängigkeit von deren Datenübertragungsraten programmiert sind.
Verfahren nach einem der Ansprüche 8 bis 11, gemäß dem die Datenübertragungsrate des Multiplexsignals (SMk) höchstens gleich der konstanten Datenübertragungsrate (DC) in einem Übertragungsträger (CA) ist, und mit einem Schritt des Überabtastens des Multiplexsignals (SMk) mit einem Überabtastverhältnis (2^3–k) zwischen der Datenübertragungsrate des Übertragungsträgers (DC) und der Datenübertragungsrate des Multiplexsignals (DMk), um ein überabgetastetes Signal (SSURk) mit der konstanten Datenübertragungsrate (DC) zu übertragen.
Verfahren nach Anspruch 12, mit einem Schritt des Unterabtastens des resultierenden, überabgetasteten Signals (SSURk) mit dem Inversen des Überabtastverhältnisses (2^3–k) und einem Schritt des Auswählens der Frequenzfilter (CEM) in Abhängigkeit von dem Überabtastverhältnis in einem Hochfrequenzsende- und -empfangsgerät (ERA) einer Funkstation, das mit einem in der Basis der Funkstation gelegenen Sende- und Empfangsgerät (ETR) über den Übertragungsträger (CA) verbunden ist und das die in den Ansprüchen 8 bis 12 genannten Schritte einsetzt.
Verfahren nach einem der Ansprüche 8 bis 13, gemäß dem das Einsetzen der zusätzlichen Bit in den Datenübertragungsblock das Einsetzen eines Datenübertragungsblock-Sperrwortes (MVT), eines Feldes konstanter Zuordnung (AC), eines Feldes mit in Abhängigkeit von der Datenübertragungsrate des Multiplexsignals variabler Zuordnung (AV) und eines Fehlerkorrekturkodefeldes (CCE) umfasst, wobei die Felder jeweils vorbestimmte Längen aufweisen.