DE69727031T2 - Mikroprozessor mit Mitteln zur Speicherung von nicht-cachespeicherbaren Daten - Google Patents

Mikroprozessor mit Mitteln zur Speicherung von nicht-cachespeicherbaren Daten Download PDF

Info

Publication number
DE69727031T2
DE69727031T2 DE69727031T DE69727031T DE69727031T2 DE 69727031 T2 DE69727031 T2 DE 69727031T2 DE 69727031 T DE69727031 T DE 69727031T DE 69727031 T DE69727031 T DE 69727031T DE 69727031 T2 DE69727031 T2 DE 69727031T2
Authority
DE
Germany
Prior art keywords
data
address
memory
bus
microprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69727031T
Other languages
German (de)
English (en)
Other versions
DE69727031D1 (de
Inventor
Steven D. Krueger
Jonathan H. Shiell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE69727031D1 publication Critical patent/DE69727031D1/de
Application granted granted Critical
Publication of DE69727031T2 publication Critical patent/DE69727031T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
DE69727031T 1996-10-31 1997-10-31 Mikroprozessor mit Mitteln zur Speicherung von nicht-cachespeicherbaren Daten Expired - Lifetime DE69727031T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2923296P 1996-10-31 1996-10-31
US29232 1996-10-31

Publications (2)

Publication Number Publication Date
DE69727031D1 DE69727031D1 (de) 2004-02-05
DE69727031T2 true DE69727031T2 (de) 2004-11-25

Family

ID=21847956

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69727031T Expired - Lifetime DE69727031T2 (de) 1996-10-31 1997-10-31 Mikroprozessor mit Mitteln zur Speicherung von nicht-cachespeicherbaren Daten

Country Status (3)

Country Link
EP (1) EP0840232B1 (enExample)
JP (1) JPH10320277A (enExample)
DE (1) DE69727031T2 (enExample)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0886216A1 (en) 1997-06-06 1998-12-23 Texas Instruments Incorporated Microprocessor comprising means for storing non-cacheable data
JP2011248515A (ja) * 2010-05-25 2011-12-08 Panasonic Corp キャッシュコントローラ及びその制御方法
CN115878507B (zh) * 2023-01-19 2023-07-21 北京象帝先计算技术有限公司 系统级芯片的内存访问方法、装置及电子设备
CN115794675B (zh) * 2023-01-19 2023-05-16 北京象帝先计算技术有限公司 写数据方法、装置、图形处理系统、电子组件及电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0382396A3 (en) * 1989-02-08 1991-11-27 Hitachi, Ltd. Program memory buffer for processor
US5561780A (en) * 1993-12-30 1996-10-01 Intel Corporation Method and apparatus for combining uncacheable write data into cache-line-sized write buffers

Also Published As

Publication number Publication date
DE69727031D1 (de) 2004-02-05
EP0840232A3 (en) 1998-11-11
JPH10320277A (ja) 1998-12-04
EP0840232A2 (en) 1998-05-06
EP0840232B1 (en) 2004-01-02

Similar Documents

Publication Publication Date Title
DE69228679T2 (de) Speicher, speichersteuerungsvorrichtung und speichersteuerungsverfahren zur anwendung mit einem copy-back-cachespeichersystem
DE10262164B4 (de) Computersystem mit einer hierarchischen Cacheanordnung
DE69132186T2 (de) Cache-Speicherverwaltungsanordnung
DE69031978T2 (de) Einrichtung und Verfahren zum Vermindern von Störungen in zweistufigen Cache-Speichern
DE69900797T2 (de) Cache-Speicherkohärenzprotokoll mit unabhängiger Implementierung von optimierten Cache-Speicheroperationen
DE4218003C2 (de) Cache-Steuereinrichtung für ein sekundäres Cache-Speichersystem
DE69130086T2 (de) Mehrstufeneinschluss in mehrstufigen Cache-Speicherhierarchien
DE68927172T2 (de) Multiprozessorsystem mit cache-speichern
DE69233655T2 (de) Mikroprozessorarchitektur mit der Möglichkeit zur Unterstützung mehrerer verschiedenartiger Prozessoren
DE102009023898B4 (de) Optimierung von gleichzeitigen Zugriffen in einem verzeichnisbasierten Kohärenzprotokoll
DE68924306T2 (de) Mehrprozessorrechneranordnungen mit gemeinsamem Speicher und privaten Cache-Speichern.
DE69724355T2 (de) Erweiterte symmetrische Multiprozessorarchitektur
DE69031086T2 (de) Cache-Speicherinhaltssteuerung in Mehrprozessornetzwerken
DE69327387T2 (de) An einen paketvermittelten Bus gekoppelte Nachschreibsteuerungsschaltung für eine Cachespeichersteuerungsschaltung
DE69319763T2 (de) Verfahren und Gerät zur Durchführung eines Busarbitrierungsprotokolls in einem Datenverarbeitungssystem
DE3750107T2 (de) Cachespeicherkohärenzsteuerung mit einem Speicher, der ein laufendes Lesen anzeigt.
DE69708188T2 (de) Speichersteuerungseinheit
DE69706934T2 (de) Rechnersystem mit Speicherung der Speicheraktualisierungsgeschichte
DE69424272T2 (de) Auf Warteschlangen basierender prädiktiver Durchflusssteuerungsmechanismus
DE69109803T2 (de) Verfahren und Vorrichtung zur Aufrechterhaltung der Integrität eines Cachespeichers.
DE69222060T2 (de) Semaphore umgehung.
DE112008001666T5 (de) Hierarchische Cache-Tag-Architektur
DE10219623A1 (de) System und Verfahren zur Speicherentscheidung unter Verwendung von mehreren Warteschlangen
DE68928333T2 (de) Pufferspeicher, der zur Speicherung von Befehls- und Datenblöcken auf verschiedene Blockgrössen geeignet ist
DE69027919T2 (de) Anordnung und Verfahren zur Unterstützung des Zugriffs auf E/A-Geräte durch grosse, direkt abgebildete Datencache-Speicher

Legal Events

Date Code Title Description
8364 No opposition during term of opposition