DE69629275T2

DE69629275T2 - Logische Vorrichtung nach einem binären Entscheidungsdiagramm

Info

Publication number: DE69629275T2
Application number: DE69629275T
Authority: DE
Inventors: Kazuo Nakazato
Original assignee: Hitachi Europe Ltd
Current assignee: Hitachi Europe Ltd
Priority date: 1996-04-16
Filing date: 1996-04-16
Publication date: 2004-06-03
Anticipated expiration: 2016-04-17
Also published as: JPH1041497A; DE69629275D1; EP0802633B1; EP0802633A1

Description

Die Erfindung betrifft eine Logik-Vorrichtung nach einem binären Entscheidungsdiagramm (BDD).
Eine Logik nach einem binären Entscheidungsdiagramm (BDD) wird heute im allgemeinen verwendet, um hochintegrierte (LSI-)Schaltkreise zu konstruieren. Logische Transistorschaltkreise, die auf einer BDD-Architektur basieren, haben im Vergleich zu den üblichen AND/OR-kombinatorischen Schaltungen mehrere Vorteile: eine höhere Packdichte, einen niedrigeren Stromverbrauch und eine höhere Geschwindigkeit. Vergleiche dazu beispielsweise K. Yano, Y. Sasaki, K. Rikino und K. Seki, IEEE 1994 Custom Integrated Circuits Conference, Seite 603.
Ein binäres Entscheidungsdiagramm repräsentiert eine digitale Funktion wie einen gerichteten azyklischen Graphen, wobei jeder Knoten durch eine Variable gekennzeichnet ist. Es sieht eine vollständige und knappe Darstellung für die meisten digitalen Funktionen vor, denen man bei Logikentwurtsapplikationen begegnet. Für Details wird auf S. B. Akers "Binan decision diagrams", IEEE Trans. Comput., Vol. C-27, Nr. 6, Seite 509, 1978, und R. E. Bryant "Graph-based algorithm for Boolean function manipulation", IEEE Trans. Comput., Vol. C-35, Nr. 8, Seite 677, 1986 verwiesen.
Eine digitale Funktion mit drei Variablen, die durch die Boolsche Gleichung (X₁+ X₂) X₃ repräsentiert wird, wird als Beispiel betrachtet. Diese Funktion kann durch das BDD der 1 dargestellt werden. Ein BDD ist ein Graph, der aus vielen Knoten Nd_i und zwei Blättern L_i besteht. In der 1 wird jeder Knoten durch einen Kreis Nd dargestellt, der die Variablen X₁, X₂, X₃ mit zwei Zweigen B, die mit 0 und 1 gekennzeichnet sind, umfaßt, und ein Blatt L₁ und L₂ wird durch ein Quadrat dargestellt, das den Wert „0" oder „1" beinhaltet. Beim Bestimmen des Werts der Funktion wird bei der Wurzel R in das Diagramm eingetreten und nach unten zu einem Blatt L durchlaufen. Bei jedem Knoten Nd wird jedem Zweig, der dem Wert der Variablen entspricht, gefolgt, nämlich dem Zweig B, der mit 0 gekennzeichnet ist, wird gefolgt, falls X_i = 0, und dem Zweig, der mit 1 gekennzeichnet ist, wird gefolgt, falls X; = 1. Für einen gegebenen Variablensatz gibt es nur einen Pfad von der Wurzel zu einem Blatt „0" oder „1 ". Der Wert der Funktion ist gleich dem Wert des Blatts am Ende des Pfads: Die Funktion ist 0, falls das Ende ein „0"-Blatt ist, und sie ist 1, falls das Ende ein „1 "-Blatt ist.
Die meisten digitalen Systeme beinhalten Vielfachausgabefunktionen, die eng zusammenhängen, und diese Funktionen können als ein einzelnes Diagramm mit mehreren Wurzeln dargestellt werden. Die Anordnung der Variablen beeinflußt die Größe eines Diagramms, und es wurden mehrere Verfahren zum Bestimmen der optimalen Anordnung entwickelt, um die Diagrammgröße zu minimieren. BDDs, die einem kombinatorischen Logikschaltkreis mit mehreren tausend Gates entsprechen, wurden schon entwickelt und noch komplexere BDDs werden entwickelt.
2 zeigt ein Beispiel einer einfachen BDD-Logik-Vorrichtung, die das in der 1 gezeigte Entscheidungsdiagramm verwendet. Die drei binären Eingangssignale X₁ – X₃ werden in Eingangsanschlüsse I₁ – I₃ an BDD-Schaltknoten Nd1 – Nd3 eingegeben. Jeder Knoten besitzt einen Eingang und erste und zweite Ausgänge, die an erste und zweite Zweige angeschlossen sind. Betrachtet man beispielsweise den Knoten Nd 1, dann hat er einen Eingang Nd1_in und Ausgänge Nd1_out1, Nd1_out2, die mit ersten und zweiten Zweigen B1, B2 verbunden sind. Die Knoten Nd2 und Nd3 weisen eine entsprechende Architektur auf, wobei die Zweige wie gezeigt verbunden sind. Wie oben erläutert kann ein Pfad durch die BDD-logische Vorrichtung von der Wurzel R zu einem Blatt L verfolgt werden, wenn ein Eingangsvariablensatz X₁, X₂, X₃ an die Knoten Nd1, Nd2, Nd3 angelegt wird. In der Vorrichtung gemäß der 2 wandert ein Signal entlang dem Pfad und erreicht ein „0"- oder „1 "-Blatt, und der Wert der Funktion wird dadurch bestimmt, daß erfaßt wird, welches Blatt die Signale erreichen. Das Signal wird nachfolgend als ein Botensignal bezeichnet und durch einen Injektor bei der in der 2 gezeigten Wurzel R in die Vorrichtung injiziert.
Jeder der Knoten Nd1, Nd2, Nd3 umfaßt eine BDD-Schaltvorrichtung BDD1 – 3, die das Botensignal zwischen den Zweigen schaltet, die mit dem Knotenausgang verbunden sind, gemäß dem Zustand des Eingangssignals X_i. Detektorschaltkreise D1, D2 werden bei den Blättern L1, L2 angeordnet, um das Botensignal zu erfassen. Ein Verstärker in Form eines Komparators A sieht eine Endausgabe vor. Es ist klar, daß viele verschiedene BDD-Bäume unter Verwendung der BDD-Vorrichtungen, etwa wie BDD1, in einer geeigneten Kaskade von Knoten Ndi konstruiert werden können, die zwischen der Wurzel R und den Blättern L gekoppelt ist.
Früher wurden die Schaltknoten durch Transistoren, aber mit großen Kaskaden von BDD-Vorrichtungen implementiert, die Transistoren können einen bedeutenden Platzbedarf, selbst auf einem LSI-Kreis, einnehmen und können eine beträchtliche Menge an Energie verbrauchen.
Die vorliegende Erfindung sieht eine verbesserte BDD-Logik-Vorrichtung vor, die diese Probleme überwindet.
Gemäß der Erfindung wird eine BDD-Logik-Vorrichtung vorgesehen, umfassend Mittel, die eine Wurzel, Blätter, um Datenausgaben vorzusehen, Zweige, um Botensignale von der Wurzel zu den Blättern zu befördern, und zumindest einen Knoten definieren zum wahlweisen Schalten von Signalgen zwischen ersten und zweiten Zweigen in Abhängigkeit von den angelegten Eingangssignalen, wobei der Knoten angepaßt ist, um eine elektrische Ladung bis zu einem Niveau zu empfangen, das durch einen Coulombbarriere begrenzt ist, eine Potentialbarriereneinrichtung, die zwischen dem Knoten und dem ersten bzw. zweiten Zweig gekoppelt ist, eine Takteinrichtung, um eine Taktwelle vorzusehen, die ein Tunneln von Ladungsträgern zwischen dem Knoten und den ersten und zweiten Zweigen verursacht, und eine Einrichtung zum wahlweisen Ändern der relativen Pegel der Potentialbarriereneinrichtung in Abhängigkeit von den angelegten Steuersignalen, wodurch die Ladungsträger selektiv bevorzugt dazu veranlaßt werden, zwischen dem ersten oder der zweiten Zweig und dem Knoten zu tunneln.
Die vorliegende Erfindung erlaubt es, die Knoten in der BDD-Logik-Vorrichtung in einer Größenordnung von Nanometern zu konstruieren, so daß die Botensignale einzelne oder eine kleinere Anzahl von Ladungsträgern, z. B. Elektronen, aufweisen können. Dies passiert, da der Knoten so angepaßt ist, daß eine Ladung bei einem Pegel empfangen wird, der durch einen Coulombbarriere begrenzt ist. Das Prinzip der Coulombbarriere wird nun beschrieben werden. Für eine nanofabrizierte Insel wird die Ladungsenergie steigen, falls ein Elektron zur Insel hinzugefügt wird. Folglich kann ein Elektron nicht auf die Insel gelangen, wenn die Ladungsenergie größer als die thermische Energie ist. Das ist als Coulombbarriere bekannt. Unter Verwendung dieses Effekts demonstrierten Fulton und Dolan [T. A. Fulton und G. J. Dolan, Phys. Rev. Lett. 59 (1987) 109] einen Elektronentransistor, bei dem die Gatespannung den nachfolgenden Fluß von einzelnen Elektronen steuert. Geerligs et al. zeigten den einzelnen Transfer von Elektronen [L. J. Geerligs, V. F. Anderegg, P. A. M. Holweg, J. E. Mooij, N. Pothier, D. Esteve, C. Urbina und M. N. Devoret, Phys. Rev. Lett. 64 (1990) 2691], die mit einer extern wechselnden Gatespannung synchronisiert waren. Für den statischen Einschluß einer diskreten Anzahl von Elektronen wurde auch eine Einzelelektronen-Box mit einem einzigen stabilen Zustand [P. Lafarge, H. Pothier, E. R. Williams, D. Esteve, C. Urbina und M. N. Devoret, Z. Phys. B85 (1991) 327] und ein Einzelelektronenspeicher mit mehreren stabilen Zuständen gezeigt [K. Nakazato, R. J. Blaikie, J. R. A. Cleaver und N. Ahmed, Electron. Lett. 29 (1993) 384 und PCT/GB93/02581].
In unserer Europäischen Patentanmeldung EP-A-0 562 751 wird eine Vorrichtung beschrieben, in der eine Vielzahl von Speicherknoten vorgesehen ist, die erste und zweite stabile Speicherzustände zeigen, bei denen ein Elektronentransport zu jedem Knoten durch in Reihe geschaltete Tunnelübergangsvorrichtungen geschieht und durch eine Coulombbarriere begrenzt ist. Ein Taktsystem ist vorgesehen, um das Schalten zwischen Elektronenzuständen zwischen jedem Knoten zu steuern.
Das Konzept eines bistabilen oder internen Speichers bei einem Knoten, der durch eine in Reihe geschaltete Kapazität und eine Reihe von Tunnelübergangs- oder einer Vielfachtunnelübergangs-(MTJ)-Vorrichtung erhalten wird, wird von Averin D. V. und Likharev K. K. in "Possible Applications of Single Charge Tunnelling" und von H. Grabert und M. H. Devoret in "Single Charge Tunnelling" (Plenum Press, New York, 1992), Seiten 311–332 diskutiert.
Vorzugsweise umfaßt die Potentialbarriereneinrichtung zwischen dem Knoten und den zwei Zweigen Vielfachtunnelbarrierenkonfigurationen. Sie können mit Seiten-Gate-Elektroden versehen sein. Die Eingangssignale können an die Seiten-Gates angelegt werden.
Die oder jede Tunnelbarrierenkonfiguration kann einen leitenden Kanal umfassen, der aus einer δ-dotierten Schicht in einem Substrat gebildet wurde, wobei der Kanal einen Bereich beschränkter Breite umfaßt, der die Eigenschaften eines Vielfachtunnelübergangs zeigt. Das Seiten-Gate kann eine Leiterbahn aufweisen, die über dem leitenden Kanal liegt.
Damit die Erfindung besser verstanden werden kann, werden nun beispielhaft Ausführungsformen mit Bezug auf die beigefügten Zeichnungen erklärt werden.
1 ist ein schematisches Diagramm eines herkömmlichen BDD-Logik-Baums.
2 veranschaulicht die Architektur einer herkömmlichen BDD-Logik-Vorrichtung.
3 ist ein schematisches Schaltungsdiagramm einer BDD-Logik-Vorrichtung gemäß der Erfindung.
4 ist ein Schaltungsdiagramm, um die Eigenschaften eines MTJs zu erklären.
5 ist ein Graph, der die Hysterese der Schaltung der 4 zeigt.
6 ist ein Graph der Spannung des Knotens 2 aufgetragen gegen einen Elektronenfluß für das logische Element, das in 3 gezeigt ist.
7 ist eine vergrößerte schematische, perspektivische Ansicht einer MTJ-Struktur, die in einer δ-dotierten Schicht gebildet ist.
8 ist eine vergrößerte Ansicht der Energieverteilung im eingeengten Bereich der 7.
9 ist ein Graph des Stroms, der durch die MTJs 2 und 3 der 3 als eine Funktion von V₂ fließt, wobei V₃ auf Null eingestellt ist.
10 veranschaulicht eine Ausführungsform eines BDD gemäß der Erfindung unter Verwendung von MTJs.
11 veranschaulicht die Form der Eingangssignale, die in 10 verwendet werden.
12 veranschaulicht die Taktwellenform Φ, die in 10 verwendet wird.
13 veranschaulicht die Phasenbeziehung der Taktwellenformen Φ₁, Φ₂, Φ₃, und Φ₄.
14 ist ein Schaltungsdiagramm einer alternativen Form des BDD-Baums, der in 10 gezeigt ist.
15 veranschaulicht eine Form einer Ausgangskonfiguration zur Verwendung mit einem MTJ-BDD-Baum.
16 veranschaulicht eine alternative Form einer Ausgangskonfiguration.
17 ist eine schematische Ansicht einer anderen Ausführungsform des MTJ mit einem darüberliegenden Seiten-Gate.
18a–e veranschaulichen Prozeßschritte zum Herstellen des MTJs, der in 17 gezeigt ist.
19 ist ein Elektronenmikrograph eines Beispiels eines MTJs, der in 17 gezeigt ist.
Bezugnehmend auf 3 veranschaulicht diese eine Konfiguration, die gemäß der Erfindung in einem BDD-Knoten zur Verwendung in einem wie z. B. dem in der 2 gezeigten BDD-logischen Baum verwendet wird. Die Knotenkonfiguration umfaßt einen Eingang 1 für das Botensignal, einen Knoten 2 und Ausgangsverbindungen 3, 4 zum Verbinden an erste und zweite Zweige des BDD-logischen Baums. Vielfachtunnelübergangsvorrichtungen MTJ1, 2, 3 sind, wie gezeigt, zwischen den Anschlüssen 1, 3 und 4 mit dem Knoten 2 verbunden. Jede der Vielfachtunnelübergangsvorrichtungen erhält eine Vorspannung V_i von einer Spannungsquelle 5, die an ein Seiten-Gate 6 angelegt wird. Somit erhalten die Gates 6₂ , 6₃ der MTJ 2, 3 die Seiten-Gate-Spannungen V₂, V₃.
Eine Taktspannung V_c wird von einer Quelle 7 über eine Kapazität C_g an den Knoten 2 angelegt.
Wie nachfolgend detaillierter erläutert werden wird, tunnelt während eines ersten Halbzyklusses der Taktwellenform ein Botensignal, das ein einziges oder eine kleine Gruppe von Elektronen, z. B. < 10, aufweist, durch die Barrierenkonfiguration des MTJ1 zum Knoten 2. Eine präzise Anzahl von Elektronen tunnelt durch die Konfiguration aufgrund der Tatsache, daß die Ladung, die beim Knoten 2 erhalten werden kann, durch den Coulombbarriereneffekt begrenzt ist. Während des nächsten Halbzyklusses der Taktwellenform werden Elektronen, die das Botensignal bilden, dazu veranlaßt, aus dem Knoten 2 entweder zum Anschluß 3 oder Anschluß 4 durch die Barrierenkonfiguration des MTJ2 oder 3 zu tunneln. Die ausgewählte Route hängt vom relativen Wert der Seiten-Gate-Spannungen V₂, V₃ ab.
Der Aufbau der Vielfachtunnelübergangsvorrichtungen wird nun detaillierter betrachtet werden. Der hier benutzte Begriff einer Vielfachtunnelübergangsvorrichtung (MTJ) bedeutet eine Vorrichtung mit mehr als 2 in Reihe geschalteten Tunnelübergängen. Der detaillierte Aufbau wird nun mit Bezug auf die 4 und 5 betrachtet werden, um seine Eigenschaften zu erläutern. Betrachtet man den in 4 gezeigten MTJ, der mit dem Knoten 2 verbunden ist, wird der Durchgang von einzelnen Elektronen durch den MTJ durch eine Coulombbarriere verhindert, wenn der Umrechnungsfaktor der Ladung Q auf der einen Seite der Vorrichtung kleiner als eine kritische Ladung Q_c ist, d. h. wenn –Q_c < Q < Q_c ist, wobei die kritische Ladung Q_c gegeben ist durch
Hier ist ΣC die Gesamtkapazität C + C_g + C_s, wobei C die Kapazität des MTJ, C_g die Gate-Kapazität und C_s die Streukapazität ist; Δ bestimmt eine Multi-Zustandsbedingung, die gegeben ist durch
wobei N die Anzahl der Tunnelübergänge im MTJ ist. Die Spannung V am Knoten 2 ist gegeben durch
wobei n die Anzahl der Überschußelektronen am Knoten ist.
Gleichung (3) ist in 5 aufgetragen und besteht aus einer Reihe paralleler Linien für unterschiedliche Werte von n, die in einer gepunkteten Außenlinie gezeigt sind. Innerhalb eines Coulombarrierenbereichs –Q_c/C < V < Q_cC können die Elektronen nicht in den bzw. aus dem Speicherknoten 2 eintreten bzw. austreten, und die obere und untere Spannungsgrenzen ± V_c des Speicherknotens 2, die durch die Coulombbarriere, die ±Q_c/C entspricht, eingestellt sind, werden durch strichpunktierte Linien gezeigt. Wenn V die Grenze dieses Coulombbarrierenbereichs erreicht, kommt ein Elektron dazu oder eines fällt weg, um die Energie des Knoten 2 innerhalb des Coulombbarrierenbereichs zu halten. Durch Anlegen eines Gate-Spannungsimpulses V_g mit einer Größe, die größer ist als eΔ/Cg, kann die Anzahl der Elektronen am Knoten 2 geändert werden, wie es nachfolgend genauer erläutert werden wird.
Die resultierende Kennlinie zeigt eine Hysterese und wird durch die durchgezogene Linie repräsentiert, die in 5 gezeigt ist. Angenommen, daß die Gate-Spannung vom niedrigsten Wert V_g1 der in 5 gezeigten Reichweite erhöht wird, bewegt sich die Kennlinie entlang einer Linie (a), für die n = –3 (ein Fehlbetrag von 3 Elektronen beim Knoten 2), bis die Spannung des Knotens 2 die Coulombbarrierengrenze V_c = Q_c/C erreicht. Der Knoten 2 gewinnt dann ein Elektron aufgrund des Coulombbarriereneffekts, so daß die Kennlinie zur Linie für n = –2 springt, da die Knotenspannung V durch die Coulombbarriere begrenzt ist. Da die Gate-Spannung Schritt für Schritt auf V_gu, ihrem oberen Wert, erhöht wird, wird der Elektronenzustand des Speicherknotens schrittweise erhöht bis ein Überschuß von 3 Elektronen am Knoten 2 erzielt ist, d. h. n = 3. Falls die Gate-Spannung V_g dann erniedrigt wird, erniedrigt sich die Spannung beim Speicherknoten 2 entlang einer Linie (b) für n = 3 bis die untere Coulombbarrierengrenze –V_c = –Q_c/C erreicht ist, wonach sich der Elektronenzustand des Knotens 2 schrittweise auf n = –3 ändert, da die Gate-Spannung auf ihre untere Grenze V_g1 erniedrigt wird.
Wenn die Gate-Spannung V_g bei 0 ist, kann der Knoten 2 somit einen von zwei stabilen Zuständen einnehmen, für den, wie in 5 gezeigt, in diesem Beispiel n = ± 2 ist, und dies kann als ein Speicher verwendet werden.
Im allgemeinen kann ein Informationsbit durch +n und –n Elektronennummerzustände repräsentiert werden, wobei n durch den ganzzahligen Teil von (Δ + 1)/2 gegeben ist. Falls die Kapazitäten so gewählt werden, um die Bedingung Δ < 1 zu erfüllen, kann ein binärer Code durch die An- oder Abwesenheit eines Elektrons dargestellt werden. Für weitere Details wird auf PCT/GB93/02581 verwiesen.
Der Effekt eines Anlegens einer Seiten-Gate-Spannung an das Seiten-Gate 6 in der 4 wird nun beschrieben werden. Der 5 ist zu entnehmen, daß die Coulombbarriere zwischen einer Speicherknotenspannung von +V_c und –V_c auftritt. Dieser Effekt der Seiten-Gate-Spannung dient zum Modifizieren des Werts der Coulombbarrieren-Spannung V_c. Bezugnehmend auf 5, somit die Reichweite 8 der Spannung, in der die Coulombbarriere variiert werden kann, indem die Seiten-Gate-Spannung variiert wird, die an das in der 4 gezeigte Seiten-Gate 6 angelegt ist. Für weitere Details wird auf PCT/GB93/02581 supra verwiesen.
Bezugnehmend auf 6 wird die Anordnung der Coulombbarrieren-Spannungsbereiche 8₁ , 8₂ und 8₃ für MTJ1, MTJ2 und MTJ3 hinsichtlich der in 3 gezeigten Schaltungskonfiguration gezeigt. Es ist klar, daß eine Taktspannung V_cI an den Knoten 2 angelegt ist, die, wie in 6 gezeigt, zwischen einem Minimalwert von V_c1 min und einem Maximalwert von V_c1 max variiert.
Beim Betrieb, wenn die Taktspannung V_c1 von ihrem Maximalwert in Richtung ihres Minimalwerts reduziert wird, bewegt sich die in 6 gezeigte Kennlinie nach unten entlang einer Linie b bis die Grenze der Coulombbarriere für MTJ1 erreicht ist, nämlich –V_c1. Da die Taktspannung weiter reduziert wird, tunneln Elektronen durch die Vielfachtunnelübergangsbarriere von MTJ1, so daß der Elektronenzustand am Knoten 2 sich von n = 2 auf n = –3 ändert infolge eines sukzessiven Elektronentunnelns durch die Barriere bis die Taktspannung ihren Minimalwert V_c1 _min erreicht. Wenn die Taktspannung sich erhöht, bewegt sich die Kennlinie für die Bedingung, daß n = –3, entlang einer Linie (a). Diese geht so weiter, bis eine Coulombbarrierengrenze erreicht ist. In diesem Beispiel wird die Grenze durch die Coulombbarrieren-Grenzspannung für MTJ2 gesetzt, nämlich V_c2. Wenn die als Linie (a) gezeigte Kennlinie +V_c2 erreicht, tunnel ein Elektron durch die Barriere, die durch MTJ2 präsentiert wird, und die Kennlinie springt auf eine Bedingung n = – 2, und da die Taktspannung V_cI sich erhöht, tritt ein weiteres Elektronentunneln auf, bis die Bedingung n = 2 erreicht ist. Somit tunneln Elektronen vom Knoten 2 durch MTJ2 und gelangen zu einem Anschluß 3, der in 3 gezeigt ist.
Wie oben erläutert, werden die Coulombbarrierenspannung +V_c2 und die entsprechende Spannung +V_c3 mittels der Seiten-Gate-Spannungen V₂ und V₃ für die jeweiligen MTJs eingestellt. Es ist deshalb verständlich, daß durch geeignetes Anpassen der Seiten-Gate-Spannungen, der Pegel +V_c3 < V_c2 gemacht werden kann, wobei in diesem Fall Elektronen vorzugsweise durch die Barriere des MTJ3 zum Anschluß 4 tunneln würden, anstatt durch MTJ2 zum Anschluß 3. Somit können Elektronen in Abhängigkeit von der Einstellung der Seiten-Gate-Spannungen V₂ und V₃ entweder zum Anschluß 2 oder 3 tunneln. Des weiteren ist es verständlich, daß die Anzahl der Elektronen, die bei jedem Zyklus der Taktspannung tunneln, durch die Spannungsabweichung von V_c1 bestimmt ist. Die Vorrichtung wird somit als ein Drehkreuz benutzt, bei dem eine feste Anzahl von Elektronen von und zum Knoten 2 während jedes Zyklusses der Taktspannung wandert. In diesem Beispiel werden 6 Elektronen während jedes Zyklusses an den und vom Knoten übertragen.
Der Aufbau des MTJ wird nun beschrieben werden. Um den Coulombbarriereneffekt auszunutzen, müssen die Anordnungen ausreichend klein gemacht werden, um die Ladungsenergie größer als ihre thermale Energie zu machen; die Ladungsenergie ist ungefähr umgekehrt proportional zur linearen Dimension. Um eine geeignet kleine Struktur zu realisieren, kann eine Seiten-Gate-Struktur in einem δ-dotierten GaAs-Material verwendet werden, wie in 7 gezeigt. Ein gestreckter Elektronenkanal 9 ist in einer δ-dotierten Schicht 10 gebildet, die 30 nm unter der Oberfläche eines GaAs-Substrats 11 liegt und wenige Atomschichten dick ist. Die Schicht 9 ist typischerweise mit Si bis zu einer Konzentration von 5 × 10¹² cm^–2 dotiert, und die verschiedenen Schichten wachsen durch Molekularstrahl-Epitaxie (MBE) oder metallorganische chemische Dampfabscheidungs-(MOCVD)-Techniken. Bei beiden Prozessen kann die Dicke der Dotierungsschicht in eine einzige Atomschicht eingeführt werden und das resultierende Material ist δ-dotiert. [Nakazato, K., Thornton, T. J., White, J., and Ahmed, H.: "Single-electron effects in a point contact using a side-gating in deltadoped layers", Appl. Phys. Lett., 1992, 61, 3145]. Eine feine Seiten-Gate-Kontraktion 12 mit einer beabstandeten Seiten-Gate-Elektrode 13 wird durch Elektronenstrahllithographie und Naßätzen bis auf eine Tiefe von 120 nm definiert, um den MTJ zu bilden. Der Widerstand des Übergangs ist steuerbar, da das Anlegen einer negativen Spannung an das Seiten-Gate 13 die Elektronen-Fermy-Energie ändert und die Elektronen vom Rand des Elektronenkanals abstößt.
Der MTJ wurde einer geätzter Kontraktion mit, als spezifisches Beispiel für die Prozeßparameter, einer Maskenbreite von 500 nm und einer Länge von 200 nm geätzt. Die Maskenbreite betrug am engsten Teil (d. h. Seiten-Gate zu Kanaltrennung) 150 nm. Die Muster wurden durch eine Elektronenstrahl-(EB-)Lithografie und Naßätzen definiert. Die EB-Belichtung wurde auf einem 150 nm dickem Polymethylmetacrylat (PMMA) durchgeführt, das den δ-dotierten GaAs-Wafer überzieht. Nach der Belichtung wurde ein 30 Sekunden dauernder Entwicklungsprozess mit einem schwachen Entwickler (Methylisobutyl-Keton Isopropylalkohol = 1 : 5) durchgeführt, um nur die stark belichteten Bereiche zu entwickeln. Nach 20 Sekunden O₂-Plasmaätzen, um eine Restabdeckung zu entfernen, wurden die δ-dotierten GaAs-Schichten unter Verwendung einer H₃PO₄ H₂O₂ : H₂= 1 : 2 : 40-Lösung geätzt. Die Tiefe des Grabens wurde auf 120 nm durch Anpassen der Ätzzeit gesteuert.
Die Gesamtkapazität C des MTJ wird auf 5 aF der observierten Coulombspaltspannung e/ 2C ~ 15 mV geschätzt. Diese Kennlinie kann durch Postulieren einer Serie von Mikrosegmenten erklärt werden, die durch Potentiale von Donatoratomen geteilt werden und eine Serie von Ein-Elektronen-Transistoren bilden. Die Bildung von mehreren Inseln wird durch eine andere Maßnahme im höchst gequetschten Bereich der Operation unterstützt, indem ein negativer Widerstand, aufgrund eines resonanten Tunnelns unter Mikrosegmenten beobachtet wurde, und durch die Berechnung einer Konduktanz, die unter Verwendung einer Standard-Einzelteilchen-Rekursiv-Green-Funktionstechnik modelliert ist [R. J. Blaikie, K. Nakazato, R. B. S. Oakeshott, J. R. A. Cleaver und N. Ahmed, Appl. Phys. Lett. 64 (1994) 118]. Der berechnete Potentialquerschnitt innerhalb einer 60 nm langen und 30 nm breiten Kontraktion ist in 8 gezeigt. Dort gibt es große (ungefähr 30 meV) Potentialfluktuationen innerhalb des Kanals, und mehr als 5 Potentialsenken sind ersichtlich für die zufällige Verunreinigungskonfiguration, die für diese Simulation benutzt wird.
Ein Testchip wurde konstruiert, der aus einem BDD-Logik-Element besteht, wie es mit Bezug auf 3 beschrieben ist, das MTJs mit Seiten-Gates in einer δ-dotierten Schicht verwendet. Klare Schalteigenschaften wurden erzielt, wie in 9 gezeigt, wobei ein 6 MHz-Hochfrequenzsignal als Taktwellenform V_c1 an den in der 3 gezeigten Knoten 2 angelegt wurde. Ströme I₂ und I₃ durch MTJ2 und MTJ3 wurden mit einer Spannung von 10 mV über dem logischen Element gemessen. Die Gate-Spannung V₃ wurde bei 0 gehalten. Wenn die Gate-Spannung V₂ auf 0 eingestellt war, flossen Elektronen auf gleiche Weise durch MTJ2 und MTJ3. Wenn V₂ erniedrigt wurde, expandierte der Coulombbarrierenbereich von MTJ2 und ein Elektronenfluß wurde von MTJ2 zu MTJ3 geschaltet.
10 zeigt eine Implementierung der logischen Funktion (X₁ + X₂) X₃ gemäß dem in 1 gezeigten BDD mittels eines BDD-Logik-Elements, das MTJs auf eine mit Bezug auf 3 beschriebene Art und Weise anwendet. Jedes Eingangssignal X weist ein komplementäres Spannungspaar ±V auf, wie in 11 gezeigt. Deshalb ist für einen Knoten Nd1 das Eingangssignal X₁ an die Seiten-Gates 6 von MTJ2 und MTJ3 angelegt. Auf ähnliche Weise ist für einen Knoten Nd2 das Eingangssignal X₂ an die Seiten-Gates von MTJ4 und MTJ5 angelegt. Taktwellenformen Φ werden an verschiedene Punkte in der Schaltung angelegt, wie in 12 gezeigt. Die Taktwellenform wird erzeugt, wie schematisch in 13 gezeigt. Vier Taktwellenformen Φ₁ – Φ₄ werden angelegt, die jeweils Phasendifferenzen aufweisen, wie in 13 gezeigt. Betrachtet man den Knoten Nd1, veranlaßt die Taktwellenform Φ₁ diskrete Elektronenpakete nacheinander durch MTJ1 zum Knoten Nd1 zu tunneln, und das Eingangssignal X₁ veranlaßt die Elektronenpakete entweder durch MTJ2 oder MTJ3 abhängig vom Wert (Zeichen) von X₁ zu tunneln, gemäß den oben mit Bezug auf 6 beschriebenen Prinzipien. Es wird festgestellt, daß MTJ1 in diesem Beispiel kein Seiten-Gate aufweist, da es nicht unbedingt erforderlich für den Betrieb der Vorrichtung ist. Ähnlich ist festzustellen, daß MTJ6 kein Seiten-Gate umfaßt. MTJ6 ist umfaßt, um die korrekte Phasenbeziehung zwischen den Signalen aufrecht zu erhalten, die durch den BDD-Baum laufen, und MTJ6 wirkt mit MTJ3 zusammen, um als ein Drehkreuz zu arbeiten. Auf ähnlich Weise wirkt MTJ7 mit MTJ4 zusammen, um als ein Drehkreuz zu arbeiten und die korrekte Phasenbeziehung für Signale aufrecht zu erhalten, die durch den BDD-logischen Baum laufen.
14 veranschaulicht eine Modifizierung, bei der ein Zweiphasentaktbereich verwendet wird, was es ermöglicht, MTJ6 und MTJ7 wegzulassen. Dies hat den Vorteil einer Vereinfachung des Aufbaus der Vorrichtung, hat aber den Nachteil eines höheren Stromverbrauchs, da die Kapazität jedes Knotens in der 14 verglichen mit der 10 höher ist. In der Praxis kann eine Kombination der mit Bezug auf die 10 und 14 beschriebenen Zweiphasen- und Vierphasentechniken in einer einzigen Schaltung kombiniert werden.
Es ist klar, daß eine Anzahl von BDD-Logik-Schaltungselementen, wie in 3 gezeigt, auf unterschiedliche Weisen kombiniert werden kann, um verschiedene BDD-Bäume zu erhalten. Dies wird allgemein in der 15 gezeigt, die als eine Modifikation der Schaltung der 14 angesehen werden kann, wobei der BDD- logische Baum allgemein in 14 gezeigt ist. Ein erster und zweiter CMOS-Inverter A1, A2 reagieren auf den Elektronenzustand der Knoten, die die Blätter L1, L2 bilden, um so eine binäre herkömmliche Ausgangsspannung an den Anschlüssen T1, T2 vorzusehen. Ein alternative Konfiguration der CMOS-Inverter-Ausgangsstufen A1, A2 ist in 16 gezeigt. Andere Ausgangsstufen können einen Ein-Elektronen-Transistor oder ein MTJ mit Gate anstatt der CMOS-Transistor-Anordnung benutzen.
Während befriedigende BDD-Logikbäume unter Verwendung von MTJs mit Seiten-Gates, wie sie mit Bezug auf die 7 und 8 beschrieben sind, konstruiert werden können, ist ein Nachteil darin zu sehen, daß das Seiten-Gate und Elektronenkanäle für alle Vorrichtungen in der gleichen Ebene aus der gleichen δ-dotierten Schicht geformt werden. Dies hat den Nachteil, daß die Schaltungskonfiguration so entworfen werden muß, daß die verschiedenen Leiterbahnen nicht übereinander liegen. Für komplizierte logische Schaltungen ist es einfacher, Vielschichtverbindungen zu verwenden, um das Layout der Schaltung zu optimieren.
Bezugnehmend auf 17 wird ein alternativer Aufbau eines MTJ gezeigt, der eine Kontraktion 15 in einer δ-dotierten Schicht 10 auf einem Substrat 11 umfaßt, wobei eine Leiterbahn 9 gemäß den mit Bezug auf 7 beschriebenen Prinzipien gebildet ist. In diesem Beispiel ist die Kontraktion 15 durch bilaterale Ausschnittsbereiche 16a, 16b auf gegenüberliegenden Seiten des Leiters 9 gebildet. Eine metallische Gate-Schicht 17, so daß eine an das Gate angelegte Spannung einen funktionell ähnlichen Effekt wie eine Spannung erzeugt, die an dem Seitengate 13 anliegt, das in 7 gezeigt ist.
Ein Beispiel für ein Herstellungsverfahren des in 17 gezeigten MTJs wird nun mit Bezug auf 18 beschrieben werden. Bezugnehmend auf 18a wuchs die δ-dotierte Schicht 10 auf dem GaAs-Substrat 11 durch MOCVD. Die δ-dotierte Schicht 10 wurde 30 nm unter der Oberfläche gebildet und mit Si bis zu einer Konzentration von 5 × 10¹² cm^–2 dotiert. Die Trägerkonzentration wird auf 4 × 10¹² cm^–2 durch Hall-Widerstandsmessungen geschätzt, die bei Temperaturen von flüssigem Helium durchgeführt werden. Nach einem Mustern des Widerstands durch eine Elektronenstrahl-Lithographie wurde Aluminium auf das Substrat mit einer Dicke von 40 nm gedampft und durch ein Lift-Oft-Verfahren gemustert, um die in 18a gezeigte Konfiguration zu erhalten.
Bezugnehmend auf 18b wurde eine Maske 19 aus 450 nm dickem PMMA auf der Struktur abgeschieden und durch eine Elektronenstrahl-Lithographie gemustert, um eine transversale Bahn 19a zu bilden. Dann wurde das GaAs-Substrat 11 isotopisch durch die Bahn 19a auf eine Tiefe von 120 nm unter Verwendung von Zitronensäure: H₂O₂ (6%) = 2 : 1-Lösung naßgeätzt, um so die Regionen 16a, 16b und die entsprechende Kontraktion 15 in der δ-dotierten Schicht 10 zu bilden.
Gold wurde mit einer Dicke von 250 nm aufgedampft und durch ein Lift-Off-Verfahren gemustert, um so die Gate-Elektrode 17 zu bilden, wie in 18c gezeigt. Dann wurde das GaAs-Substrat unter Verwendung der aufgedampften Aluminiumschicht 18 und der Aluminiumschicht 17 als Maske auf eine Tiefe von 120 nm durch eine reaktive Ionenätzmethode in SiCl₄- und Ar-Gasen geätzt, wie in 18d gezeigt, wobei GaAs aus den Bereichen 20a, 20b entfernt wird.
Danach wurde die Aluminiumschicht 18 unter Verwendung eines MF319-Entwicklers entfernt, und die in 18e gezeigte endgültige Struktur wurde gebildet. Ein Elektronenmikrobild einer Vorrichtung, die gemäß dem oben beschriebenen Verfahren gebaut ist, ist in 19 gezeigt.
Viele Modifikationen und Variationen der oben beschriebenen Beispiele der Erfindung sind möglich. Während die beschriebenen Beispiele MTJs mit Seiten-Gates nutzen, können andere Einelektronenvorrichtungen mit dem Erfordernis genutzt werden, daß ihre Barrierenspannung veränderbar ist, um das selektive Schalten auf eine analoge Weise zu der oben beschriebenen Schaltfunktion mit Seiten-Gates zu erzeugen.
Eine Anzahl von verschiedenen Techniken wurde bisher angewendet, um ultraschmale Tunnelübergänge zu realisieren, die in der BDD-logischen Vorrichtung gemäß der Erfindung verwenden werden können, umfassend eine Doppelwinkelaufdampfung von Al [G. J. Dolan, Appl. Phys. Lett. 31 (1977) 337] und eine Schottky-Gate-Beschränkung des zweidimensionalen Elektronengases (2DEG), das bei Heteroschnittstellen von GaAs/AlGaAs gebildet wird [U. Meirav, M. A. Kastner und S. J. Wind, Phys. Rev. Lett. 65 (1990) 771, und L. P. Kouwenhoven, N: C. van der Vaart, A. T. Johnson, W. Kool, C. J. P. M. Harmans, J. G. Williamson, und A. A. M. Staring, Z. Phys. B-Condensed Matter 85 (1991) 367]. In jüngster Zeit wurden Einelektroneneffekte in mehreren neuen Halbleiterstrukturen beobachtet, ein Gate in der gleichen Ebene 2DEG [H. Pothier, J. Weis, R. J. Haug, K. v. Klitzing und K. Ploog, Appl. Phys. Lett. 62 (1993) 3174], Silizium-auf-Isolator (SOI) [D. Ali und N. Ahmed, Appl. Phys. Lett. 64 (1994) 2119], Si-MOS mit zwei Gates [N. Matsuoka, T. Ichiguchi, T. Yoshimura und E. Takeda, Appl. Phys. Lett. 64 (1994) 586], und SiGe-Strukturen [D. J. Paul, J. R. A. Cleaver, H. Ahmed und T. E. Whall, Appl. Phys. Lett. 63 (1993) 631].
Metallische Einelektronentransistoren können auch in BDD-Vorrichtungen gemäß der Erfindung verwendet werden. Sie können auf vielfältige Weise hergestellt werden. Der klassische Ansatz war, die Al-Al₂O₃-Al-Struktur mit dem Oxid zu nutzen, das die schmale Tunnelbarriere bereitstellt. Das Problem des Erhaltens einer genauen Anordnung mit geringer Größe wurde überwunden, indem ein Verfahren verwendet wurde, das selbstausrichtende Strukturen ermöglicht. Eine hängende oder frei stehende Brücke eines Materials wird durch elektronenstrahllithographische Techniken hergestellt. Eine Aluminiumschicht wird bei einem Winkel auf die Brücke aufgedampft und oxydiert, um eine sehr dünne isolierende Schicht auf ihrer Oberfläche zu bilden. Eine zweite Schicht, die mit einem Winkel aufgedampft ist, überlappt die erste Schicht um einige hundert Nanometer, falls der Winkel sorgfältig gewählt ist. Dies ergibt einen Metall-Isolator-Metall-Übergang mit einer Kapazität der Größenordnung von 1 fF, und die Vorrichtung zeigt klar eine Coulombbarriere bei niedrigen Temperaturen. Die Schattenbedampfungstechnik wurde erfolgreich von einer Anzahl von Forschern angewendet. Eine Chromstruktur wurde durch Yu. A. Pashkin, L. S. Kuzmin, A. N. Tavkhedlidze, F.-J. Ahlers, T. Weimann, D. Quenter, und J. Niemeyer in International Symposium „Nanostrucures: Physics and Technology", St. Petersburg, Juni 1995 hergestellt. Chrom weist eine kleine Kornstruktur auf, die eine niedrige Potentialbarriere mit einer guten chemischen und thermalen Stabilität ergibt.
Ein anderes Verfahren wurde von Chen, Ahmed und Nakazato verwendet, wobei eine Anzahl ultrakleiner Goldinseln durch eine Bedampfung mit einem ionisierten Strahl in einem schmalen Spalt zwischen zwei engen Leitungen gebildet wurde, die durch eine hochauflösende Elektronenstrahllithografie hergestellt wurden [W. Chen, N. Ahmed, und K. Nakazato, Appl. Phys. Lett. 66 (1995) 3383]. Dies reduzierte die Inselgröße und auch die Kapazität des Übergangs auf eine beachtliche Weise. Die Struktur wurde auf einem mit SiO₂-bedeckten Si-Substrat hergestellt. Eine deutliche Coulomb-Barriere wurde bei 77 K beobachtet, und selbst bei Raumtemperaturen wurde deutlich eine Nicht-Linearität in den Strom-Spannungs-Kennlinien beobachtet. Ein anderes neuartiges Verfahren zum Herstellen metallischer Inseln in atomarer Größenordnung wurde durch Woodham und Ahmed entworfen, das die Reduktion der Inselgrößen auf das Niveau von 1 nm oder weniger ermöglichen sollte, so daß ein Betrieb von Vorrichtungen, die auf einer Coulomb-Barriere basieren, bei Raumtemperatur möglich ist [R. G. Woodham und H. Ahmed, J. Vac. Sci. Technol. B12 (1994) 3280]. Bei diesem Verfahren wird ein fokussiertes Ionenstrahlsystem mit Feld verwendet, so daß Goldionen bei einer gut gesteuerten Energie innerhalb der Reichweite von 1 keV bis < 100 eV abgesetzt werden, um ultrakleine Goldinseln auf dem Substrat zu bilden. Das Verfahren wurde verwendet, um Inseln herzustellen, die lediglich aus einigen zehn Atomen bestehen und prinzipiell fähig sind, eine Einatomlithografie zu leisten.
Ein anderes effektives Verfahren metallischer Tunnelübergänge ist, sehr dünne metallische Drähte mit einer Diskontinuität herzustellen, die durch einen Schritterfassungsbruch (step coverage break) erzeugt wird, der durch eine scharfkantige Rinne im Substrat induziert wird. Die scharfe Rinne kann in einer SiO₂-Schicht auf Si-Substrat erzeugt werden. Eine deutliche Coulomb-Barriere wurde in solchen Vorrichtungen beobachtet [S. Altmeyer, B. Spangenberg, und H. Kurz, Appl. Phys. Lett. 67 (1995) 569, und W. Langheinrich und N. Ahmed, Proceedings of the 1995 International Microprocess Conference].
Einelektronenvorrichtungen können in Halbleiterstrukturen durch das Verfahren mit geteilten Gates realisiert werden [T. J. Thornton, M. Pepper, H. Ahmed, D. Andrews, und G. J. Davies, Phys. Rev. Lett. 56 (1986) 1198], das ein elektrostatisches Pressen anwendet, um die Form eines zweidimensionalen Elektronengases bei einer GaAs-AlGaAs-Heteroschnittstelle zu variieren. Meirav et al. stellten schmale Kanäle her, die durch zwei gesteuerte Potentialbarrieren unterbrochen werden und eine einstellbare Elektronendichte aufweisen [U. Meirav, M. A. Kastner und S. J. Wind, Phys. Rev. Lett. 65 (1990) 771]. Kouwenhoven et al. stellten eine Quantenpunktstruktur mit geteiltem Gate her, bei der die Gatestruktur eine unabhängige Steuerung der Konduktanzen der zwei Tunnelbarrieren ermöglicht, die durch den Quantenpunkt von den zwei 2DEG-Führungen getrennt ist und es ermöglicht, die Anzahl der Elektronen, die im Punkt lokalisiert sind, zu variieren. Field et al. untersuchten das Verhalten seitlich eingeschlossener Quantenpunkte in enger Nähe zu einem eindimensionalen Kanal in einem getrennten elektrischen Kreis, der als ein Spannungsfühler verwendet wird [M. Filed, C. G. Smith, M. Pepper, D. A. Ritchie, J. E. F. Frost, G. A. C. Jones und D. G. Hasko, Phys. Rev. Lett. 70 (1993) 1311].
Obwohl viele verschiedene Materialsysteme verwendet wurden, um die Coulombbarriere zu zeigen, sind Siliziumvorrichtungen von besonderer Bedeutung, da das Material viel verwendet wird und Herstellungsprozesse für Metalloxyd-Halbleiter (MOS)-Transistoren entwickelt wurden, die schon für eine Einzelelektronik eingerichtet ist. Eine Vorrichtungsstruktur, die deutlich den Coulombbarriereneffekt in einem Silizium-auf-Isolator (SOI) zeigt, wurde zuerst von D. Ali und H. Ahmed in Appl. Phys. Lett. 64 (1994) 2119 nachgewiesen. Die Siliziuminsel wurde durch Source- und Drain-Kontakte getrennt, indem Tunnelübergänge in ultradünnem Silizium gebildet sind. Wenn die Kapazität einer solchen Struktur reduziert wurde, war die notwendige Bedingung e²/2C » k_BT bei annähernd Raumtemperatur erfüllt und eine Einelektronen-Kennlinie wurde beobachtet von Y. Takahashi, M. Nagase, H. Namatsu, K. Kurihara, K. Iwdate, Y. Nakajima, S. Horiguchi, K. Murase, und M. Tabe in Electron. Lett. 31 (1995) 136. SOI eignet sich nicht nur schon für eine Vielfalt von Herstellungsprozessen, die mit zukünftigen CMOS-Technologien kompatibel sind, sondern ermöglicht Vieltunnelübergangs-(MTJ-)Vorrichtungen aus Silizium. Die Vorrichtungen wurden auf einer 50 nm dicken Siliziumschicht auf einem Silizium-auf-Isolator-Substrat hergestellt, das durch eine Trennung durch eine Sauerstoffimplantation (SIMOX) gebildet ist. Das Silizium war einheitlich auf den Metallisolator durch Implantieren von 1 × 10⁴ cm^–2 Phosphor bei 20 keV dotiert und wurde bei 950°C für 30 Minuten geglüht, ursprünglich in einer oxydierenden Umgebung, um bei einer 25 nm Oxyidkappe zu wachsen und den Verlust des Dotierstoffes zu minimieren. Die Oxyidkappe wurde dann in einer gepufferten HF entfernt. Eine Elektronenstrahllithografie und Trockenätzen wurden verwendet, um einen sehr dünnen Draht in der SOI-Schicht zu definieren, und Tunnelübergangsbereiche wurden mit einer zweiten Stufe einer Elektronenstrahllithografie und einem Ätzen, das rechtwinklig zur Drahtlänge durchgeführt wurde, definiert, ohne durch das ganze Silizium zu ätzen.
Eine andere auf Silizium basierende Struktur wurde nachgewiesen von N. Matsuoka, T. Ichiguchi, T. Yoshimura und E. Takeda, in Y. Appl. Phys. 76 (1994) 5561. Sie benutzten eine MOS-Vorrichtung mit zwei Gates. Ein Gate wurde verwendet, um die Inversionsschicht zu steuern, während ein zweites gemustertes Gate oder ein Gittergate verwendet wurde, um Inseln und Tunnelübergänge zu bilden. Beide Gates wurden durch eine Elektronenstrahllithografie zwischen Source- und Drain-n+-Bereichen mit 5 mm Abstand hergestellt. Die Gates wurden durch ein 50 nm dickes SiO₂ getrennt.
Somit können alle bekannten Vorrichtungen verwendet werden, um eine kleine Anzahl von Elektronen zu isolieren, typischerweise weniger als 10 bei einem Knoten, und um die Elektronen zu unterschiedlichen Zweigen in einer BDD-Logik-Vorrichtung gemäß der Erfindung zu schalten.

Claims

Logik-Vorrichtung nach einem binären Entscheidungsdiagramm (BDD) umfassend eine Einrichtung, die eine Wurzel (R), Blätter (L1, L2), um Datenausgaben vorzusehen, Zweige (B), um Botensignale von der Wurzel an die Blätter zu senden, und zumindest einen Knoten (Ndi, 2) zum wahlweisen Schalten von Signalen in Abhängigkeit von angelegten Eingangssignalen (Xi) zwischen einem ersten oder zweiten Zweig (B1, B2) definiert, wobei der Knoten eingerichtet ist, eine elektrische Ladung bis zu einem Pegel zu empfangen, der durch eine Coulomb-Barriere begrenzt ist, eine Potentialbarriereneinrichtung (MTJ, 2, 3), die zwischen dem Knoten und dem ersten bzw. zweiten Zweig gekoppelt ist, eine Takteinrichtung (VcI), um eine Taktwellenform (φ1) vorzusehen, die ein Tunneln von Ladungsträgern zwischen dem Knoten (2) und den ersten oder zweiten Zweigen (B1, B2) verursacht, und eine Einrichtung (V2, V3) zum wahlweisen Ändern der relativen Pegel der Potentialbarriereneinrichtung in Abhängigkeit von den angelegten Steuersignalen, wodurch Ladungsträger selektiv bevorzugt zum Tunneln zwischen dem ersten oder dem zweiten Zweig und dem Knoten veranlaßt werden.
Vorrichtung gemäß Anspruch 1 umfassend einen Botensignaleingang (1) für den Knoten (2) und die Potentialbarriereneinrichtung (MTJ1) zwischen dem Eingang und dem Knoten.
Vorrichtung gemäß Anspruch 2 umfassend eine Einrichtung (VcI, Cg) zum Anlegen der Taktwellenform (φ1) an den Knoten (2).
Vorrichtung gemäß einem der vorangegangenen Ansprüche umfassend eine Vielzahl von BDD-Logik-Elementen (BDD1), die aneinander gekoppelt sind, wobei jedes Element jeweils einen Satz aus zwei der Zweige, einen verbundenen Knoten und eine Potentialbarriereneinrichtung zwischen den zwei Zweigen und dem Knoten aufweist.
Vorrichtung gemäß Anspruch 4 umfassend eine Einrichtung zum Anlegen einer Vielzahl von Taktwellenformen (φ1, φ2, φ3, φ4) an die BDD-Logik-Elemente mit einer Phasendifferenz, um Ladungsträger dazu zu veranlassen, sich von Knoten zu Knoten der Logik-Elemente zu bewegen.
Vorrichtung gemäß einem der vorangegangenen Ansprüche, wobei die Potentialbarriereneinrichtung Mehrfachtunnelbarrieren-Konfigurationen (MTJ1, MTJ2, MTJ3) aufweist.
Vorrichtung gemäß Anspruch 6, wobei die Mehrfachtunnelbarrieren-Konfigurationen mit Seiten-Gate-Elektroden (6) versehen sind.
Vorrichtung gemäß Anspruch 7 umfassend eine Einrichtung zum Anlegen der Eingangssignale (X1, X2, X3) an die Seiten-Gate-Elektroden (61, 62, 63).
Vorrichtung gemäß einem der Ansprüche 6 bis 8, wobei die Einrichtung, die die Tunnelbarrieren-Konfiguration aufweist, einen leitenden Kanal (10) umfaßt, der aus einer δ-dotierten Schicht in einem Substrat (11) gebildet wurde, wobei der Kanal einen Bereich (12, 15) eingeschränkter Breite aufweist, der die Eigenschaften eines Mehrtachtunnelübergangs zeigt.
Vorrichtung gemäß Anspruch 9 umfassend eine Seiten-Gate-Einrichtung (13, 17), die benachbart zum eingeschränkten Bereich liegt.
Vorrichtung gemäß Anspruch 10, wobei die Seiten-Gate-Einrichtung eine Leiterbahn (17) aufweist, die über dem leitenden Kanal liegt.
Vorrichtung gemäß einem der vorangegangenen Ansprüche umfassend eine Ausgabeeinrichtung (A1, A2), die an die Blätter gekoppelt ist, um ein logisches Ausgangssignal vorzusehen.
Vorrichtung gemäß Anspruch 12, wobei die Ausgabeeinrichtung einen Verstärker aufweist.