DE69613056T2

DE69613056T2 - Schnittstelleneinrichtung zwischen einem Rechner redundanter Architektur und einem Kommunikationsmittel

Info

Publication number: DE69613056T2
Application number: DE69613056T
Authority: DE
Inventors: Gerard Colas; Isabelle Pain; Patrice Toillon
Original assignee: Thales Avionics SAS
Current assignee: Thales Avionics SAS
Priority date: 1995-07-19
Filing date: 1996-06-20
Publication date: 2002-03-21
Anticipated expiration: 2016-06-21
Also published as: US5778206A; FR2737029B1; EP0755010A1; DE69613056D1; EP0755010B1; FR2737029A1

Description

Die vorliegende Erfindung betrifft eine Schnittstellenvorrichtung, die zum Anschließen eines Rechners mit redundanter Architektur und eines Kommunikationsmittels, wie z. B. einer Bussteuerung, die an mindestens einen Bus zur Übertragung digitaler Daten angeschlossen ist, ausgelegt ist.
Sie betrifft insbesondere, aber nicht ausschließlich, an Bord von Flugzeugen untergebrachte Rechner, die aufgrund des erforderlichen hohen Zuverlässigkeits- und Sicherheitsniveaus eine redundante Architektur mit mehreren Prozessoren aufweisen. Solche Rechner sind mittels einer Bussteuerschaltung mit einer Buseinheit verbunden, die es ihnen gestattet, mit den anderen elektronischen Einrichtungen des Flugzeugs zu kommunizieren.
Bei dieser Art der Anwendung tritt das Problem der Verbindung der Ausgänge der Prozessoren des Rechners mit Bussteuerschaltung auf. Dieses Problem kann mit zweierlei Lösungen gelöst werden.
Bei den Lösungen der ersten Art sendet jeder Prozessor unabhängig von den anderen Prozessoren Nachrichten auf dem Bus. Da alle Prozessoren die gleichen Anwendungen durchführen, erzeugen sie die gleichen Informationen und senden daher die gleichen Nachrichten auf dem Bus an die gleichen Empfänger. Die Empfänger müssen daher den Empfang aller als identisch erfaßten Nachrichten durchführen, sie vergleichen und sie zurückweisen, wenn sie sich unterscheiden. Diese Lösungen bringen daher eine Verarbeitungsüberlastung bei den Empfängern und bei der Bussteuerschaltung, eine Überlastung des Busses und zusätzliche Kosten mit sich, wenn man eine Steuerschaltung und einen Bus pro Prozessor einsetzt.
Ferner hängen die von den Empfängern durchgeführten Programme, die die Kontrolle der empfangenen Nachrichten umfassen müssen, daher von der materiellen Architektur der Sender ab. Folglich fehlt es diesen Lösungen an Flexibilität, wodurch die Möglichkeiten der Entwicklung unterschiedlicher Rechner eingeschränkt sind.
Bei den Lösungen der zweiten Art mit zwei redundanten Prozessoren werden die Informationen am Ausgang der Prozessoren des Rechners verglichen, wobei eine einzige Nachricht auf dem Bus gesendet wird, wenn die von den Prozessoren bereitgestellten Informationen identisch sind. Dieser Vergleichsvorgang wird im allgemeinen von jedem Prozessor durchgeführt, aber nur ein Prozessor hat beim Senden Zugriff auf die Bussteuerschaltung, während der andere Prozessor im allgemeinen die Möglichkeit hat, im Falle des Erkennens einer Abweichung die Bussteuerschaltung für ungültig zu erklären, oder den Empfängern über eine parallele Einrichtung anzuzeigen, daß die auf dem Bus gesendeten Informationen ungültig sind.
Diese Lösungen bringen daher eine Verarbeitungsüberlastung bei den Prozessoren der Sender mit sich. Ferner sind die von den Prozessoren eines einzigen Rechners ausgeführten Programme unterschiedlich, da nur ein Prozessor beim Senden Zugriff auf die Steuerschaltung hat, was zu zusätzlichen Kosten führt.
Im Dokument DE 33.28 405 ist ebenfalls eine Busschnittstellenvorrichtung vorgeschlagen, die aus zwei identischen Teilen zwischen zwei Prozessoren und einem Doppelbus besteht. Diese Vorrichtung überprüft die Informationen, die von den beiden Prozessoren gesendet werden, bevor sie diese an den Bus überträgt, wobei diese Informationen verglichen werden, und im Falle einer Abweichung trennt sich die Schnittstellenvorrichtung vom Bus ab, was auch zum Abtrennen der beiden Prozessoren führt.
Ziel der vorliegenden Erfindung ist es, diese Nachteile zu beseitigen. Zu diesem Zweck wird eine Schnittstellenvorrichtung vorgeschlagen, die dazu eingerichtet ist, einen mehrere redundante Prozessoren aufweisenden Rechner an eine Bussteuerung anzuschließen, die mit mindestens einem Bus zur Übertragung numerischer Daten verbunden ist.
Die Schnittstellenvorrichtung ist dadurch gekennzeichnet, daß sie folgendes umfaßt:
- Mittel zum Synchronisieren und Vergleichen der Anfragen zum Senden und zum Empfang von Datenblöcken, die jeweils von den Prozessoren gesendet werden, und zum Auslösen der Verarbeitung einer Anfrage, wenn diese von allen Prozessoren gesendet wird,
- Mittel zum Übertragen der Datenblöcke, die von der Bussteuerung zu senden sind oder empfangen werden, zwischen einem Austauschspeicher der Bussteuerung und den jeweiligen Arbeitsspeichern der Prozessoren, wobei der Austauschspeicher an die Schnittstellenvorrichtung angeschlossen ist, und
- Mittel zum Vergleichen der zu sendenden Datenblöcke, die jeweils von den Prozessoren geliefert werden, und zum Auslösen der Übertragung eines Datenblocks, wenn er am Ausgang aller Prozessoren identisch vorliegt, vom Arbeitsspeicher eines der Prozessoren zum Austauschspeicher der Bussteuerung, um ihn auf dem Bus zu senden.
Auf diese Weise sind in einer von den Verarbeitungsprozessoren unabhängigen Vorrichtung alle Aufgaben der Synchronisation der Prozessoren, der Datenübertragung zwischen den Prozessoren und der Bussteuerung sowie der Vollständigkeitskontrolle zusammengefaßt, die bei jedem Senden und Empfang von Daten durch eine Gruppe redundanter Prozessoren durchgeführt werden müssen. Daher sind die Prozessoren des Rechners vollständig von diesen Aufgaben befreit, und die von den Prozessoren ausgeführten Programme können damit identisch und unabhängig von der Architektur des Rechners sein, und die Verwaltung der Redundanz wird auf der Ebene der Programme transparent.
Andererseits vermeidet es die Schnittstellenvorrichtung, eine sehr strikte materielle Kopplung (für jeden einzelnen Prozessorenzyklus) zwischen den Verarbeitungsprozessoren verwirklichen zu müssen.
Gemäß einem Merkmal der Erfindung umfaßt die Schnittstellenvorrichtung ferner Mittel zur Kontrolle der Vollständigkeit jedes von der Steuerung empfangenen Datenblocks und zur Bestätigung seiner Übertragung an die entsprechenden Arbeitsspeicher der Prozessoren, wenn der Datenblock im Austauschspeicher vollständig vorliegt.
Aufgrund dieses Merkmals sind die Prozessoren ebenfalls von der Vollständigkeitskontrolle der empfangenen Informationen befreit.
Gemäß einem anderen Merkmal der Erfindung umfaßt die Schnittstellenvorrichtung Mittel zum Berechnen einer Signatur auf jedem Datenblock, der von jedem Prozessor gesendet und empfangen wird, zum Vergleichen der Signaturen der von jedem Prozessor gesendeten Blöcke untereinander, zum Hinzufügen dieser Signatur zu jedem zu sendenden Datenblock, zum Vergleichen der berechneten Signatur auf jedem empfangenen Block mit der in diesem enthaltenen und vom Sender des Blocks berechneten, und zum Erzeugen eines Statuswortes, welches das Ergebnis dieser Vergleiche aufweist, sowie eines Steuerwortes, das von der Bussteuerung erzeugt und geliefert wird, wobei dieses Statuswort an alle Prozessoren übertragen wird.
So kann jeder Prozessor die korrekte Ausführung seiner Sende- und Empfangsanfragen kontrollieren.
Die erfindungsgemäße Vorrichtung ist vorteilhafterweise an einen Speicher vom Typ FIFO angeschlossen, in dem alle Ausnahmen und Unterbrechungen gespeichert sind, die von der Bussteuerung gesendet werden, wobei dieser Speicher durch eine Anforderung zugänglich ist, die von jedem Prozessor gesendet wird.
Auf diese Weise werden die von den Prozessoren durchgeführten Verarbeitungen nicht durch die Bussteuerung unterbrochen, wobei der Erwerb der Kontexte für Ausnahmen und Unterbrechungen in bezug auf die Verarbeitungen zeitversetzt und regelmäßig erfolgt. Dies ist im Fall bestimmter kritischer Funktionen, die ein determinierendes Zeitverhalten aufweisen müssen, besonders vorteilhaft.
Nachfolgend wird eine Ausführungsform der erfindungsgemäßen Vorrichtung als nicht einschränkendes Beispiel und unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Es zeigen:
Fig. 1 schematisch einen Rechner mit zwei redundanten Prozessoren, der die erfindungsgemäße Schnittstellenvorrichtung benutzt,
Fig. 2 ein Blockschema der Schnittstellenvorrichtung,
Fig. 3 eine Ausführungsform einer Bussteuerung, und
die Fig. 4 bis 6 die Arbeitsweise der Schnittstellenvorrichtung.
Fig. 1 zeigt einen Rechner 11, z. B. der an Bord eines Flugzeugs untergebrachten Art. Er weist eine redundante Architektur mit zwei Verarbeitungsketten auf, die jeweils einen Prozessor 35,35' umfassen, der über einen Prozessorbus 41,41' an einen Speicher 36,36', der das vom Prozessor ausgeführte Programm enthält, und an einen Arbeitsspeicher 34,34', der die vom Prozessor verarbeiteten Daten enthält, angeschlossen ist.
Der Rechner 11 weist außerdem eine Bussteuerung 31 auf, die es ihm gestattet, mittels mindestens eines externen Busses 6 mit anderen an Bord des Flugzeugs untergebrachten elektronischen Systemen zu kommunizieren.
Um die Verbindung der beiden Verarbeitungsketten mit einer gemeinsamen Bussteuerung herzustellen, umfaßt der Rechner 11 ferner eine Schnittstellenvorrichtung 33, die einerseits über die Busse 41,41' und Leitungen zur Übertragung von Kontrollsignalen 42,42' an die Prozessoren 35,35' und andererseits über einen Bus 39 zur Übertragung von Adressen und Daten sowie über einen Steuerbus 40 an die Bussteuerung 31 angeschlossen ist. Ein Austauschspeicher 32, der an den Bus 39 angeschlossen ist, gestattet das Speichern der über den externen Bus 6 empfangenen und zu sendenden Nachrichten. Die Schnittstellenvorrichtung 33 ist z. B. in eine ASIC integriert.
Im Falle eines externen Busses 6 vom Typ ARINC 629 ist die Bussteuerung 31 an zwei nichtflüchtige Speicher 37, 38 angeschlossen, in denen alle Informationen gespeichert sind, welche die zu sendenden und zu empfangenden Nachrichten beschreiben. Insbesondere enthalten diese Speicher für jeden Datenblock jeder Nachricht eine als "Label" bezeichnete Kennzahl, seine Größe und seine Speicheradresse im Austauschspeicher 32.
Gemäß der Norm ARINC 629 bestehen die von einem solchen Bus übertragenen Nachrichten aus einer Folge von einem bis 31 als "Wordstrings" bezeichneten Blöcken, wobei jeder Block ein Labelwort auf 20 Bit aufweist, das den Sender der Nachricht und den Inhalt des Blocks identifiziert, gefolgt von 0 bis 256 Datenworten auf 20 Bit. Die Kennzeichnung der einem Label zugeordneten Informationen erfolgt daher nicht auf der Ebene der Nachrichten, sondern auf der Ebene der Blöcke. Folglich betreffen alle von der Bussteuerung 31 bereitgestellten Datenübertragungsdienste Blöcke und nicht Nachrichten.
Diese Datenblöcke werden auf einem Kanal des Busses 6 im Laufe periodischer Rahmen gesendet, wobei jedes an den Bus angeschlossene Terminal im Verlauf eines Rahmens nur zum Senden einer einzigen periodischen Nachricht, die mit zusätzlichen, aperiodischen Datenblöcken vervollständigt ist, falls innerhalb des Rahmen noch freie Zeit verbleibt, berechtigt ist.
Wie in Fig. 2 gezeigt ist, weist die erfindungsgemäße Schnittstellenvorrichtung 33 folgendes auf:
- eine Zentralschnittstelle 45, die gleichzeitig an die Steuerleitungen 42,42' und an die Busse 41,41' der beiden Prozessoren 35,35' angeschlossen ist und die Synchronisation der von den beiden Prozessoren 35,35' gesendeten Anfragen sowie die Übertragung von Statuswörtern zum Berichten über das Senden und den Empfang an die Prozessoren sicherstellt,
- zwei Schaltungen 46,46' zur Signaturberechnung (z. B. der Art mit Prüfsumme oder CRC: "Cyclic Redundancy Check") bezüglich des Inhalts der von der Bussteuerung 31 zu sendenden oder empfangenen Datenblöcke, wobei diese Rechenschaltungen jeweils den beiden Prozessoren zugeordnet sind,
- einen Komparator 47, der es ermöglicht, die Gleichheit der von den beiden Rechenschaltungen 46,46' erzeugten Signaturen sowie auch die Kohärenz der jeweils von den beiden Prozessoren 35,35' gesendeten Blöcke zu überprüfen,
- eine Kontrollschnittstelle 48, die insbesondere die Erzeugung eines Statuswortes für den zuletzt von der Bussteuerung durchgeführten Sende- oder Empfangsvorgang vornimmt, und
- zwei DMA (Direct Memory Access)-Übertragungsschaltungen 49,49', die es gestatten, Datenübertragungen von Speicher zu Speicher zwischen den Arbeitsspeichern 34,34' der beiden Prozessoren 35,35' und dem Austauschspeicher 32 durchzuführen.
Da die Schnittstellenvorrichtung 33 über drei Busse 41,41',39 an die beiden Prozessoren bzw. an die Bussteuerung 31 angeschlossen ist, arbeitet sie ferner mit drei unterschiedlichen Taktgebern, wobei es sich bei den ersten beiden jeweils um die der Prozessoren 35,35' und beim dritten um den der Bussteuerung 31 handelt.
Die Zentralschnittstelle 45 gestattet es insbesondere, alle Sende- oder Empfangsanfragen der Prozessoren 35,35' zu synchronisieren. Zu diesem Zweck wartet sie, wenn sie eine erste Anforderung eines Prozessors empfängt, mit einer Zeitverzögerung auf eine identische Anforderung, die vom anderen Prozessor stammt. Dann vergleicht sie die erste Anforderung mit allen vom anderen Prozessor gesendeten Anfragen. Wenn der andere Prozessor innerhalb eines bestimmten Zeitraums keine mit der ersten völlig identische Anforderung gesendet hat, sendet sie auf den Steuerleitungen 42,42' ein Fehlersignal an die beiden Prozessoren 35,35' und läßt die erste Anforderung fallen. Andernfalls aktiviert sie die Verarbeitung der Anforderung.
Die Kontrollschnittstelle 48 erlaubt es, einen Status des zuletzt von den Prozessoren 35,35' durchgeführten Sende- oder Empfangsvorgangs zu erzeugen. Zu diesem Zweck sucht sie im Austauschspeicher 32 nach dem Steuerwort, das dem gesendeten oder empfangenen Datenblock zugeordnet und von der Bussteuerung 31 aktualisiert ist, und vervollständigt es mit dem Ergebnis der Vergleiche zwischen der dem Datenblock im Austauschspeicher zugeordneten Signatur und dem Ergebnis der von den Rechenschaltungen 46,46' bezüglich des Datenblocks durchgeführten Berechnungen.
Das von der Bussteuerung 31 erzeugte Steuerwort zeigt insbesondere an, ob der Datenblock seit dem letzten Lesen aktualisiert wurde und ob von der Bussteuerung 31 Fehler bezüglich des Formats der empfangenen Daten festgestellt wurden.
Fig. 3 zeigt ein Beispiel für eine funktionale Architektur der Bussteuerung 31, die mit einem externen Bus 6 verbunden ist, der z. B. einen Sendekanal 7 und mehrere Empfangskanäle 8 aufweist, wobei jeder dieser Kanäle einer vom Typ ARINC 629 ist. Eine solche Bussteuerung umfaßt zum Senden von Nachrichten auf dem Kanal 7 des externen Busses 6:
- eine Sende-Codierungsschaltung 71, die an den Sendekanal 7 angeschlossen ist, wobei diese Schaltung das Formatieren, die Serienwandlung und die Codierung der zu sendenden Informationen durchführt,
- eine Schaltung 72 zur Steuerung des Sendeprotokolls, die die Steuerung des Protokolls (Zeitformat) zum Fällen von Entscheidungen beim Senden der Informationen auf dem Bus und die Steuerung des Raumformates der im Senden begriffenen Nachrichten durchführt,
- eine Steuerschaltung 73 für den nichtflüchtigen Sendespeicher 38, der die Beschreibung der zu sendenden Nachrichten und die Adresse dieser letzteren im Austauschspeicher 32 enthält, wobei diese Steuerschaltung 73 das Lesen der Informationen durchfülut, die jeden Datenblock einer bestimmten zu sendenden Nachricht beschreiben und im nicht flüchtigen Speicher XPP 38 enthalten sind, und
- eine Sende-Steuerschaltung 74 des Austauschspeichers 32, welche die Steuerung einer Schnittstelle 75 beim Senden zum Erwerb und zur Überwachung der zu sendenden Informationen durchführt, wobei die Schnittstelle 75 die Steuerung der unterschiedlichen Zugriffsanfragen auf den Austauschspeicher 32 über den Bus 39 durchführt.
Die Steuerung 31 umfaßt zum Empfang der auf den Empfangskanälen 8 des Busses 6 übertragenen Informationen:
- eine Mehrkanalempfangs-Decoderschaltung 76, die dazu ausgelegt ist, die Aktivität jedes Kanals zu erfassen, die Serienwandlung der auf jedem der Kanäle 8 empfangenen Informationen aufzuheben und Überwachungen auf physikalischer und teilweiser logischer Ebene für jeden einzelnen Kanal durchzuführen,
- eine Schaltung 77 zur Verwaltung des Mehrkanalempfangs, welche die Verwaltung und Überwachung der Labelwörter und der auf jedem Kanal empfangenen Daten sowie das Befehlen der für den Empfang der von jedem Kanal übertragenen Informationen durchzuführenden Verarbeitungen durchführt,
- eine Schaltung 78 zur Steuerung des nichtflüchtigen Empfangsspeichers 37, der die Beschreibung der zu empfangenden Datenblöcke und die Adresse dieser letzteren im Austauschspeicher 32 enthält, wobei diese Steuerschaltung 78 das Lesen der Informationen, die einen über einen Kanal empfangenen Datenblock beschreiben und im nichtflüchtigen Empfangsspeicher 37 enthalten sind, durchführt, und
- eine Empfangssteuerschaltung 79 des Austauschspeichers 32, welche die Verwaltung der Schnittstelle 75 beim Empfang zur Bereitstellung und Überwachung der empfangenen Informationen durchführt.
Ferner weist die Steuerung 31 eine Steuerschaltung 80 auf, die es einer externen Einheit gestattet, die verschiedenen Organe der Steuereinheit mittels eines Steuerbusses 40 zu konfigurieren, zu überwachen und zu steuern.
Es sei erwähnt, daß der Mehrkanalempfangsdecoder 76 ebenfalls an den Sendekanal 7 angeschlossen ist, um die vom Sendedecoder 71 gesendeten Datenblöcke zu empfangen. Die zu sendenden Informationen, die vom Sendedecoder 71 verwendet werden, werden ebenfalls direkt dem Mehrkanalempfangs-Steuerkreis 77 bereitgestellt, um die Kontrolle der Sendequalität durch Vergleich der gesendeten Daten mit den gleichzeitig auf dem Bus gelesenen zu gestatten.
Eine derartige Bussteuerung 31 kann vorteilhafterweise in eine ASIC integriert sein.
Die Fig. 4 bis 6 zeigen jeweils die Funktionsweise der Schnittstellenvorrichtung 33 nach Anfragen zum Senden, zur Sendekontrolle und zum Empfang, die von den Prozessoren 35,35' gesendet werden.
Wenn die Zentralschnittstelle 45 in Fig. 4 zwei von den beiden Prozessoren 35,35' stammende, absolut identische Sendeanfragen auf den Steuerleitungen 42a,42a' empfangen hat, aktiviert sie die Schaltungen 49,49', um die DMA-Übertragung des in den Anfragen bezeichneten Datenblocks 61,61' von den Arbeitsspeichern 34,34' an die Rechenschaltungen 46,46' und vom Arbeitsspeicher 34 des Prozessors 35 an den Austauschspeicher 32 unter der in den Sendeanfragen angegebenen Adresse durchzuführen. Gleichzeitig führen die Rechenschaltungen 46,46' die Berechnung der Signatur auf den zu sendenden Daten durch, und die so berechneten Signaturen werden am Eingang des Komparators 47 angelegt, wobei die von der zweiten Rechenschaltung 46' berechnete Signatur 63 zusammen mit dem zu übertragenden Block 61 in den Austauschspeicher geschrieben wird.
So besteht die Information, die auf dem Bus gesendet wird, aus dem vom Prozessor 35 erzeugten Datenblock 61 und aus der Signatur 63, die von der Rechenschaltung 46' anhand des vom Prozessor 35' erzeugten Datenblocks 61' berechnet wird. Damit könnte der Empfänger selbst im Falle einer Panne des Komparators 47, der als Einzelelement dann keine Abweichung zwischen den von den Prozessoren 35,35' gesendeten Daten erkennen würde und daher einen ungültigen Datenblock passieren ließe, den Fehler erkennen, da die Signatur 63 nicht mit dem Datenblock 61 kompatibel ist.
Wenn die von den beiden Schaltungen 46,46' berechneten Signaturen identisch sind, bestätigt der Komparator 47 das Senden, indem er die Aktualisierung mittels eines Aktualisierungsbits 62 im Steuerwort 64 anzeigt, das dem zu übertragenden Block 61 im Austauschspeicher 32 zugeordnet ist. Die Bussteuerung 31 sucht dieses Steuerwort 64 in dem Augenblick, in dem der Datenblock auf dem Bus gesendet werden muß, stellt dann fest, daß dieses Aktualisierungsbit 62 angeordnet wurde und sendet dann den Datenblock 61, dem die Signatur 63 zugeordnet ist, auf dem Sendekanal 7 des Busses 6. Wenn sich die von den beiden Schaltungen 46,46' berechneten Signaturen im Gegensatz dazu unterscheiden, wird der Fehler von der Kontrollschnittstelle 48 ausgewiesen, die ein Statuswort erzeugt, das von der Zentralschnittstelle 45 auf den Steuerleitungen 42b,42b' an die Prozessoren 35,35' übertragen wird.
Gemäß der Norm ARINC 629 hört die Bussteuerung 31 den Sendekanal 7 ab, um die Nachricht zu empfangen, die dieser gerade gesendet hat, und so kontrollieren zu können, daß das Senden korrekt abgelaufen ist. Zu diesem Zweck kann die Bussteuerung 31 den Datenblock 61 und die Signatur 63, die sie empfangen hat, wieder in einen Empfangsbereich des Austauschspeichers 32 verschieben und das Steuerwort 64 aktualisieren, welches das Ergebnis einer bestimmten Anzahl von Tests mit niedrigem Niveau ergibt, die beim erneuten Hören des gesendeten Datenblocks durchgeführt werden.
Wie in Fig. 5 gezeigt, gestattet es die Schnittstellenvorrichtung 33 den Prozessoren 35,35', den Status eines von der Bussteuerung 31 durchgeführten Sendevorgangs zu bestimmen. Dazu müssen die beiden Prozessoren an die Schnittstellenvorrichtung 33 eine Sendekontrollanfrage für einen angezeigten Datenblock senden. Wenn die Zentralschnittstelle 45 zwei identische Sendekontrollanfragen empfängt, die jeweils von den beiden Prozessoren 35,35' stammen, und solange das Empfangs-Aktualisierungsbit 62 im Austauschspeicher 32 aktiviert ist, was einem wirksamen Empfang des Datenblocks entspricht, aktiviert sie die DMA-Übertragungsschaltungen 49,49', um den Datenblock 61 und die Signatur 63, die empfangen wurden, vom Austauschspeicher 32 an die Rechenschaltungen 46,46' zu übertragen, welche die Signatur auf dem Datenblock 61 berechnen und sie mit der zugeordneten Signatur 63 vergleichen. Die Ergebnisse der Vergleiche werden an die Kontrollschnittstelle 48 gesendet, die ausgehend vom Steuerwort 64, das im Austauschspeicher 32 gelesen wurde, und von den Ergebnissen der Vergleiche ein Sendestatuswort erzeugt. Anschließend stellt die Kontrollschnittstelle 48 das Aktualisierungsbit 62 im Austauschspeicher 32 auf Null und sendet das so erzeugte Statuswort auf den Steuerleitungen 42b,42b' mittels der Zentralschnittstelle 45 an die Prozessoren 35,35'.
Wenn die Zentralschnittstelle 45 in Fig. 6 zwei identische Empfangsanfragen empfängt, die jeweils von den beiden Prozessoren 35,35' stammen, und solange das Empfangsaktualisierungsbit 69 des Steuerwortes 66 im Austauschspeicher 32 aktiviert ist, was einem wirksamen Empfang des Datenblocks entspricht, aktiviert sie die DMA- Übertragungsschaltungen 49,49', um den empfangenen Datenblock 67 vom Austauschspeicher 32 an die Arbeitsspeicher 34,34' sowie den Datenblock 67 und die empfangene Signatur 68 an die Signaturberechnungsschaltungen 46,46' zu übertragen. Diese beiden Schaltungen führen dann die Berechnung der Signatur auf dem Datenblock 67 durch, vergleichen das erhaltene Ergebnis mit der empfangenen Signatur 68 und übertragen das Ergebnis des Vergleichs an die Kontrollschnittstelle 48, die dann im Austauschspeicher 32 das dem empfangenen Datenblock 67 zugeordnete Steuerwort 66 liest. Anschließend erzeugt die Kontrollschnittstelle 48 ein Empfangsstatuswort, welches das Steuerwort 66 und die Ergebnisse der Vergleiche zusammenfasst, an die Zentralschnittstelle 45 übertragen wird und das Aktualisierungsbit 69 im Austauschspeicher 32 deaktiviert.
Um die von den Prozessoren 35,35' ausgeführten Anwendungen nicht unterbrechen zu müssen, ist ein zeitversetzter Empfangsmodus vorgesehen, bei dem die Speicherbereiche der empfangenen Datenblöcke in einem Drehpufferbereich verwaltet werden, was es somit gestattet, das Lesen der Daten durch die Prozessoren 35,35' zu verschieben, ohne Gefahr zu laufen, Daten zu löschen.
Beim zeitverzögerten Empfang aktualisiert die Bussteuerung 31 ständig einen Empfangsindex im Austauschspeicher 32, der die aktualisierte Anzahl empfangener Datenblöcke im Austauschspeicher 32 angibt. Gleichzeitig müssen die beiden Prozessoren 35,35' einen Leseindex aktualisieren, welcher der Anzahl gelesener Datenblöcke im Austauschspeicher 32 entspricht. Die Differenz zwischen diesen beiden Indices ergibt die Anzahl noch zu lesender Datenblöcke, die bei der Restprüfung etwa in der Größenordnung der Blockzahl des drehenden Pufferbereichs liegt. Ferner werden die Fälle des Löschens von Datenblöcken von der Bussteuerung 31 durch das Löschbit gesteuert, das im jedem Datenblock des Austauschspeichers 32 zugeordneten Steuerwort enthalten ist.
Um einen drehenden Pufferbereich zu leeren, müssen die beiden Prozessoren 35,35' eine Anfrage zum Lesen des Empfangsindex im Austauschspeicher 32 an die Schnittstellenvorrichtung 33 senden. Wenn die Zentralschnittstelle 45 zwei identische Anfragen der beiden Prozessoren 35,35' empfängt, gibt sie auf den Bussen 41,41' den im Austauschspeicher 32 gelesenen Empfangsindex aus. Abhängig vom Abstand zwischen den von den Prozessoren 35,35' verwalteten Indices und dem im Austauschspeicher 32 gelesenen Index, können die Prozessoren erfahren, ob es mindestens einen noch zu lesenden Datenblock im Austauschspeicher 32 gibt.
Jeder Prozessor sendet dann eine Empfangsanfrage, die einer Leseadresse im Austauschspeicher zugeordnet ist und der Basisadresse des Pufferbereichs entspricht, zu welcher der Leseindex, multipliziert mit der Größe eines Blocks, addiert ist.
Um alle Pufferbereiche zu leeren, müssen die beiden Prozessoren 35,35' erneut mit dem Lesen des Empfangsindex und dem Empfang der im Austauschspeicher 32 gespeicherten Datenblöcke beginnen. Diese Vorgänge werden z. B. an jedem Rahmenanfang durchgeführt.
Um zu vermeiden, dass die Prozessoren 35,35' in jedem Rahmen alle Pufferbereiche des Austauschspeichers 32 prüfen müssen, trägt die Schnittstellenvorrichtung 33 in einen Kellerspeicher 53 vom Typ FIFO die von der Steuereinheit 31 bereitgestellte Anzeige aller empfangenen Labels ein, wobei sie diesen gegebenenfalls ein Empfangsdatum zuordnet. Durch Zugriff auf diesen Kellerspeicher 53 können die Prozessoren 35,35' somit bestimmen, welche Blöcke während des letzten Rahmens empfangen wurden.
Zu diesem Zweck aktiviert sich die Kontrollschnittstelle 48 bei Empfang eines Signals vom Steuerbus 40, das anzeigt, dass die Steuerung 31 im zeitversetzten Empfangsmodus arbeitet, und ruft auf dem Bus 39 zum Zugriff auf den Austauschspeicher 32 die Zugriffsadresse in diesem Speicher auf, die in ausschließlicher Weise den Pufferbereich definiert.
Um weiterhin eine Unterbrechung der von den Prozessoren 35,35' durchgeführten Verarbeitungen zu vermeiden, speichert die Schnittstellenvorrichtung 33 die Ausnahme- und Unterbrechungs-Kontexte in einem zweiten Kellerspeicher 54 vom Typ FIFO. Diese Ausnahmen und Unterbrechungen werden an die Steuerung 31 gesendet und sind z. B. von der Art Ausnahme beim Senden oder Empfangen, Ausnahme auf der Ebene der Bussteuerung 31, Ausnahme hinsichtlich des Zugriffs auf die Speicher 37, 38 und 32, Unterbrechung am Anfang oder Ende eines Sende- oder Empfangsvorgangs.
Im Falle einer Ausnahme oder Unterbrechung sendet die Bussteuerung 31 an die Schnittstellenvorrichtung 33 ein Signal mit einem Code für die Art der Ausnahme oder der Unterbrechung, der mit einer Kanalnummer verbunden ist. Abhängig von dieser Information greift die Kontrollschnittstelle 48 beim Lesen auf die Register der Steuerung 31, die der Art der Ausnahme oder Unterbrechung entsprechen, und über den Steuerbus 40 auf die Kanalnummer zu und speichert im Kellerspeicher 54 die erhaltenen Informationen, nämlich:
- die Art der Ausnahme oder Unterbrechung und die Identifikation des Fehlers (der Fehler),
- die Kanalnummer und den Wert des der Ausnahme oder der Unterbrechung zugeordneten Labels, und
- den Unterbrechungsvektor.
Um auf die Kellerspeicher 53, 54 zuzugreifen, müssen die beiden Prozessoren 35,35' eine Anfrage zum Lesen eines Kellerspeichers 53, 54 senden, die an die Schnittstellenvorrichtung 33 gerichtet ist, welche nach Verarbeitung durch die Zentralschnittstelle 45 die älteste Dateneinheit eines Kellerspeichers auf den Prozessorbussen 41,41' ausgibt. Diese Register 53, 54 werden z. B. an jedem Rahmenanfang geleert.
Die Zentralschnittstelle 45 gestattet es ferner, die beiden Prozessoren 35,35' mit der Bussteuerung 31 so zu synchronisieren, dass der Abstand zwischen dem Zeitpunkt der Erzeugung der Informationen und dem Zeitpunkt des Sendens derselben durch die Bussteuerung 31 auf ein Minimum reduziert wird. Dieser Mechanismus erlaubt es, die Abfolge der Verarbeitungen mit dem Verlauf des Rahmens auf dem externen Bus 6 zu synchronisieren.
Zu diesem Zweck sendet die Bussteuerung 31 am Anfang jedes Rahmens ein Signal, das die Kontrollschnittstelle 48 aktiviert. Die Kontrollschnittstelle 48 kann dann auf dem Steuerbus 40 die von der Steuerung 31 erzeugte Adresse im nichtflüchtigen Sendespeicher 38 aufrufen, die der Adresse der Beschreiber der nächsten zu sendenden Meldung entspricht. Eine Unterbrechung der Abfolge, begleitet von der Adresse der Beschreiber der zu sendenden Meldung, wird dann an die beiden Prozessoren 35,35' übertragen, die normalerweise auf diese Unterbrechung warten müssen. Wenn diese Unterbrechung außerhalb eines zu diesem Zweck vorgesehenen Zeitfensters erfolgt, liegt eine Synchronisationsstörung eines oder beider Prozessoren in bezug auf die Steuerung 31 vor, und eine Wiederholungsverarbeitung muß durchgeführt werden.

Claims

1. Schnittstellenvorrichtung (33), die zum Anschließen eines Rechners mit mehreren redundanten Prozessoren (35, 35') an eine Bussteuerung (31) vorgesehen ist, die mit mindestens einem Bus (6) zur Übertragung digitaler Daten verbunden ist, dadurch gekennzeichnet, daß die Schnittstellenvorrichtung folgendes umfaßt:

- Mittel (45) zum Synchronisieren und Vergleichen der Anfragen zum Senden und zum Empfang von Datenblöcken, die jeweils von den Prozessoren (35, 35') gesendet werden, und zum Auslösen der Verarbeitung einer Anfrage, wenn diese von allen Prozessoren (35, 35') gesendet wird,

- Mittel (49, 49') zum Übertragen der Datenblöcke, die von der Bussteuerung (31) zu senden sind oder empfangen werden, zwischen einem Austauschspeicher (32) der Bussteuerung (31) und den jeweiligen Arbeitsspeichern (34, 34') der Prozessoren (35, 35'), wobei der Austauschspeicher (32) an die Schnittstellenvorrichtung angeschlossen ist, und

- Mittel (46, 46', 47) zum Vergleichen der zu sendenden Datenblöcke, die jeweils von den Prozessoren (35, 35') geliefert werden, und zum Auslösen der Übertragung eines Datenblocks, wenn er am Ausgang aller Prozessoren (35, 35') identisch vorliegt, vom Arbeitsspeicher (34) eines der Prozessoren (35, 35') Zum Austauschspeicher (32) der Bussteuerung (31), um ihn auf dem Bus (6) zu senden.

2. Schnittstellenvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sie mit Mitteln zur Kontrolle der Vollständigkeit jedes von der Steuerung (31) empfangenen Datenblocks und zur Freigabe seiner Übertragung an die entsprechenden Arbeitsspeicher (34, 34') der Prozessoren (35, 35'), wenn der Datenblock im Austauschspeicher (32) vollständig vorliegt, versehen ist.

3. Schnittstellenvorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß sie folgendes aufweist: Mittel (46, 46') zum Berechnen einer Signatur auf jedem Datenblock, der von jedem Prozessor (35, 35') gesendet und empfangen wird, zum Vergleichen (47) der Signaturen der von jedem Prozessor (35, 35') gesendeten Blöcke untereinander, zum Hinzufügen dieser Signatur zu jedem zu sendenden Datenblock, zum Vergleichen der berechneten Signatur auf jedem empfangenen Block mit der in diesem enthaltenen und vom Sender des Blocks berechneten, und zum Erzeugen eines Statuswortes (48), welches das Ergebnis dieser Vergleiche enthält, sowie eines Steuerwortes, das von der Steuerung (31) des Busses (6) erzeugt und geliefert wird, wobei dieses Statuswort an alle Prozessoren (35, 35') übertragen wird.

4. Schnittstellenvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sie an einen ersten Speicher (54) vom Typ FIFO angeschlossen ist, in dem alle Kontexte von Ausnahmen und Unterbrechungen gespeichert sind, die von der Steuerung (31) des Busses (6) gesendet werden, wobei dieser Speicher (54) durch eine Anforderung zugänglich ist, die von allen Prozessoren (35, 35') auf die Synchronisationsmittel (45) angewandt wird.

5. Schnittstellenvorrichtung nach einem der vorhergehenden Anspräche, dadurch gekennzeichnet, daß sie an einen zweiten Speicher (53) vom Typ FF0 angeschlossen ist, in dem die Identifikationscodes der Datenblöcke gespeichert sind, die von der Steuerung (31) des Busses (6) empfangen werden, wobei dieser Speicher (53) durch eine Anforderung zugänglich ist, die von allen Prozessoren (35, 35') auf die Synchronisationsmittel (45) angewandt wird.

6. Schnittstellenvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Synchronisationsmittel (45) es gestatten, die Prozessoren (35, 35') mit der Steuerung (31) des Busses (6) zu synchronisieren, um die Verzögerung zwischen dem Augenblick der Erzeugung der von den Prozessoren (35, 35) zu sendenden Informationen und dem Augenblick des tatsächlichen Sendens derselben auf dem Bus (6) durch die Steuerung (31) auf ein Minimum zu verringern.

7. Schnittstellenvorrichtung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß die Steuerung (31) des Busses (6) Mittel (72 bis 80) zum Empfangen des Datenblocks (61) aufweist, den sie gerade auf dem Bus (6) gesendet hat, wobei die Synchronisationsmittel (5), die es erlauben, eine Sende-Kontrollanfrage auszuführen, die von allen Prozessoren (35, 35') gesendet wird und welche die Mittel zum Berechnen einer Signatur auf dem so empfangenen Datenblock (46, 46') sowie zum Vergleichen derselben mit der Signatur (63) aktiviert, die dem Datenblock (61) zugeordnet ist, der auf dem Bus gesendet und wiedergelesen und im Austauschspeicher (32) gespeichert wird, wobei das Ergebnis dieses Vergleichs an die Mittel zum Erzeugen eines Statuswortes (48) übertragen wird.

8. Schnittstellenvorrichtung nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß der erste Speicher (54) vom Typ FIFO durch die Erzeugungsmittel (48) aktualisiert wird, die dazu eingerichtet sind, auf die Register der Steuerung (31) des Busses (6) zuzugreifen, in dem die Informationen gespeichert sind, die den Ausnahmen- oder Unterbrechungs-Zusammenhang betreffen.

9. Schnittstellenvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Datenblöcke auf dem Bus (6) innerhalb von Zeitrahmen gesendet werden, wobei die Erzeugungsmittel (48) dazu eingerichtet sind, ein Signal zu empfangen und zu verarbeiten, das am Anfang jedes Rahmens von der Steuerung (31) des Busses gesendet wird.

10. Vorrichtung nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, daß die Steuerung (31) des Busses einen rechnerunabhängigen Empfangsmodus aufweist und ein Signal sendet, wenn sie den Empfang eines Datenblocks in diesem Modus durchführt, wobei dieses Signal von den Erzeugungsmitteln (48) empfangen wird, die auf die Informationen zugreifen, welche die Identifikation des empfangenen Datenblocks und die Speicheradresse dieses Blocks im Austauschspeicher (32) betreffen und von der Steuerung (31) beim Empfang des Datenblocks im rechnerunabhängigen Modus verarbeitet werden, wobei die Erzeugungsmittel (48) diese Informationen in einen zweiten Speicher (53) vom Typ FIFO schreiben.

11. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sie in eine ASIC integriert ist.