DE69534499T2

DE69534499T2 - Frequenzstabilisierter fsk-sender

Info

Publication number: DE69534499T2
Application number: DE69534499T
Authority: DE
Inventors: M. James PROKUP; M. Gerald BREHMER
Original assignee: Lear Automotive Dearborn Inc
Current assignee: Lear Automotive Dearborn Inc
Priority date: 1994-12-21
Filing date: 1995-12-13
Publication date: 2006-05-18
Anticipated expiration: 2015-12-14
Also published as: EP0746930A1; WO1996019888A1; DE69534499D1; EP0746930B1

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Diese Erfindung bezieht sich im allgemeinen auf einen SAW-stabilisierten FSK-Sender und insbesondere auf einen SAW-stabilisierten FSK-Sender, der auf spezielle Mittenbetriebsfrequenzen abgestimmt ist, um logische "0"- und "1"-Datenbits durch eine Varaktordiode zu unterscheiden, wobei eine Abstimmspannung für die Einstellung der Kapazitanz der Varaktordiode von einem Digital-/Analogwandler stammt.
Beschreibung des Standes der Technik
Es gibt viele Anwendungen für einen kostengünstigen Hochfrequenz-(HF-)Sender, dessen Ausgangsfrequenztoleranz eng gesteuert wird, um so mit HF-Datenempfängern zu kommunizieren, die über Schmalband-HF- oder Zwischenband-(IF-)Filter verfügen, die keine automatische Frequenzsteuerung verwenden. Eine derartige Anwendung ist ein schlüsselloses Fernbedienungseingabesystem für eine Fahrzeug, bei dem eine Bedienperson bestimmte Fahrzeugfunktionen, wie etwa das Absperren und Aufsperren der Fahrzeugtüren an Orten aktivieren kann, die vom Fahrzeug entfernt sind. Ein tragbarer Sender, der von der Bedienperson des Fahrzeugs mitgeführt wird, sendet ein codiertes Signal, das eine Sequenz von codierten Datenbits enthält, die von einem Empfänger im Fahrzeug empfangen und entschlüsselt werden. Sofern die Datenbitsequenz mit einer erwarteten Datenbitsequenz im Empfänger übereinstimmt, bewirkt der Empfänger, dass die Fahrzeugfunktionen ausgeführt werden. Bei einem typischen schlüssel losen Fernbedienungseingabesystem wird die codierte Datenbitsequenz durch Frequenzmodulation (FSK) gesendet, wobei die Trägerfrequenz, die die Datenbitsequenz sendet, zwischen zwei Mittenbetriebsfrequenzen moduliert wird, um ein "0"-Bit von einem "1"-Bit zu unterscheiden.
Es versteht sich, dass Oszillatorschaltungen notwendig sind, um die Trägefrequenz zu erzeugen, damit das codierte Signal vom tragbaren entfernten Sender gesendet werden kann. Akustische Oberflächenwellen-(SAW-)Resonatoren sind einfach verfügbare Vorrichtungen, die dem Fachmann bekannt sind und Oszillationssignale erzeugen, die geeignete Frequenztoleranzen haben, die bei den oben erwähnten Anwendungen zulässig sind. Die Schaltungsabgleichkomponenten, d.h. Transistoren, Kondensatoren, Induktoren und Widerstände, die in Verbindung mit dem SAW Resonator verwendet werden, um die Oszillatorschaltung zu bilden, erhöhen die anfängliche Senderfrequenztoleranz infolge von Fertigungsabweichungen der Bauteile. Obwohl, mit anderen Worten, die Resonanzfrequenz eines SAW-Resonators innerhalb starrer Frequenztoleranzen vorhersagbar ist, verändern die Abgleichkomponenten, die als Teil der Oszillatorschaltung enthalten sind, die Resonanzfrequenz in unvorhersehbarer Weise von einer Oszillatorschaltung zur anderen. Um die Senderfrequenzen auf einen zulässigen Pegel für eine spezielle Anwendung wieder zu reduzieren, sind daher im allgemeinen bestimmte Mechanismen erforderlich, um die Mittenbetriebsfrequenz der Oszillatorschaltung einzustellen.
Bekannte Verfahren zum Einstellen der Mittenbetriebsfrequenz einer resonierenden SAW-Oszillatorschaltung umfassen das Abstimmen eines veränderbaren Kondensators oder eines veränderbaren Induktors, der als Abgleichkomponente in der Oszillatorschaltung Verwendung findet. Eine Varaktordiode ist eine Diode, die die Kapazitanz in Abhängigkeit eines Spannungspotentials ändert, das an ihr anliegt. Das US-Patent No. 5.105.162, erteilt für Fleissner et al., beschreibt eine elektrisch abgestimmte superregenerative HF-Empfängerschaltung, die einen veränderbaren Kondensator, d.h. eine Varaktordiode, enthält, die verwendet wird, um Mittenbetriebsfrequenz der Oszillatorschaltung zu ändern, die dem Empfänger zugeordnet ist. Die Varaktordiode ist zwischen eine veränderbare Abstimmspannung und ein Bezugspotential geschaltet, wobei die Abstimmspannung die Span nung über die Varaktordiode verändert. Ein Mirkoprozessor wird verwendet, um die Abstimmspannung zu steuern, die an der Varaktordiode anliegt.
US 5.254.958 bezieht sich auf eine biomedizinisches Telemetriesystem und beschreibt einen Phasenregelkreis sowie ein Verfahren zum Kompensieren von systematischen Datenfehlern in einem Phasenregelkreis und Beibehalten einer Mittenbetriebsfrequenz.
Internal Journal of Electronics, Ausgabe 70, No. 1199, Seiten 139–149, Sanyal S.K. et al.: "New Active-R Sine Wave Oscillators: Application in High Frequency CPFSK Wave Modulation" beschreibt ein mikroprozessorgesteuertes FSK-Wellenerzeugungsschema. Dieses Schema beinhaltet die Verwendung in geeigneter Weise gewichteter, umgeschalteter Abstimmwiderstände für entsprechende Frequenzen, die in Übereinstimmung mit dem 0-Bit oder 1-Bit des digitalen Wortes moduliert werden sollen. Das Schema verwendet die Ausgabe aus einem 555 Zeitgabechip mit veränderbarer Schalthäufigkeit, um Multiplexschalter zu betätigen, die verwendet werden, um die gewichteten Abstimmwiderstände mit einem Oszillator zu verbinden.
ÜBERSICHT ÜBER DIE ERFINDUNG
Gemäß der vorliegenden Erfindung wird ein Sender zum Senden einer vorbestimmten Sequenz von Datenbits und ein Verfahren zum Abstimmen eines Senders zum Senden einer ersten Frequenz sowie einer zweiten Frequenz angegeben, wie es in den beiliegenden Ansprüchen beschrieben ist.
Gemäß der Erläuterung einer Ausführungsform der vorliegenden Erfindung ist ein SAW-stabilisierter FSK-Sender beschrieben, der auf eine spezielle Mittenbetriebsfrequenz durch eine Varaktordiode unter Verwendung eines Digital-/Analogwandlers abgestimmt wird. Der Sender enthält eine HF-spannungsgesteuerte Oszillatorschaltung mit einem Verstärker und einem SAW-Resonator oder einer SAW-Verzögerungsleitung-Rückkopplungsschaltung. Die Varaktordiode ist als eine der Abgleichkomponenten der Oszillatorschaltung ent halten. Die Mittenbetriebsfrequenz der Oszillatorschaltung wird eingestellt, indem das Spannungspotential über die Varaktordiode derart geändert wird, dass die Oszillatorschaltung eine Mittenfrequenz f₀ für eine "0"-Bit und eine Mittenfrequenz f₁ für ein "1"-Bit ausgibt. Bei einer Ausführungsform wird das Spannungspotential über die Varaktordiode für die unterschiedlichen Bits dadurch umgeschaltet, dass unterschiedliche N-Bit-Abstimmcodes auf einen Digital-/Analogwandler angewendet werden.
Um die Signale der Mittenfrequenzen f₀ und f₁ anfangs so abzustimmen, dass sie innerhalb der Systemtoleranzen liegen, sind ein HF-Spektrumsanalysator oder ein Frequenzzähler und eine Steuerung vorgesehen. Die Steuerung leitet einen N-Bit-Ausgangsabstimmcode einem Mikroprozessor für den D/A-Wandler oder einen Schalthäufigkeitsabstimmcode einem Mikroprozessor für das PWM-Ausgangssignal zu. Anschließend wird die Oszillatorschaltung aktiviert und das Frequenzsignal, das von der Oszillatorschaltung gesendet wird, von einer Antenne empfangen, die dem HF-Spektrumsanalysator zugeordnet ist. Liegt das gesendete Frequenzsignal nicht innerhalb einer vorbestimmten Toleranz, bewirkt die Steuerung, dass der N-Bit-Abstimmcode für den D/A-Wandler in einer Weise erhöht oder abgesenkt wird, dass die gesendete Frequenz, die vom HF-Spektrumsanalysator empfangen wird, innerhalb der vorbestimmten Toleranz liegt. Dieser Vorgang wird für beide Frequenzen f₀ und f₁ durchgeführt. Die fertigen Abstimmcodes für die Frequenzen f₀ und f₁ werden im Mikroprozessor für den Betrieb gespeichert.
Zusätzliche Ziele, Vorteile und Merkmale der vorliegenden Erfindung werden aus der folgenden Beschreibung und den angefügten Ansprüchen in Verbindung mit den beiliegenden Zeichnungen deutlich.
Beschrieben ist zudem eine alternative Anordnung, die jedoch nicht Teil der Erfindung ist und bei der das Spannungspotential über die Varaktordiode umgeschaltet wird, indem die Schalthäufigkeit eines Impulsbreitenmodulationssignals von einem Mikroprozessor umgeschaltet wird, anstatt einen D/A-Wandler zu verwenden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist eine schematische Darstellung eines SAW stabilisierten FSK-Senders gemäß einer Ausführungsform der vorliegenden Erfindung, der durch einen Digital-/Analogwandler abgestimmt wird;
2 ist ein schematisches Blockschaltbild des Senders aus 1, das zeigt, wie der Digital-/Analogwandler zu beginn abgestimmt wird;
3 ist ein schematisches Diagramm eines SAW-stabilisierten FSK-Senders, der mit einem Impulsbreitenmodulationssignal abgestimmt wird;
4 ist ein schematisches Blockschaltbild des Senders aus 3, das darstellt, wie das Impulsbreitenmodulationssignal zu Beginn abgestimmt wird; und
5A und 5B sind Flussdiagramme, die zeigen, wie die Sender von 1 bis 4 zu beginn abgestimmt werden.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Die folgende Beschreibung des Abstimmens der Mittenbetriebsfrequenz eines SAW-stabilisierten FSK-Senders ist lediglich beispielhafter Natur und dient in keiner Weise der Beschränkung der Erfindung oder ihrer Anwendungen oder Benutzung.
1 zeigt eine schematische Darstellung einer Senderschaltung 10 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung. Die Senderschaltung 10 wird durch einen Mikroprozessor 12 gesteuert. Ein Spannungspotential V_cc von einer Batterie 14, wie etwa einer Nickelcadmiumbatterie, versorgt die Senderschaltung 10. Ein Abfolge von Funktionsschaltern S₁–S₃ sind mit Eingangsanschlüssen des Mikroprozessors 12 verbunden, um die Senderschaltung 10 zu aktivieren und zu bewirken, dass sie ein vorbestimmtes Signal sendet. Bei einer Ausführungsform ist die Senderschaltung 10 ein tragbarer Sender, der einem schlüssellosen Fernbedienungseingabesystem zugeordnet ist, bei dem die Funktionsschalter S₁–S₃ bewirken, dass der Mikroprozessor 12 eine vorbestimmte codierte Serielldatenbitnachricht rundsendet, die von einer Empfängereinheit (nicht gezeigt) empfangen wird, die einem Fahrzeug (nicht gezeigt) zugeordnet ist, wobei die Empfängereinheit bewirkt, dass die Fahrzeugfunktion ausgeführt wird, sofern die codierte Nachricht gültig ist. Takt- (CLK-), Schreib- und Datenprogrammanschlüsse sind vorgesehen, um den Mikroprozessor 12 zu programmieren und ihm Daten zuzuführen. Ein Kristalloszillator 16 erzeugt eine stabile Oszillationsfrequenz für eine Takteingabe in den Mikroprozessor 12, um den Betrieb des Mikroprozessors 12 zu steuern, wie es nach dem Stand der Technik hinlänglich bekannt ist. Die Kondensatoren C₁ und C₂ filtern den Kristalloszillator 16.
Die Senderschaltung 10 enthält eine HF-spannungsgesteuerte Oszillatorschaltung, die allgemein bei 18 dargestellt ist. Die Oszillatorschaltung 18 enthält einen Emitterverstärker, der einen linearen Bipolartransistor 20 und Gleichstromvorspannungswiderstände R₂, R₃ und R₄ enthält. Der Fachmann wird erkennen, das der Emitterverstärker durch andere Verstärker, wie etwa Basis-, Kollektor- und Feldeffekttransistorverstärker ersetzt werden kann. Die Oszillatorschaltung 18 enthält weiterhin eine Rückkopplungsschaltung mit einer SAW-Resonator-SAW Verzögerungsleitung 22, die elektrisch zwischen den Kollektoranschluss und den Basisanschluss des Transistors 20 geschaltet ist. Die Oszillatorschaltung 18 umfasst zudem Abgleichkomponenten, die Induktoren L₁ und L₂, einen Kondensator C₆ und eine Varaktordiode 24 umfassen. Es sind die Abgleichkomponenten, die die Mittenbetriebsfrequenz des SAW Resonators 22 von einem Sender zu einem weiteren in unvorhersehbarer Weise ändern. Die Anode der Varaktordiode 24 ist mit der Batterie 14 durch einen Induktor_HFC verbunden. Die Kathode der Varaktordiode 24 ist mit dem Ausgang eines Digital-/Analogwandlers (D/A) verbunden, der allgemein bei 26 dargestellt ist. Der D/A-Wandler 26 ist eine R-2R-Wderstandsreihenschaltung, die mit einer Abfolge von N Ausgangsdatenanschlüssen des Mikroprozessors 12 verbunden ist. Die R-2R-Wderstandsreihenschaltung, die als Digital-/Analogwandler arbeitet, ist nach dem Stand der Technik hinlänglich bekannt. Der Induktor L_HFC bildet eine Vorrichtung mit hoher Impedanz, die eine Gleichspannung zur Varaktordiode 24 von der Batterie 14 weiterleitet, jedoch als offene Schaltung bei HF-Betriebsfrequenzen arbeitet. Der Induktor L₁ arbeitet als Antenne zum Abstrahlen des Frequenzsignals das von der Oszillatorschaltung 18 erzeugt wird, und kann eine Induktorbahn auf einer gedruckten Schaltkarte sein, die die Komponenten der Senderschaltung 10 enthält.
Die Oszillatorschaltung 18 wird durch ein "Hoch"-Signal von einem HF-Aktivierungsausgangsanschluss des Mikroprozessors 12 aktiviert. Das "Hoch"-Signal vom HF-Aktivierungsausgangsanschluss wird dem Basisanschluss des Transistors 20 und dem SAW-Resonator 22 durch einen Strombegrenzungswiderstand R₄ zugeführt. Das Signal am Basisanschluss des Transistors 20 und dem SAW Resonator 22 bewirkt, dass die Oszillatorschaltung 18 mit einer Mittenbetriebsfrequenz resoniert, die durch die Mittenoszillationsfrequenz des SAW Resonators und die Eigenschaften der Abgleichkomponenten bestimmt ist. Die Spannung, die durch das Resonieren der Oszillatorschaltung 18 erzeugt wird, wird durch den Induktor L₁ abgestrahlt.
Datenbits, die durch die Senderschaltung 10 gesendet werden, werden durch Frequenzmodulation (FSK) gesendet. Mit anderen Worten gibt die Oszillatorschaltung 18 eine Frequenz f₀ aus, wenn ein "0"-Bit gesendet wird, und gibt eine Frequenz f₁ aus, wenn ein "1"-Bit gesendet wird. Der Mikroprozessor 12 gestattet die Sendung einer passenden Zahl von Oszillationszyklen bei f₀ und f₁ für jedes "0"- oder "1" Bit, das es dem Empfänger gestattet die Serielldatennachricht zu entschlüsseln. Um die Ausgangsfrequenz der Oszillatorschaltung 18 von f₀ zu f₁ oder von f₁ zu f₀ zu ändern und so das Bit zu ändern, das gesendet wird, wird die Kapazitanz der Varaktordiode 24 in entsprechender Weise geändert. Wenn die Kapazitanz der Varaktordiode 24 abnimmt, nimmt die Oszillationsfrequenz der Oszillatorschaltung 18 zu, und wenn die Kapazitanz der Varaktordiode 24 zunimmt, nimmt die Oszillationsfrequenz der Oszillatorschaltung 18 ab. Um die Kapazitanz an der Varaktordiode 24 einzustellen, wird eine geeignete Spannung an ihre Kathode angelegt. Die N-Bit-Ausgabe, die dem D/A-Wandler 26 zugeführt wird, bestimmt das Spannungspotential über die Varaktordiode 24 und somit die Menge der Ladung, die die Diode 24 speichern wird. Das höchstwertige Bit (MSB) der N Bitausgaben wird durch einen Widerstand R₁ der Anode der Varaktordiode 24 zugeführt, wie es dargestellt ist. Je größer das Datenwort ist, das dem D/A-Wandler 26 zugeführt wird, desto größer ist das Spannungspotential, das an der Varaktordiode 24 anliegt. Beispielsweise wird der Anode der Varaktordiode 24 eine minimale Spannung zugeführt, sofern sämtliche Bits Null sind, und es wird der Anode der Varaktordiode 24 eine maximale Spannung zugeführt, wenn alle Bit Eins sind. Demzufolge kann durch Ändern der Datenbitsequenz, die dem D/A-Wandler 26 zugeführt wird, eine Abnahme oder ein Anstieg der Oszillationsfrequenz der Oszillatorschaltung 18 erreicht werden. Der Mikroprozessor 12 speichert einen Abstimmbitcode, der dem D/A-Wandler 26 zugeführt wird, für die Frequenzen f₀ und f₁.
Der Mikroprozessor 12 überwacht die Funktionsschalter S₁ bis S₃, um zu bestimmen, ob sie aktiviert wurden. Wenn einer der Schalter S₁ bis S₃ aktiviert wurde, erzeugt der Mikroprozessor 12 einen Funktionscode in Abhängigkeit davon, welcher Schalter gedrückt wurde. Der Funktionscode wird mit einem einzigartigen Identifikations-(ID-)Code kombiniert, der in einem Speicher des Mikroprozessors 12 gespeichert ist. Die Kombination der Funktionscodebits und der ID-Codebits bilden eine Serielldatenbitnachricht, die gesendet werden soll. Eine Fahrzeugbedienperson, die es wünscht, eine Kraftfahrzeugtür aufzusperren, wenn sie sich dem Fahrzeug nähert, aktiviert beispielsweise den Funktionsschalter S₁, der einen Funktionscode mit der Bitsequenz 01 hat. Diese Bitsequenz wird mit einer ID-Codebitsequenz 0011 kombiniert, um eine Serielldatennachricht 010011 zu erzeugen. Der Mikroprozessor 12 liest das erste Bit der Serielldatennachricht. Wenn das erste Bit eine 1 ist, wird der Abstimmcode für ein 1-Bit zum D/A-Wandler 26 gesendet. Wäre das erste Bit ein 0-Bit, würde der Abstimmcode für ein 0-Bit zum D/A-Wandler 26 gesendet werden. Wenn der D/A-Wandler 26 fünf Bits empfangen hat, um den Abstimmcode zu bilden, könnte der Abstimmcode für f₀ beispielsweise 01111 und der Abstimmcode für f₁ 10000 sein. Der Mikroprozessor 12 schreitet fort, um die gesamte Datenbitnachricht auf diese Weise senden. Wenn der Mikroprozessor 12 die Serielldatenbitnachricht erzeugt, aktiviert er ebenfalls die Oszillatorschaltung 18, indem der den Aktivierungsanschluss hoch schaltet. Die N-Bit-Ausgabe des Mikroprozessors 12 sendet die Serielldatenbitnachricht zum D/A-Wandler 26 Bit für Bit, bis sämtliche Datenbits gesendet wurden. Die Oszillatorschaltung 18 wird anschließend abgeschaltet, indem der HF-Aktivierungsanschluss auf "niedrig" geschaltet wird.
2 ist ein schematisches Blockschaltbild eines Abstimmsystems 32 das zeigt, wie die Senderschaltung 10 zu Beginn auf die Frequenzen f₀ und f₁ abgestimmt wird, um innerhalb vorbestimmter Toleranzen zu liegen. Mit anderen Worten muss der Mikroprozessor 12 zu Beginn programmiert werden, um den geeigneten N-Bit-Abstimmcode für den D/A-Wandler 26 zu erzeugen, der bewirkt, dass die Varaktordiode 24 die geeignete Kapazitanz hat, um so die Oszillatorschaltung 18 in die Lage zu versetzen f₀ und f₁ innerhalb der erforderlichen Toleranzen des Systems zu erzeugen. Das System 32 enthält einen Sender 34, der die Senderschaltung 10 repräsentieren soll, die oben erläutert wurde. Der Sender 34 enthält einen Mikroprozessor 36, der derselbe wie der oben erwähnte Mikroprozessor 12 ist. In ähnlicher Weise stellen Schaltereingänge 38 die Schalter S₁ bis S₃ dar, stellt eine Programmschnittstelle 40 eine Schnittstelle bereit, um die Takt-, Schreib-, und Dateneingaben dem Mikroprozessor 36 zuzuführen und stellt eine Taktschaltung 42 den Kristalloszillator 16 sowie die Kondensatoren C₁ und C₂ dar. Die Oszillatorschaltung 18 ist als Oszillatorschaltung 44 dargestellt, die einen Emitterverstärker 46, eine SAW-Resonator-Rückkopplungsschaltung 48, eine Varaktordiode 50, einen Induktor L₁, der als Antenne dient, und die Abgleichkomponenten Induktor L₂ und Kondensator C₁ enthält. Die N Datenbits vom Mikroprozessor 36 werden einem D/A-Wandler 52 zugeführt, der den D/A-Wandler 26 darstellt.
Jeder Sender hat einen einzigartigen ID-Code. Darüber hinaus unterscheiden sich die "1"-Bit- und "0"-Bit-Abstimmcodes für jeden einzelnen Sender, da sich die SAW-Resonatoren, die Varaktordioden, die Induktoren und andere Frequenzvorrichtungen unterscheiden. Um zu Beginn die Ausgangsfrequenzen f₀ und f₁ des Senders 34 so abzustimmen, dass sie in zulässigen Toleranzen liegen, ist ein HF-Spektrumsanalysator 54 vorgesehen, der als Frequenzzähler arbeitet. Eine Steuerung 56 steuert den HF-Spektrumsanalysator 54 und verbindet diesen mit dem Sender 34 durch die Programmschnittstelle 40. Die Steuerung 56 schreibt das Anfangssoftwareprogramm für die Betätigung des Mikroprozessors 36 in einen Speicher des Mikroprozessors 36 über eine Schreibleitung. Die Steuerung 56 gibt zudem einen Ausgangs-N-Bit-Abstimmcode für f₀ und f₁ in den Mikroprozessor 36 ein. Anschließend weist die Steuerung 56 den Mikroprozessor 36 an, die Oszillatorschaltung 44 zu aktivieren und den Ausgangs-N-Bit-Abstimmcode für f₀ an den D/A-Wandler 52 auszugeben. Die Steuerung 56 hat die Möglichkeit, einen Ausgangs-f₀-Abstimmcode als niedrigstwertige Bitsequenz einzustellen, die den niedrigsten Frequenzwert für f₀ erzeugt, wobei es jedoch im allgemeinen etwa bekannt ist, wie die geeigneten Ausgangsbits für jeden Abstimmcode beschaffen sein sollten, weshalb es somit effizienter ist, eine Abfolge von Ausgangsbits in der Nähe dieses Wertes zu erzeugen.
Sobald der N-Bit-Abstimmcode dem D/A-Wandler 52 zugeführt ist, wird das Signal, das durch die Antenne L₁ gesendet wird, durch die Antenne 58 empfangen, die dem Spektrumsanalysator 54 zugeordnet ist. Der Spektrumsanalysator 54 ermittelt die Frequenz des Signals, das von der Antenne 58 empfangen wird, und sendet ein Signal, das für diese Frequenz kennzeichnend ist, zur Steuerung 56. Das Signal, das von der Antenne 58 empfangen wird, wird mit einer gewünschten f₀-Frequenz verglichen, die in der Steuerung 56 gespeichert ist. Die gewünschte f₀-Frequenz, die in der Steuerung 56 gespeichert ist, repräsentiert die Frequenz, die ein Empfänger vom Sender 34 suchen wird, wenn dieser in Verwendung ist. Die Steuerung 56 ermittelt, ob die Frequenz des Signals, das durch die Antenne 58 empfangen wird, innerhalb einer festgelegten Toleranz liegt, wenn sie mit der gewünschten Frequenz verglichen wird. Liegt das empfangene Frequenzsignal außerhalb der festgelegten Toleranz, erhöht oder verringert der Mikroprozessor 36 den N-Bit-Abstimmcode dementsprechend. Dieser Vorgang wird wiederholt, bis die gesendete Frequenz innerhalb der Frequenztoleranzgrenze für die f₀-Grenze liegt. Der entsprechende N-Bit-Abstimmcode wird anschließend im Mikroprozessor 36 als f₀-Frequenzabstimmcode gespeichert. Dieser Vorgang wird für das "1"-Bit wiederholt. Sobald die "0"-Bit- und "1"-Bit-Abstimmcodes ermittelt und gespeichert sind, werden diese Codes in einen Permanentspeicher im Mikroprozessor 36 zusammen mit einem einzigartigen Sender-ID-Code gespeichert.
3 zeigt ein schematisches Diagramm einer Senderschaltung 68, die ähnliche Komponenten wie die Senderschaltung 10 enthält, die oben erläutert wurde. Die Senderschaltung 68 enthält einen Mikroprozessor 70, der von einer Batterie 72 versorgt wird, Funktionsschalter S₁ bis S₃, CLK-, Schreib-, und Datenprogrammeingangsanschlüsse sowie einen Kristalloszillator 74. Weiterhin enthält die Senderschaltung 68 eine HF-spannungsgesteuerte Oszillatorschaltung 76 mit einem Emitterverstärker, der einen Bipolartransistor 78 enthält, Gleichstromvorspan nungswiderständen R₂, R₃ und R₄, einer SAW Resonator-Rückkopplungsschaltung 80 und einer Varaktordiode 82. Die Rückkopplungsschaltung 80 enthält zudem Abgleichkomponenten L₁, L₂ und C₆, wobei L₁ eine abstrahlende Antenne ist. Der Betrieb dieser Komponenten wie auch anderer Komponenten, die nicht speziell erwähnt sind, die der Senderschaltung 68 zugeordnet sind, ist identisch zu den ähnlichen Komponenten der Senderschaltung 10, die oben erläutert wurde.
Anstelle eines D/A-Wandlers zum Erzeugen des Abstimmsignals für die Varaktordiode 82, verwendet die Senderschaltung 68 ein Impulsbreitenmodulations-(PWM-)Ausgangssignal, das aus dem Mikroprozessor 70 gewonnen wird und das der Anode der Varaktordiode 82 durch einen Spannungsbegrenzungswiderstand R₁ zugeführt wird, wie es dargestellt ist. Die Breite der Impulse des Impulsbreiten-Modulationsausgangssignals aus dem Mikroprozessor 70 stellt die Schalthäufigkeit des Impulsbreiten-Modulationsausgangssignals dar. Die Schalthäufigkeit des Impulsbreitenmodulationsausgangs ist durch einen Schalthäufigkeitsabstimmcode in einem Speicher des Mikroprozessors 70 festgelegt. Der Schalthäufigkeitsabstimmcode kann durch eine beliebige geeignete Zahl von Bits dargestellt werden, die genug Bitwerte erzeugen, um die Frequenz der Oszillatorschaltung 76 auf eine gewünschte Frequenz innerhalb der zulässigen Toleranz abzustimmen. Bei einem Beispiel ist der Abstimmcode für die f₀-Frequenz die Bitsequenz 011 und der Abstimmcode für die f₀-Frequenz die Bitsequenz 100. Die Periode der Impulse des Impulsbreitenmodulationssignals ist deutlich kürzer als die Periode zum Senden eines Datenbits. Der Impulsbreitenmodulationsausgang wird durch den Widerstand R₁ und einen Kondensator C₄ tiefpassgefiltert, bevor er der Varaktordiode 82 zugeführt wird. Die Länge der Zeit, die die Impulse hoch sind, wenn sie der Anode der Varaktordiode 82 zugeführt werden, bestimmt, wie lange sich die Anode der Varaktordiode 82 auf dem Spannungspotential des PWM-Signals befinden wird. Je länger das Spannungspotential an der Anode der Varaktordiode 82 hoch ist, desto mehr Ladung wird in der Varaktordiode 82 gespeichert. Daher wird durch Zuführen der PWM-Signale unterschiedlicher Impulsbreiten der Varaktordiode 82 die Kapazitanz der Varaktordiode 82 derart geändert, dass die Mittenfrequenz der Oszillatorschaltung 76 eingestellt wird und "0"- und "1"-Bits unterschieden werden. Das Impulsbreitenmodulationsausgangssignal aus dem Mikroprozessor 70 kann in einer Software erzeugt werden.
4 zeigt ein schematisches Blockschaltbild eines Abstimmsystems 86, das einen Sender 88 enthält, der die Empfängerschaltung 68 repräsentiert, die oben beschrieben wurde. Der Sender 88 enthält einen Mikroprozessor 90, der den Mikroprozessor 70 repräsentiert. Der Mikroprozessor 90 enthält Schaltereingänge, die für die Funktionsschalter S₁ bis S₃ stehen, eine Programmschnittstelle 94, um eine Schnittstelle für die Takt-, Schreibe- und Datenprogrammeingaben zu bilden, die dem Mikroprozessor 70 zugeführt werden, und eine Taktschaltung 96, die den Kristalloszillator 74 sowie den Kondensator C₁ und C₂ repräsentiert. Der Sender 88 enthält zudem eine Oszillatorschaltung 96, die einen Emitterverstärker 98, eine SAW-Resonator-Rückkopplungsschaltung 100 und eine Varaktordiode 102 beinhaltet. Ein Induktor L₁ arbeitete als abstrahlende Antenne.
Das System 86 umfasst zudem einen HF-Spektrumsanalysator 104 mit einer Antenne 106. Der Spektrumsanalysator 104 wird durch eine Steuerung 108 gesteuert, die Ausgangsleitungen zu den Takt-, Daten- und Schreibeingangsleitungen aufweist, die zur Programmschnittstelle 94 führen. Der Spektrumsanalysator 104 und die Steuerung 108 arbeiten in derselben Art wie der Spektrumsanalysator 54 und die Steuerung 56, die oben beschrieben wurden. Wenn die Ausgangsabstimmcodes entweder für die f₀-Frequenz oder die f₁-Frequenz zum Mikroprozessor 90 durch die Steuerung 108 gesendet werden und die Steuerung 108 den Mikroprozessor 90 aktiviert, empfängt die Antenne 106 das Frequenzsignal, das vom Induktor L₁ abgestrahlt wird. Wenn das empfangene Frequenzsignal nicht innerhalb der festgelegten Toleranzen liegt, bewirkt die Steuerung 108, dass der Mikroprozessor 90 den Abstimmcode für das PWM-Ausgangssignal dementsprechend erhöht oder verringert, so dass das Frequenzsignal, das durch die Antenne L₁ abgestrahlt wird, erhöht oder verringert wird. Sobald das Signal, das durch die Antenne 106 empfangen wird, innerhalb der vorbestimmten Toleranzen liegt, wird der entsprechende Schalthäufigkeitscode im Speicher des Mikroprozessors 90 für f₀ und f₁ gespeichert.
5A und 5B zeigen ein Flussdiagramm 112, das den Vorgang erläutert, wie die Ausgangsfrequenz der Sender 34 und 88 durch einen Programmvorgang zu Be ginn abgestimmt werden. Ein Block 114 stellt die Initiierung des Abstimm- und Programmiervorgangs dar, um die vorbestimmten Abstimmfrequenzen f₀ und f₁ zu erzeugen. Ein Block 116 zeigt die Verbindung der Steuerung 56 mit dem Mikroprozessor 36 oder der Steuerung 108 mit dem Mikroprozessor 90. Ein Block 118 zeigt das Laden des Abstimmprogramms in die Mikroprozessoren 36 oder 90. Ein Block 120 stellt das Inkraftsetzen der Oszillatorschaltungen 44 oder 96 am HF-Aktivierungsanschluss dar, um so die Oszillatorschaltungen 44 oder 96 zu aktivieren. Ein Block 122 zeigt das Einstellen des Ausgangsabstimmcodes für f₁ als N-Bit-D/A-Wandler-Ausgangsabstimmcode oder Impulsbreitenmodulations-Schalthäufigkeits-Ausgangsabstimmcode. Ein Block 124 stellt die Bestimmung der gesendeten Frequenz in den Steuerungen 58 oder 108 bzw. aus den Spektrumsanalysatoren 54 oder 104 für den Ausgangs-f₁-Abstimmcode. Ein Entscheidungsdiamant 126 bestimmt, ob die gesendete Frequenz innerhalb einer vorbestimmten Toleranzgrenze von f₁ liegt. Ist die Antwort auf die Frage, ob die gesendete Frequenz innerhalb der Toleranzgrenze liegt, nein, bestimmt der Entscheidungsdiamant 128, ob die gesendete Frequenz größer oder kleiner ist als f₁. Ist die gesendete Frequenz größer als f₁, dann wird der N-Bit-Abstimmcode für den D/A-Wandler 52 um Eins verringert, oder der Abstimmcode für die Schalthäufigkeit des Impulsbreitenmodulationsausgangs wird um Eins verringert, wie es mit Block 130 dargestellt ist. Ist die gesendete Frequenz geringer als die vorbestimmte f₁, dann wird der N-Bit-Abstimmcode für den D/A-Wandler 52 um Eins erhöht, oder der Abstimmcode für die Schalthäufigkeit des Impulsbreitenmodulationsausgangs wird um Eins erhöht, wie es mit Block 132 gezeigt ist. Natürlich ist es möglich, die Abstimmcodes um mehr als Eins zu erhöhen oder zu verringern, sofern die gesendete Frequenz deutlich außerhalb der Toleranzgrenze liegt. Sobald der Abstimmcode für f₁ eingestellt ist, kehrt der Vorgang zum Schritt des Lesens der gesendeten Frequenz bei Block 124 zurück, bis die Antwort beim Entscheidungsdiamant 126, ob die gesendete Frequenz innerhalb der Toleranzgrenze liegt, ja ist.
Sobald die gesendete Frequenz innerhalb der Toleranzgrenze liegt, wird der Abstimmcode für f₁ in der Steuerung 56 oder 108 gespeichert, wie es mit Block 134 gezeigt ist. Anschließend wird der Vorgang für den f₀-Abstimmcode initiiert. Bei Block 136 wird der Ausgangsabstimmcode für f₀ für den N-Bit-DIA-Wandler-Abstimmcode oder den Schalthäufigkeitsabstimmcode eingestellt. Ein Block 138 zeigt die Bestimmung der gesendeten Frequenz in den Steuerungen 58 oder 108 aus den Spektrumsanalysatoren 54 bzw. 104. Ein Entscheidungsdiamant 140 bestimmt, ob die gesendete Frequenz innerhalb der vorbestimmten Toleranzgrenze von f₀ liegt. Ist die Antwort auf die Frage, ob die gesendete Frequenz innerhalb der Toleranzgrenze liegt, nein, bestimmt ein Entscheidungsdiamant 142, ob die gesendete Frequenz größer oder kleiner als die vorbestimmte Frequenz f₀ ist. Ist die gesendete Frequenz größer als f₀, dann wird der N-Bit-Abstimmcode um Eins für den D/A-Wandler 52 verringert, oder der Abstimmcode für die Schalthäufigkeit des Impulsbreitenmodulationsausgangs wird um Eins verringert, wie es mit dem Block 144 gezeigt ist. Wenn die empfangene Frequenz kleiner als f₀ ist, dann wird der N-Bit-Abstimmcode für den D/A-Wandler 52 um Eins erhöht, oder es wird der Abstimmcode für die Schalthäufigkeit des Impulsbreitenmodulationsausgangs um Eins erhöht, wie es Block 146 zeigt. Sobald der Abstimmcode für f₀ eingestellt ist, kehrt der Vorgang zum Schritt des Lesens der gesendeten Frequenz bei Block 138 zurück, bis die Antwort beim Entscheidungsdiamant 140, ob die gesendete Frequenz innerhalb der Toleranzgrenzen liegt, ja ist.
Sobald die gesendete Frequenz innerhalb der Toleranzgrenze ist, wird der Abstimmcode für f₀ in der Steuerung 56 oder 108 gespeichert wie es mit Block 148 dargestellt ist. Der Sender-ID-Code wird anschließend in den Mikroprozessor 36 oder 90 von einer Zufallszahl geschrieben, die in der Steuerung 58 oder 108 erzeugt wird, wie es mit Block 150 gezeigt ist. Als nächstes laden die Steuerungen 58 oder 108 das Senderprogramm, den f₀-Abstimmcode, den f₁-Abstimmcode und den ID-Code in den Speicher des Mikroprozessors 36 oder 90, wie es Block 152 zeigt. Sobald der Mikroprozessor 36 oder 90 programmiert ist und die Abstimmfrequenzen eingestellt sind, ist der Sender 38 oder 88 betriebsbereit und der Programmablauf beendet, wie durch Block 154 dargestellt.
Die vorangegangene Erläuterung beschreibt und erklärt lediglich beispielhafte Ausführungsformen der vorliegenden Erfindung. Der Fachmann wird aus einer derartigen Beschreibung sowie den beiliegenden Zeichnungen und Ansprüchen auf einfache Weise erkennen, das unterschiedliche Änderungen, Modifikationen und Variationen vorgenommen werden können, ohne vom Geltungsbereich der Erfindung abzuweichen, wie er in den folgenden Ansprüchen definiert ist.

Claims

Sender (10) zum Senden einer vorbestimmten Sequenz von Datenbits durch Frequenzmodulation, wobei der Sender eine erste Frequenz f₀, um ein "0"-Bit darzustellen, und einen zweite Frequenz f₁ sendet, um ein "1"-Bit darzustellen, und der Sender (10) enthält: einen Mikroprozessor (12, 36), der den Betrieb des Senders (10) steuert, wobei der Mikroprozessor (12, 36) die Datenbitsequenz erzeugt; eine Oszillatorschaltung (18, 44), die ein Frequenzausgangssignal erzeugt, das der Datenbitsequenz entspricht, wobei die Oszillatorschaltung (18, 44) eine Komponente (24, 50) enthält, die die Mittenbetriebsfrequenz der Oszillatorschaltung (18, 44) abstimmt; und einen Digital/Analogwandler (26, 52), der auf einen N-Bit-Abstimmcode vom Mikroprozessor (12, 36) reagiert, wobei der Digital/Analogwandler (26, 52) einen Ausgang hat, der mit der Komponente (24, 50) verbunden ist, die die Oszillatorschaltung (18, 44) abstimmt, wobei der N-Bit-Abstimmcode, der dem Digital/Analogwandler (26, 52) zugeführt wird, ein Steuersignal einstellt, das der Komponente (24, 50) zugeführt wird, die die Frequenz der Oszillatorschaltung (18, 44) derart abstimmt, dass ein erster N-Bit-Abstimmcode dem Digital/Analogwandler (26, 52) zugeführt wird, um die erste Frequenz f₀ zu senden, und ein zweiter N-Bit-Abstimmcode dem D/A-Wandler (26, 52) zugeführt wird, um die zweite Frequenz f₁ zu senden, wobei das Steuersignal ein Spannungspotential enthält, das dem N-Bit-Abstimmcode entspricht.
Sender (10) nach Anspruch 1, bei dem der Digital/Analogwandler (26, 52) eine R-2R-Widerstandsreihenschaltung ist.
Sender (10) nach Anspruch 1, bei dem der Sender (10) auf die Steuerung (56) reagiert, um den Sender (10) abzustimmen, wobei die Steuerung (56) so betrie ben werden kann, dass sie bewirkt, dass der Mikroprozessor (12, 36) einen Ausgangs-N-Bit-Abstimmcode an den Digital/Analogwandler (26, 52) für die erste Frequenz f₀ ausgibt und die Oszillatorschaltung (18, 44) aktiviert, ein Frequenzzähler (54) auf ein erstes Frequenzsignal reagiert, das vom Sender (10) gesendet wird, die Steuerung (56) auf ein Signal reagiert, das für das erste Frequenzsignal kennzeichnend ist, das vom Frequenzzähler (54) gesendet wird, die Steuerung (56) das erste gesendete Frequenzsignal mit der ersten Frequenz f₀ vergleicht, um zu bestimmen, ob das erste gesendete Frequenzsignal innerhalb einer vorbestimmten Toleranz der ersten Frequenz f₀ liegt, und die Steuerung (58) so betrieben werden kann, dass sie den Mikroprozessor (12, 36) veranlasst, den Ausgangs-N-Bit-Abstimmcode für die erste Frequenz f₀ in Abhängigkeit davon zu erhöhen oder zu verringern, ob das erste gesendete Frequenzsignal größer oder geringer ist als die erste Frequenz f₀, wenn das erste gesendete Frequenzsignal nicht innerhalb der vorbestimmten Toleranz liegt.
Sender (10) nach Anspruch 3, bei dem die Steuerung (56) so betrieben werden kann, dass sie bewirkt, dass der Mikroprozessor (12, 36) einen Ausgangs-N-Bit-Abstimmcode an den Digital/Analogwandler für die zweite Frequenz f₁ sendet, wobei der Frequenzzähler (54) auf ein zweites gesendetes Frequenzsignal vom Sender (10) reagiert, die Steuerung (56) auf ein Signal reagiert, das für das zweite gesendete Frequenzsignal vom Frequenzzähler (54) kennzeichnend ist, die Steuerung (56) das zweite gesendete Frequenzsignal mit der zweiten Frequenz f₁ vergleicht, um so zu ermitteln, ob das zweite gesendete Frequenzsignal innerhalb einer vorbestimmten Toleranz der zweiten Frequenz f₁ liegt, und die Steuerung (56) so betrieben werden kann, das sie bewirkt, dass der Mikroprozessor (12, 36) den Ausgangs-N-Bit-Abstimmcode für die zweite Frequenz f₁ in Abhängigkeit davon erhöht oder verringert, ob das zweite gesendete Frequenzsignal größer oder kleiner als die zweite Frequenz f₁ ist, wenn das zweite gesendete Frequenzsignal nicht innerhalb der vorbestimmten Toleranz liegt.
Sender (10) nach Anspruch 1, bei dem die Komponente (24, 50), die die Oszillatorschaltung (18, 44) abstimmt, eine Varaktordiode ist.
Sender (10) nach Anspruch 1, bei dem die Oszillatorschaltung (18, 44) einen Verstärker und eine akustische Oberflächenwellen-Rückkopplungsschaltung enthält.
Verfahren zum Abstimmen eines Senders (10) um eine Datenbitsequenz zu senden, wobei der Sender eine erste Frequenz f₀, um ein "0"-Bit darzustellen, und eine zweite Frequenz f₁ sendet, um ein "1"-Bit darzustellen, und das Verfahren folgende Schritte enthält: Bereitstellen eines Mikroprozessors (12, 36), der den Betrieb des Senders (10) steuert; Bereitstellen einer Oszillatorschaltung (18, 44), die ein vorbestimmtes Frequenzausgangssignal erzeugt, wobei die Oszillatorschaltung (18, 44) eine Komponente (24, 50) enthält, die die Mittenbetriebsfrequenz der Oszillatorschaltung (18, 44) abstimmt; und Bereitstellen eines Digital/Analogwandlers (26, 52), der einen N-Bit-Abstimmcode vom Mikroprozessor (12, 36) empfängt, wobei der Digital/Analogwandler (26, 52) ein Steuersignal der Komponente (24, 50) zuführt, die die Mittenbetriebsfrequenz der Oszillatorschaltung (18, 44) abstimmt, wobei der N-Bit-Abstimmcode das Steuersignal steuert, das der Komponente (24, 50) zugeführt wird, die die Frequenz der Oszillatorschaltung (18, 44) derart steuert, dass ein erster N-Bit-Abstimmcode dem Digital/Analogwandler (26, 52) zugeführt wird, um die erste Frequenz f₀ zu senden, und ein zweiter N-Bit-Abstimmcode dem Digital/Analogwandler zugeführt wird, um die zweite Frequenz f₁ zu senden, wobei das Steuersignal ein Spannungspotential enthält, das dem N-Bit-Abstimmcode entspricht.
Verfahren nach Anspruch 7, weiterhin enthaltend die Schritte des Bereitstellens eines Frequenzzählers (54) und des Bereitstellens einer Steuerung (56), wobei der Schritt des Bereitstellens einer Steuerung (56) die Verwendung der Steuerung (56) derart beinhaltet, dass sie bewirkt, dass der Mikroprozessor (12, 36) einen Ausgangs-N-Bit-Abstimmcode an den Digital/Analogwandler (26, 52) für die erste Frequenz f₀ ausgibt und die Oszillatorschaltung (18, 44) aktiviert, wobei der Schritt des Bereitstellens eines Frequenzzählers (54) die Verwendung des Frequenzzähler (54) derart beinhaltet, dass er ein erstes Frequenzsignal empfängt, das durch den Sender (10) gesendet wird, wenn die Steuerung (54) die Oszillatorschaltung (18, 44) aktiviert, wobei die Steuerung (56) auf ein Signal reagiert, das für das erste gesendete Frequenzsignal vom Frequenzzähler (54) kennzeichnend ist, und die Steuerung (56) das erste gesendete Frequenzsignal mit der ersten Frequenz f₀ vergleicht, um zu ermitteln, ob das erste gesendete Frequenzsignal innerhalb einer vorbestimmten Toleranz der ersten Frequenz f₁ liegt, die Steuerung bewirkt, dass der Mikroprozessor den Ausgangs-N-Bit-Abstimmcode für die erste Frequenz f₀ in Abhängigkeit davon erhöht oder verringert, ob das erste gesendete Frequenzsignal größer oder kleiner ist als die erste Frequenz f₀, sofern das erste gesendete Frequenzsignal nicht innerhalb der vorbestimmten Toleranz liegt.
Verfahren nach Anspruch 8, bei dem die Schritte des Bereitstellens eines Frequenzzählers (54) und des Bereitstellens einer Steuerung (56) die Verwendung der Steuerung (56) beinhalten, um den Mikroprozessor (12, 36) zu veranlassen, einen Ausgangs-N-Bit-Abstimmcode an den Digital/Analogwandler (26, 52) für die zweite Frequenz f₁ auszugeben, wobei der Schritt des Bereitstellens eines Frequenzzählers (54) die Verwendung des Frequenzzählers (54) beinhaltet, um ein zweites gesendetes Frequenzsignal vom Sender (10) zu empfangen, die Steuerung (56) auf ein Signal reagiert, das für das zweite gesendete Frequenzsignal vom Frequenzzähler (54) kennzeichnend ist, die Steuerung (56) das zweite gesendete Frequenzsignal mit der zweiten Frequenz f₁ vergleicht, um zu ermitteln, ob das zweite gesendete Frequenzsignal innerhalb einer vorbestimmten Toleranz der zweiten Frequenz f₁ liegt, und die Steuerung (56) den Mikroprozessor (12, 36) veranlasst, den Ausgangs-N-Bit-Abstimmcode für die zweite Frequenz f₁ in Abhängigkeit davon zu erhöhen oder zu vermindern, ob das zweite gesendete Frequenzsignal größer oder geringer ist als die zweite Frequenz f₁, wenn das zweite gesendete Frequenzsignal nicht innerhalb der vorbestimmten Toleranz liegt.
Verfahren nach Anspruch 7, bei dem der Schritt des Bereitstellens einer Oszillatorschaltung (18, 44) das Bereitstellen einer Oszillatorschaltung (18, 44) beinhaltet, die eine Varaktordiode enthält, die die Mittenbetriebsfrequenz der Oszillatorschaltung abstimmt.
Verfahren nach Anspruch 7, bei dem der Schritt des Bereitstellens einer Oszillatorschaltung (18, 44) das Bereitstellen einer Oszillatorschaltung (18, 44) beinhaltet, die einen Verstärker und eine akustische Oberflächenwellen-Rückkopplungsschaltung enthält.