DE69426532T2

DE69426532T2 - Selbstjustierende fensterschaltung mit zeitsteuerung

Info

Publication number: DE69426532T2
Application number: DE69426532T
Authority: DE
Inventors: Bryan Bruins; Paul Moore
Original assignee: Gennum Corp
Current assignee: Gennum Corp
Priority date: 1993-10-26
Filing date: 1994-10-26
Publication date: 2001-05-31
Anticipated expiration: 2014-10-27
Also published as: DK0726011T3; DE69426532D1

Description

GEBIET DER ERFINDUNG

Die vorliegende Erfindung betrifft eine Impulsdetektorschaltung. Insbesondere betrifft die vorliegende Erfindung eine selbstjustierende Fensterschaltung mit einer Zeitsteuerung, die zum Einsatz in einer monolithisch integrierten Videoimpulstrennerschaltung geeignet ist.

HINTERGRUND DER ERFINDUNG

Videosignale, insbesondere solche, die über Satelliten übertragen werden, können durch Impulsrauschen gestört werden. Das Impulsrauschen kann auf dem Videosignal als ein Impuls oder als mehrere Impulse auftreten. Diese Rauschimpulse führen zu Problemen, wenn sie der Synchronisierungskomponente des Videosignals ähnlich sind. Der Rauschimpuls wird durch den Impulstrenner unterteilt und erzeugt fehlerhafte Zeitsteuerinformation. Zwar sind bereits Systeme bekannt geworden, die dieses Problem zu lösen versucht haben, jedoch besteht ein Bedürfnis nach einer Schaltung, welche diese Art von Störungen unterdrücken kann. Darüber hinaus sollte eine derartige Schaltung vorzugsweise als monolithish integrierte Schaltung herstellbar sein.
Es ist beispielsweise bekannt, ein Zeitfenster zur Verfügung zu stellen, in welchem Synchronisierungskomponenten des Videosignals erwartet werden, und jeden synchronisierungsähnlichen Impuls zurückzuweisen, der außerhalb des festgelegten Zeitfensters auftritt, also als Rauschen. Ein derartiges System ist beispielsweise im deutschen Patent 27 37 810 und in der britischen Patentanmeldung Nr. 2 085 260 beschrieben. Die Fenster in diesen Systemen sind allerdings statisch und nicht dazu befähigt, unterschiedliche Videosignale und unterschiedliche Abtastraten zu verarbeiten. Zwar beschreiben das US-Patent Nr. 4 843 469 und das japanische Patent Nr. 1 106 674 Fenstersignale, die in Bezug auf unterschiedliche Videosignalformate einstellbar sind, jedoch sind diese Fensterschaltungen dennoch kompliziert und erfordern den Einsatz von Hochfrequenzzählern zum Erzeugen der erforderlichen Fenstersignale.
Weiterhin ist es bekannt, dass moderne Siliziumprozesse, die zur Herstellung monolithisch integrierter Schaltungen eingesetzt werden, keine zufriedenstellende Steuerung integrierter Kondensatoren ermöglichen. Typischerweise erzeugen bekannte Prozesse eine Toleranz von ±20%. Eine Vorgehensweise zur Einengung dieses Toleranzproblems umfasst den Entwurf von Schaltungen, die von Verhältnissen von Kondensatoren abhängen, anstatt von deren Absolutwerten. Allerdings lassen sich viele Schaltungen nicht an derartige konstruktive Parameter anpassen, und werden daher immer noch durch Änderungen der Toleranzen beeinflusst, die mit den Siliziumprozessen zusammenhängen. Daher besteht ein Bedürfnis nach einer Schaltung, welche die Abhängigkeit von der Toleranz absoluter Kondensatorwerte verringert.

KURZE ZUSAMMENFASSUNG DER ERFINDUNG

Gemäß einer ersten Zielrichtung stellt die vorliegende Erfindung eine selbstjustierende Fensterschaltung gemäß Patentanspruch 1 zum Einsatz bei einer monolithisch integrierten Schaltung zur Verfügung, wobei die selbstjustierende Fensterschaltung aufweist: (a) eine Eingangsportvorrichtung zum Empfang eines Eingangssynchronisierungsimpulssignals, welches eine Folge von Impulsen mit einem vorbestimmten Abtastzeitraum aufweist; (b) eine Flankendetektorvorrichtung, die mit der Eingangsportvorrichtung gekoppelt ist, und eine Vorrichtung zur Erzeugung eines Horizontalimpulsausgangssignals in Reaktion auf die Feststellung eines Impulses in dem Eingangssynchronisierungsimpulssignal aufweist; (c) eine Zwischenspeichervorrichtung zur Zwischenspeicherung des Horizontalimpulsausgangssignals; (d) eine Vorrichtung zur Bereitstellung eines Rampensteuersignals in Reaktion auf das Zwischenspeichern des Horizontalimpulsausgangssignals; (e) eine Vorrichtung zur Bereitstellung eines Speichersignals; (f) eine Speichersignalrampenvorrichtung, welche aufweist: (i) eine Vorrichtung, die von dem Horizontalimpulsausgangssignal in Gang gesetzt wird, um eine Rampenerzeugung des Speichersignals in einer ersten Richtung durchzuführen, (ii) eine Vorrichtung zur Rampenerzeugung des Speichersignals in einer zweiten Richtung entgegengesetzt zur ersten Richtung, in Gang gesetzt dadurch, daß sich das Speichersignal auf einem vorbestimmten Pegel in Bezug auf das Rampensteuersignal zu einer Zeit befindet, die sich entsprechend dem vorbestimmten Abtastzeitraum ändert; und (iii) eine Vorrichtung, die auf das nächste Horizontalimpulsausgangssignal reagiert, um die Rampenbildung des Speichersignals in der ersten Richtung zu beenden; (g) eine Fenstererzeugungsvorrichtung, die an die Speichersignalrampenvorrichtung gekoppelt ist, um ein Fenstersteuersignal zu erzeugen, eingeleitet dadurch, dass sich das Speichersignal auf dem vorbestimmten Pegel in Bezug auf das Rampensteuersignal befindet, wobei die Dauer des Fenstersteuersignals durch die Dämpfungsrate des Speichersignals in der ersten Richtung und durch den Abtastzeitraum definiert wird; und (h) eine Rückkopplungsvorrichtung zum Rückkoppeln des Fenstersteuersignals auf die Flankendetektorvorrichtung, wobei die Flankendetektorvorrichtung eine Vorrichtung zum Freischalten des Betriebs der Flankendetektorvorrichtung, wenn das Fenstersteuersignal vorhanden ist, aufweist, sowie zum Sperren der Flankendetektorvorrichtung, wenn das Fenstersteuersignal nicht vorhanden ist.
Ein Merkmal der selbstjustierenden Fensterschaltung gemäß der vorliegenden Erfindung besteht darin, dass die Schaltung zum Einsatz in einer monolithisch integrierten Schaltung geeignet ist, beispielsweise einer Videoschaltung. Die selbstjustierende Fensterschaltung gemäß der vorliegenden Erfindung zeichnet sich auch dadurch aus, dass eine zufriedenstellende Unterdrückung von Impulsrauschen und das Feststellen fehlender Impulse vorhanden sind. Ein weiteres Merkmal der vorliegenden Erfindung besteht darin, dass das Fenstersteuersignal in der Hinsicht "selbstjustierend" ist, dass es sich an verschiedene Arten von Fernsehübertragungssystemen anpasst, und sich auch dann anpasst, wenn eine Änderung der Abtastfrequenz oder der Abtastperiode auftritt. Ändert sich die Abtastfrequenz, dann ändert sich die Zeit, an welcher das Speichersignal einen vorbestimmten Pegel in Bezug auf das Rampensteuersignal erreicht (und daher die Zeit, zu welcher das Fenstersteuersignal erzeugt wird) entsprechend.
Darüber hinaus stellt die vorliegende Erfindung ein Bezugszeitsteuersignal zur Verfügung, das gegenüber Herstellungstoleranzen von Kondensatoren der integrierten Schaltung relativ unempfindlich ist.

KURZBESCHREIBUNG DER FIGUREN

Zum besseren Verständnis der vorliegenden Erfindung, und um noch deutlicher zu machen, wie diese in die Praxis umgesetzt werden kann, wird nunmehr beispielhaft auf die beigefügten Zeichnungen Bezug genommen, welche bevorzugte Ausführungsformen der vorliegenden Erfindung zeigen. Es zeigt:
Fig. 1 ein typisches zusammengesetztes Videosignal mit Impulsrauschen;
Fig. 2 als Blockschaltbild einen Impulstrenner, der eine selbstjustierende Fenster- und Zeitsteuerschaltung gemäß der vorliegenden Erfindung aufweist;
Fig. 3 schematisch weitere Einzelheiten der selbstjustierenden Fensterschaltung mit Zeitsteuerung von Fig. 2 gemäß der vorliegenden Erfindung;
Fig. 4 ein Zeitablaufdiagramm, welches die Beziehung zwischen verschiedenen Signalen bei der selbstjustierenden Fensterschaltung von Fig. 2 erläutert;
Fig. 5 ein Zeitablaufdiagramm, welches die Beziehung der Signale in Fig. 4 über ein vertikales Austastintervall des Videosignals zeigt;
Fig. 6 ein Zeitablaufdiagramm, welches die Beziehung zwischen den verschiedenen Signalen zeigt, wenn das CSYNC-Signal auf niedrigem Pegel gehalten wird;
Fig. 7 ein Zeitablaufdiagramm, welches die Beziehung zwischen den Signalen zeigt, wenn das CSYNC-Signal auf hohem Pegel gehalten wird; und
Fig. 8 eine schematische Darstellung, die eine Zeitsteuerschaltung gemäß der vorliegenden Erfindung zeigt; und
Fig. 9 ein Zeitablaufdiagramm, welches die Beziehung zwischen Signalen zeigt, die von der Zeitsteuerschaltung von Fig. 8 erzeugt werden.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Zunächst wird auf Fig. 1 Bezug genommen, die ein typisches zusammengesetztes Videosignal 10 zeigt, beispielsweise ein NTSC-Videosignal. In bekannter Weise umfasst das zusammengesetzte Videosignal 10 eine aktive Videosignalkomponente 12 und eine Synchronisierungssignalkomponente 14. Bei dem NTSC-Standard enthält die Synchronisierungssignalkomponente 14 die Horizontal- und Vertikalaustastinformation sowie zusätzliche Information in einem hinteren Schwarzschulterbereich. Das in Fig. 1 dargestellte, zusammengesetzte Videosignal 10 wurde durch Impulsrauschen gestört, das mit dem Bezugszeichen 16 bezeichnet ist. Bei Videosignalen, insbesondere solchen, die über Satelliten übertragen werden, kann Impulsrauschen auftreten. Wie in Fig. 1 gezeigt ist, tritt das Impulsrauschen als Rauschimpuls 16 auf. Wenn der Rauschimpuls oder die Rauschimpulse 16 ähnlich der Synchronisierungssignalkomponente 14 sind, kann das Signal 10 gestört werden und zu fehlerhafter Zeitsteuerinformation führen, wenn das Signal 10 empfangen und verarbeitet wird.
In der folgenden Beschreibung wird ein zusammengesetztes Videosignal 10 nach dem NTSC-Standard betrachtet, jedoch gilt die Beschreibung auch für andere Videostandards.
Auf bekannte Weise wird das Videosignal 10 einer (nicht dargestellten) Videobildabtastschaltung zugeführt. Eine der Funktionen der Bildabtastschaltung besteht darin, von dem zusammengesetzten Videosignal 10 die Videosynchronisationssignalkomponenten 14 abzuziehen, beispielsweise Horizontal- und Vertikalsnychronisationssignale. Die horizontalen und vertikalen Synchronisationssignale (sowie das hintere Schwarzschultersignal und Signale für ungerade/gerade Halbbilder) werden von der Bildabtastschaltung zum Steuern der Anzeige der Videokomponente 12 des empfangenen Signals 10 verwendet, wie dies Fachleuten geläufig ist.
Zum Abziehen der Videosynchronisationssignale enthält die (nicht dargestellte) Bildabtastschaltung eine Impulstrennerschaltung. Die primäre Funktion des Impulstrenners besteht darin, die Synchronisierungssignale 14 von dem zusammengesetzten Videosignal 10 abzutrennen (oder das Signal zu unterteilen). Es wird deutlich, dass die Rauschimpulse 16 (Fig. 1) deswegen zu Problemen führen, da sie fehlerhaft von dem Impulstrenner als Synchronisierungssignalkomponenten 14 festgestellt (also "unterteilt") werden können. Dies führt zu fehlerhafter Zeitsteuer- und Synchronisierungsinformation, die erzeugt wird, wenn das zusammengesetzte Videosignal 10 durch die Bildabtastschaltung verarbeitet wird.
Nunmehr wird auf Fig. 2 Bezug genommen, die einen Impulstrenner 18 zeigt, der eine selbstjustierende Fensterschaltung gemäß der vorliegenden Erfindung aufweist, die insgesamt mit dem Bezugszeichen 20 bezeichnet ist. Der Impulstrenner 18 weist die selbstjustierende Fensterschaltung 20 auf, eine Eingangsstufe 22, eine Vertikaldetektorschaltung 24, eine Detektorschaltung 26 für die "hintere Schwarzschulter" und eine Zeitsteuerschaltung 28. Wie dargestellt, ist die Vertikaldetektorschaltung 25 mit einem D-Flip-Flop 29 (getaktet) verbunden.
Die Eingangsstufe 22 nimmt das zusammengesetzte Videosignal 10 an, und streift den aktiven Videoabschnitt 12 ab, um ein zusammengesetztes Synchronisierungsausgangssignal 30 zu erzeugen. Wie aus Fig. 2 hervorgeht, wird das zusammengesetzte Videosignal 10 "wechselspannungsgekoppelt" an die Eingangsstufe 22 über einen Eingangskondensator Cin. Da die Frequenzverteilung des horizontalen und des vertikalen Steuersignals verschieden ist, kann der Impulstrenner 18 das zusammengesetzte Synchronisierungssignal 30 filtern und verarbeiten, um die verschiedenen Synchronisierungssignale zu regenerieren. Der in Fig. 2 gezeigte Impulstrenner 18 erzeugt ein Horizontalsynchronisierungsausgangssignal 32, ein Vertikalsynchronisierungsausgangssignal 34 und einen Ausgangspuls 37 für die hintere Schwarzschulter, auch als BP' bezeichnet.
Es wird deutlich, dass die Polarität des zusammengesetzten Synchronisierungssignals 30 von Aktiv auf hohem Pegel zu Aktiv auf niedrigem Pegel geändert werden kann, mittels Durchführung einer einfachen Inversion, und der aktive Pegel, also hoch oder niedrig, eines Signals wird normalerweise je nach Vorliebe gewählt, abhängig von der zugehörigen Videobearbeitungsschaltung oder Bildabtastschaltung.
Wie in Fig. 2 gezeigt ist, ist die Eingangsstufe 22 an einen Ausgangstreiber 38 gekoppelt. Der Ausgangstreiber 38 führt eine Pufferung und Invertierung des zusammengesetzten Synchronisierungsausgangssignals 30 durch, um ein invertiertes, zusammengesetztes Synchronisierungsausgangssignal 30' oder -CSYNC zu erzeugen. Weiterhin weist der Synchronisierungsgenerator 18 einen Ausgangstreiber 40 für den Ausgang der selbstjustierenden Fensterschaltung 20 auf, einen Ausgangstreiber 42 für die Vertikaldetektorschaltung 24, sowie einen Ausgangstreiber 44 für die Detektorschaltung 26 für die hintere Schwarzschulter. Die Ausgangstreiberschaltungen 38 bis 44 können auf bekannte Weise als Puffer (oder Invertierer) ausgebildet sein, entsprechend dem Herstellungsverfahren für die monolithisch integrierte Schaltung.
Die Vertikaldetektorschaltung 24 und die Detektorschaltung 26 für die hintere Schwarzschulter können ebenfalls unter Verwendung bekannter Vorgehensweisen verwirklicht werden, wie dies Fachleuten geläufig ist. Die Detektorschaltung 26 für die hintere Schwarzschulter erzeugt den hinteren Schwarzschulterimpuls 36, und die Vertikaldetektorschaltung erzeugt das Vertikalsynchronisierungssignal 34. Weiterhin kann durch Hinzufügen von zwei D-Flip-Flops 31, 33 (mit gestrichelter Außenkontur dargestellt) eine ungerade/gerade Ausgangsmarke 35 erzeugt werden, welche die ungeraden und geraden Halbbilder angibt, die auf bekannte Weise verschachtelt sind, um ein NTSC-Videobild zu erzeugen.
Die selbstjustierende Fensterschaltung 20 erzeugt ein Signal WINDOW 48 (Fig. 3), welches zur Erzeugung eines "Fensters" verwendet wird, innerhalb dessen die Synchronisierungssignalkomponente 14 festgestellt werden soll. Der Zweck des "Fensters" besteht darin, die Auswirkungen von Impulsrauschen in dem zusammengesetzten Videosignal 10 (vgl. den Rauschimpuls 16 in Fig. 4) abzumindern. Weiterhin erzeugt die Fensterschaltung 20 gemäß der vorliegenden Erfindung ein NOSYNC-Ausgangssignal 46, ein Freischaltsignal 49 für die hintere Schwarzschulter, auch als BPEN bezeichnet, und ein MEMORY2-Signal 100 (siehe unten).
Das NOSYNC-Signal 46 wird dazu verwendet, bestimmte Fehlerzustände anzuzeigen, die in dem zusammengesetzten Synchronisierungssignal 30 von der selbstjustierenden Fensterschaltung 20 festgestellt werden, wie dies nachstehend noch erläutert wird. Darüber hinaus kann das NOSYNC-Signal 46 zusammen mit einer Stromquelle 47 dazu verwendet werden, die Eingangsstufe 22 nach dem Auftreten eines Fehlerzustandes auf einen bekannten Zustand zurückzusetzen. Wie in Fig. 2 gezeigt ist, ist die Stromquelle 47 mit der Eingangsstufe 22 gekoppelt, und arbeitet das NOSYNC-Signal 46 als Steuereingangsgröße für die Stromquele 47. Das NOSYNC-Signal 46 wird dazu verwendet, die Stromquelle 47 einzuschalten, um den Koppelkondensator Cin an der Eingangsstufe 22 zu entladen, wie dies nachstehend unter Bezug auf die Fig. 6 und 7 erläutert wird. Wie ebenfalls aus Fig. 2 hervorgeht, wird mit dem Freischaltsignal 49 für die hintere Schwarzschulter eine logische AND-Operation (unter Verwendung eines AND-Gates 47) mit dem Impuls 36 für die hintere Schwarzschulter vorgenommen (also dem Ausgangssignal der Detektorschaltung 26 für die hintere Schwarzschulter), um einen Ausgangsimpuls 37 oder BP' für die hintere Schwarzschulter zu erzeugen, der mit dem Start jeder Horizontalzeile synchronisiert ist. Die Beziehung zwischen dem Ausgangsimpuls 37 für die hintere Schwarzschulter und den anderen Signalen ist in den Fig. 4 und 5 dargestellt.
Wie in Fig. 2 gezeigt ist, weist die Zeitsteuerschaltung 28 einen Eingang 43 und einen Ausgang 45 auf. Der Eingang 43 ist mit dem MEMORY2-Signal 100 verbunden, das von der selbstjustierenden Fensterschaltung 20 erzeugt wird. Der Ausgang 45 ist mit einem spannungsgesteuerten Filter 23 in der Eingangsstufe 22 gekoppelt. Der Betriebsablauf des MEMORY2-Signals 100 und des Zeitsteuerblocks 28 in Bezug auf die Eingangsstufe 22 wird nachstehend unter Bezugnahme auf Fig. 8 erläutert. Wie in Fig. 2 gezeigt ist, weist auch der Zeitsteuerblock einen Ausgang 41 auf, der mit der Fensterschaltung 20 gekoppelt ist. Der Ausgang, der mit dem Bezugszeichen 41 bezeichnet ist, liefert einen Strom zum Einstellen der Frequenzantwort der Fensterschaltung 20, wie dies nachstehend erläutert wird, unter Bezugnahme auf die Stromquelle 78 in Fig. 3. Gemäß Fig. 2 ist der Ausgang 45 des Zeitsteuerblocks 28 auch mit der Vertikaldetektorschaltung 24 und der Detektorschaltung 26 für die hintere Schwarzschulter verbunden, um eine ähnliche Zeitsteuerfunktion zur Verfügung zu stellen, wie sie nachstehend erläutert wird.
Nunmehr wird auf Fig. 3 Bezug genommen, die ein detailliertes Schaltbild der selbstjustierenden Fensterschaltung 20 ist. Das vordere Ende der Fensterschaltung 20 weist einen positiven Flankendetektor 50 auf, der durch eine gestrichelte Außenkontur angedeutet ist. Der Flankendetektor 50 weist drei Inverter NOT1, NOT2, NOT3 auf (auch mit den Bezugszeichen 52, 54, 56 bezeichnet), ein NAND-Logikgate 48 sowie einen Verzögerungskondensator CD 60. Die drei Inverter 52, 54, 56 und der Kondensator 60 bilden einen invertierenden Verzögerungsweg. Das Ausgangssignal dieses Verzögerungsweges stellt eines der Eingangssignale für das NAND-Gate 58 dar. Das zweite Eingangssignal für das NAND-Gate 58 ist das zusammengesetzte Synchronisierungssignal 30 (also CSYNC). Das dritte Eingangssignal für das NAND-Gate 58 ist das WINDOW- Signal 48. (Die Rückkopplung des WINDOW-Signals 48 sorgt für die selbstjustierenden Eigenschaften der Fensterschaltung 20, wie dies noch erläutert wird.) In Reaktion erzeugt das NAND- Gate 58 ein Horizontalimpulsausgangssignal 62 (oder -HP, das den Horizontalimpuls bezeichnet). Da das WINDOW-Signal 48 zum Takten des zusammengesetzten Synchronisierungssignals 30 verwendet wird, wird das Impulssignal 62 (oder -HP) nur durch Eingangsanstiegsflanken getriggert, die am Beginn einer Horizontalzeile in dem Videohalbbild beginnen.
Wie ebenfalls aus Fig. 3 hervorgeht, stellt das WINDOW-Signal 48 ein Steuersignal zur Verfügung, welches auf folgende Weise von der selbstjustierenden Fensterscheibe 20 erzeugt wird. Zuerst wird angenommen, dass das WINDOW-Signal 58 auf hohem Pegel liegt (also offen), und dann erzeugt in Reaktion auf die Anstiegsflanke des zusammengesetzten Synchronisierungssignals 30 oder CSYNC, das NAND-Gate 58 das Horizontalimpulssignal 62 (oder -HP), welches ein RS-Flip- Flop 64 einstellt, das mit dem Ausgang des NAND-Gates 58 gekoppelt ist. Das Flip-Flop 64 weist einen nichtinvertierenden Ausgang 66 sowie einen invertierenden Ausgang 68 auf. In Reaktion auf das -HP-Signal 62 geht das Flip-Flop 64 auf hohen Pegel, um einen "langen" Horizontalsynchronisierungsimpuls LH am nicht-invertierenden Ausgang 66 zu erzeugen. Wie in Fig. 3 gezeigt ist, ist der nicht-invertierende Ausgang 66 mit einem AND-Logikgate 70 gekoppelt. Der andere Eingang des AND-Gates 70 ist an den Ausgang einer Kurzverzögerungsschaltung 72 angeschlossen, beispielsweise mit einer Verzögerung von 0,1H, wobei H die Horizontalzeilenperiode ist. Der Eingang der Kurzverzögerungsschaltung 72 ist mit dem invertierenden Ausgang 68 des Flip-Flops 64 gekoppelt. Der invertierende Ausgang 68 ist weiterhin an den Eingang einer Langverzögerungsschaltung 74 angeschlossen, die beispielsweise eine Verzögerung von 0,3H erzeugt. Die Verzögerungsschaltungen 72, 74 verzögern die Ausbreitung des invertierten Ausgangssignals 68 oder -LH über 6 bzw. 18 Mikrosekunden, also 0,1H bzw. 0,3H, wenn die Horizontalperiode H 63,5 Mikrosekunden lang ist, wie dies nachstehend noch genauer erläutert wird. Die Breite des langen Horizontalsynchronisierungsimpulses LH wird durch die Langverzögerungsschaltung 74 bestimmt (da der Ausgang der Langverzögerungsschaltung 74 mit dem R-Eingang oder Rücksetzeingang des RS-Flip-Flops 64 verbunden ist.
Wie ebenfalls aus Fig. 3 hervorgeht, ist der Ausgang des AND- Gates 70 an die Basis eines ersten Transistors Q&sub1; über eine Diode Da gekoppelt, die als Schalter in einer Richtung wirkt. Das AND-Gate 70 erzeugt ein Kurzhorizontalsynchronisierungssignal 71 oder HG. Der Kurzhorizontalimpuls HG enthält einen "kurzen", rauschunempfindlichen Horizontalsynchronisierungsimpuls, der einmal pro Horizontalabtast- oder Zeilenperiode erzeugt wird, gesteuert durch den Detektor für die positive Flanke und das WINDOW-Signal 48. Die Breite des Horizontalsynchronisierungsimpulses 71 wird durch die Kurzverzögerungsschaltung 72 bestimmt (beispielsweise 6 Mikrosekunden).
Wie in Fig. 3 gezeigt ist, ist die Basis des Transistors Q&sub1; auch an eine Stromquelle 76 gekoppelt, die einen Strom I&sub6; erzeugt. Der Kollektor oder Ausgang des Transistors Q&sub1; ist über eine Diode D&sub5; an einen Kondensator C&sub1; angeschlossen, der ebenfalls mit einer Stromquelle 78 gekoppelt ist. Die Stromquelle 78 erzeugt einen Strom I&sub1;, der zum Aufladen des Kondensators C&sub1; verwendet wird, um eine Rampensignalspannung 18 oder RAMP zu erzeugen. Der von der Quelle 78 erzeugte Strom I&sub1; weist die Größe I auf. Die Größe I des Stroms I&sub1; wird über den Ausgang 41 von der Zeitsteuerung 28 gesteuert, beispielsweise unter Einsatz wohl bekannter Verfahren, etwa eines PNP-Stromspiegels.
Die Anode der Diode D&sub5; ist auch an einen zweiten Kondensator C&sub2; über einen Transistor Q&sub3; angeschlossen, wie dies in Fig. 3 gezeigt ist. Der Kollektor des Transistors Q&sub3; ist an einen Stromspiegel 79 gekoppelt, der einen über eine Diode angeschlossenen Transistor Q&sub4; aufweist, der mit einem anderen Transistor Q&sub5; gekoppelt ist, wie dies in Fig. 3 dargestellt ist. Der Transistor Q&sub3; arbeitet als Emitterfolger, um den Kondensator C&sub2; aufzuladen. Der zweite Kondensator C&sub2; wird aufgeladen, um ein MEMORY1-Spannungssignal 82 zu erzeugen (welches in Folge der Einwirkung des Transistors Q&sub3; dem RAMP- Spannungssignal 80 folgt).
Der Kondensator C&sub2; ist ebenfalls an eine Stromquelle 84 angeschlossen, die so ausgebildet ist, dass sie als Senke für einen Strom I&sub2; dient (der die Größe I/25 aufweist, wenn I die Größe des Stroms I&sub1; ist), und mit einer Diode D&sub1; und einem Transistor Q6A gekoppelt, die so arbeiten, dass sie den Kondensator C&sub2; entladen. Der Kondensator C&sub1; ist ebenfalls an den Transistor Q6A gekoppelt, über einen durch eine Diode angeschlossenen Transistor Q&sub2; und eine Diode D&sub2;, damit der Kondensator C&sub1; schnell entladen wird, in Reaktion auf den Anstieg des NOSYNC-Signals 46.
Gemäß Fig. 3 ist der Ausgang des Transistors Q&sub5; mit einer anderen Stromquelle 86 gekoppelt, die als Senke für einen Strom I&sub5; dient (der eine Größe I/8 aufweist). Der Ausgang des Transistors Q&sub5; erzeugt das WINDOW-Signal 48. Da das WINDOW- Signal 48 eine der Eingangsgrößen für das NAND-Gate 58 bildet, steuert das WINDOW-Signal 48 auch das Horizontalimpulsausgangssignal 62 oder -HP.
Der Kondensator C&sub1; ist auch mit den Emittern der Transistoren Q&sub7; und Q&sub8; gekoppelt, wie dies in Fig. 3 gezeigt ist. Die Basen der Transistoren Q&sub7; und Q&sub8; sind an eine Bezugsvorspannung 88 oder V_COM angeschlossen. Der Ausgang oder Kollektor des Transistors Q&sub8; ist an eine Unterschaltung 89 angeschlossen, die das NOSYNC-Signal 46 erzeugt. Die Unterschaltung 89 weist einen Eingangstransistor Q&sub9; sowie ein RS-Flip-Flop 90 auf, das durch zwei Logikgates NAND2 (oder 92) und NAND3 (oder 94) gebildet wird. Auf bekannte Weise sind die beiden NAND-Gates 92, 94 kreuzverschaltet, um das RS-Flip-Flop 90 zu bilden. Die Basis oder der Eingang des Transistors Q&sub9; ist auch mit einer Stromquelle 95 verbunden, die als Senke für einen Strom I&sub3; dient (der eine Größe von I/8 aufweist). Der Ausgang oder Kollektor des Transistors Q&sub9; ist an eine Stromquelle 96 gekoppelt, die einen Strom I&sub4; erzeugt. Der Ausgang des Transistors Q&sub9; ist ebenfalls mit dem S-Eingang (Setzeingang) des Flip-Flops 90 verbunden, und der R-Eingang (Rücksetzeingang) des Flip-Flops 90 ist mit dem invertierten, zusammengesetzten Synchronisierungssignal 30' oder -CSYNC verbunden, das vom Inverter NOT2 abgegriffen wird. Der Ausgang des RS-Flip-Flops 90 ist mit einem Inverter 98 und einer Diode (oder Schalter) D3 gekoppelt, die das Ausgangssignal NOSYNC 46 erzeugt. Der Betriebsablauf der Unterschaltung 89 wird nachstehend genauer unter Bezugnahme auf die Fig. 6 und 7 erläutert.
Wie in Fig. 3 gezeigt ist, ist der Kondensator C&sub1; auch mit einem dritten Kondensator C&sub3; über einen Transistor C&sub1;&sub0; verbunden. Die Basis des Transistors Q&sub1;&sub0; ist mit dem Kondensator C&sub1; verbunden, und der Emitter des Transistors Q&sub1;&sub0; ist mit dem Kondensator C&sub3; verbunden. Der Kondensator C&sub3; wird aufgeladen, um ein Spannungsausgangssignal 100 oder MEMORY2 zu erzeugen, welches einen Aspekt des Zeitsteuermerkmals zur Verfügung stellt, wie dies nachstehend noch erläutert wird.
In Reaktion auf den langen Horizontalsynchronisierungsimpuls LH, der am Ausgang 66 des Flip-Flops 64 auftritt, geht der Ausgang des AND-Gates 70 auf den hohen Pegel, damit die Basis des Transistors Q&sub1; auf den hohen Pegel gelangen kann. Hierdurch wird der Transistor Q&sub1; eingeschaltet, wodurch das RAMP-Spannungssignal 80 am Kondensator C&sub1; auf den niedrigen Pegel gezogen wird. Da das RAMP-Spannungssignal 80 nunmehr kleiner ist als das MEMORY1-Spannungssignal 82, schaltet der Transistor Q&sub3; aus. Ist der Transistor Q&sub3; ausgeschaltet, dann ist auch der Stromspiegel ausgeschaltet, der die Transistoren Q&sub4; und Q&sub5; aufweist. Da das RAMP-Spannungssignal 80 kleiner ist als die Bezugsvorspannung 88 (oder V_COM), ist auch der Transistor Q&sub7; ausgeschaltet, und wird das WINDOW-Signal 48 durch den Strom I&sub5; heruntergezogen, der von der Stromsenke 86 erzeugt wird. Dies wiederum führt dazu, dass der Ausgang des NAND-Gates 58 auf den hohen Pegel geht, wodurch die Anstiegsflanke oder das Ende des kurzen Horizontalsynchronisierungsimpulses 62 oder -HP festgelegt wird.
Es wird deutlich, dass dann, wenn das Fenster geschlossen ist (also das WINDOW-Signal 48 auf den niedrigen Pegel gelangt), der Ausgang des NAND-Gates 58 auf hohem Pegel verbleibt. Daher kann, es sei denn, dass das WINDOW-Signal 48 auf den hohen Pegel geht, das Flip-Flop 64 nicht eingestellt werden (also das Signal LH am Ausgang 66), durch das CSYNC-Signal 30 oder einen Rauschimpuls 16 (Fig. 1).
Wie ebenfalls aus Fig. 3 hervorgeht, geht der Ausgang des AND-Gates 70 auf den niedrigen Pegel, nachdem das lange Horizontalsynchronisierungsimpulssignal -LH (vom Ausgang 68 des Flip-Flops 64) sich durch die Kurzverzögerungsschaltung 72 (beispielsweise 0,1H) ausgebreitet hat. Dies führt dazu, dass der Kondensator C&sub1; mit der Aufladung durch den Strom I&sub1; von der Stromquelle 78 beginnt. Der Kondensator C&sub1; wird weiter aufgeladen, während sich das Flip-Flop 64 selbst über die Langverzögerungsschaltung 74 (beispielsweise 0,3H) zurücksetzt. Sobald das RAMP-Spannungssignal 80 am Kondensator C&sub1; einen Pegel erreicht, der gleich dem Basis- Emitter-Spannungsabfall ist, also Vbe, oberhalb des MEMORY1- Spannungssignals 82, schaltet der Transistor Q&sub3; ein. Wie voranstehend geschildert, arbeitet der Transistor Q&sub3; als Emitterfolger, der veranlasst, dass der Spannungspegel (also MEMORY1) am Kondensator C&sub2; mit derselben Rate ansteigt wie der Spannungspegel (also RAMP) am Kondensator C&sub1;. Der Strom, der den Kondensator C&sub2; auflädt, fließt durch den Transistor Q&sub3;, und wird durch die Transistoren Q&sub4; und Q&sub5; gespiegelt. Da dieser Strom höher ist als der Strom I&sub5;, der von der Stromquelle 86 erzeugt wird, geht das WINDOW-Signal 48 auf hohen Pegel.
Nunmehr wird auf die Fig. 4 und 5 Bezug genommen, die Zeitablaufdiagramme sind, welche die Beziehung zwischen dem zusammengesetzten Videosignal 10 und den Signalen CSYNC, WINDOW, LH, RAMP und MEMORY1 zeigen. Unter normalen Umständen führt ein positiver Impuls in dem CSYNC-Signal 30 dazu, dass das Flip-Flop 68 zurückgesetzt wird, und der Zyklus erneut gestartet wird, wie dies in Fig. 4 gezeigt ist. Wenn jedoch kein Impuls auftritt, bevor der Kondensator C&sub1; auf einen Spannungspegel V_COM + Vbe aufgeladen wurde, wird der Strom I&sub1; (der die Größe I aufweist), der von der Stromquelle 78 erzeugt wird, durch die Transistoren Q&sub7;, Q&sub8; hindurchgeleitet. Der Anteil des Stroms I&sub1;, der durch den Transistor Q&sub7; fließt, ist größer als der Strom I&sub5; (der die Größe I/8 aufweist), und daher geht das WINDOW-Signal 48 auf den hohen Pegel, also offen. Weiterhin ist der durch den Transistor Q&sub8; fließende Strom größer als der Strom I&sub3; (der die Größe I/8 aufweist), und führt dies dazu, dass der Transistor Q&sub9; einschaltet. Hierdurch wiederum wird das RS-Flip-Flop 90 gesetzt (das aus den Gates NAND2 und NAND3 besteht), solange das CSYNC-Signal 30 auf niedrigem Pegel liegt. Im Ergebnis wird dann das NOSYNC-Signal oder die Marke 46 erhöht, wodurch der Transistor Q6A die Spannungssignale 80, 82, also RAMP und MEMORY1 zurücksetzt. Der nächste Impuls in dem CSYNC-Signal 30 kann dann das Flip-Flop 64 setzen, wie voranstehend geschildert, und nach der kurzen Verzögerung, also 0,1H, wird wieder mit der Aufladung des Kondensators C&sub1; begonnen. Diese Folge von Ereignissen ist in Fig. 6 gezeigt. Aus Fig. 6 wird deutlich, dass eine Anzahl an Horizontalzeilen (also CSYNC- Signalimpulsen) erforderlich ist, bevor das WINDOW-Signal 48 wieder hergestellt ist, wie dies durch die Bezugszeichen 51 und 53 für das MEMORY1-Signal angedeutet ist.
Ein anderer, möglicher Fehlerzustand in dem zusammengesetzten Videosignal 10 kann auftreten, wenn das CSYNC-Signal 30 zu lange auf hohem Pegel gehalten wird, wie dies in Fig. 7 gezeigt ist. Wird das CSYNC-Signal 30 zu lange auf hohem Pegel gehalten, wird der Kondensator C&sub1; weiter auf den Spannungspegel aufgeladen, der durch V_COM + Vbe gegeben ist, was die Transistoren Q&sub7; und Q&sub8; zum Einschalten veranlasst. Da das CSYNC-Signal 30 auf hohem Pegel liegt, erzeugt jedoch die Fensterschaltung 20 nicht das NOSYNC-Signal 46. Daher gelangen das RAMP- und das MEMORY1-Spannaungssignal 80, 82 an ihrer Obergrenze in Sättigung, wie dies in Fig. 7 gezeigt ist. Sobald das CSYNC-Signal 30 auf niedrigen Pegel geht, geht das NOSYNC-Signal 46 auf hohen Pegel, wodurch der Transistor Q6A eingeschaltet wird. Hierdurch werden die MEMORY1- und RAMP-Spannungssignale 82, 80 auf niedrigen Pegel gezogen. Der nächste Impuls in dem CSYNC-Signal 30 setzt dann das Flip-Flop 64 zurück, und nach der kurzen Verzögerung wird erneut mit der Aufladung des Kondensators C&sub1; begonnen. Wie in Fig. 7 gezeigt ist, ist eine Anzahl an Horizontalzeilenabtastungen (also Impulsen CSYNC 30) erforderlich, bis sich das WINDOW-Signal 48 stabilisiert hat, wie dies durch das Bezugszeichen 55 und das Bezugszeichen 57 für den jeweiligen Abschnitt des MEMORY1-Signals 82 angedeutet ist.
Wenn der Transistor Q6A das RAMP-Speicherspannungssignal 80 zurücksetzt (also den Kondensator C&sub1;), dann setzt darüber hinaus der Transistor Q6B das MEMORY2-Signal 100 zurück (also Kondensator C&sub3;). Dies ergibt sich deswegen, da die Basis des Transistors Q6B ebenfalls mit der NOSYNC-Ausgangsmarke 46 gekoppelt ist. Daher ist auch eine Anzahl an Horizontalzeilenabtastungen erforderlich, bis sich das MEMORY2-Signal 100 stabilisiert hat.
Wie wiederum aus Fig. 3 hervorgeht, weist die selbstjustierende Fensterschaltung 20 auch eine Unterschaltung 102 auf, die den Freischaltimpuls 49 oder BPEN für die hintere Schwarzschulter erzeugt. Die Unterschaltung 102 weist ein RS-Flip-Flop 104 auf, welches ein NAND-Gate 106 und ein NAND-Gate 108 aufweist, die auf bekannte Weise kreuzverschaltet sind. Der kurze Horizontalsynchronisierungsimpuls HG wird durch einen Inverter 110 invertiert, um einen invertierten, kurzen Horizontalsynchronisierungsimpuls 112 oder -HG zu erzeugen, welcher dem S-Eingang (Setzeingang) des Flip-Flops 104 zugeführt wird. Der andere Eingang des Flip-Flops 104 ist mit dem Ausgang eines NAND-Gates 114 verbunden, welches ein aktiv niedriges Taktimpulssignal 116 oder -CP erzeugt. Das Taktimpulssignal 116 ist ein schmaler Impuls, der so erzeugt wird, dass eine logische AND-Operation zwischen dem zusammengesetzten Synchronisierungssignal CSYNC und dem invertierten (und verzögerten) zusammengesetzten Synchronisierungssignal -CSYNCdelay durchgeführt wird (also dem Ausgangssignal des Inverters NOT3). Mit dem Ausgangssignal (also BPEN) des Flip-Flops 104 und dem Impuls 36 oder BP für die hintere Schwarzschulter wird eine logische NAND-Operation durchgeführt, um das invertierte Impulsausgangssignal 37 oder -BP' für die hintere Schwarzschulter zu erzeugen. Durch die Einwirkung des Freischaltsignals BPEN für die hintere Schwarzschulter wird das Ausgangssignal 37 oder -BP' für die hintere Schwarzschulter mit der Horizontalabtastrate erzeugt, die auch die Auswirkungen von Rauschimpulsen 16 verringert, und wird das Impulsausgangssignal 37 für die hintere Schwarzschulter um eine halbe Zeile während des Vertikalaustastintervalls verschoben, in Folge der Einwirkung des BPEN-Signals. Die Zeitbeziehung zwischen dem invertierten BP-Signal -BP, dem -BP'-Ausgangssignal 37 und dem BPEN-Signal 49 ist in den Fig. 4 und 5 gezeigt. Es wird darauf hingewiesen, dass entweder das BP-Signal oder das invertierte -BP'-Signal als das Ausgangssignal für die hintere Schwarzschulter dienen kann.
Gemäß Fig. 4 wird die Breite des WINDOW-Signals 48 durch das Ausmaß des Abfalls bei dem MEMORY1-Spannungssignal 82 festgelegt. Der Abfall kann aus folgender Gleichung (1) bestimmt werden:
Vdroop = I&sub2; · Tscan/C&sub2; Gleichung (1)
wobei:
Vdroop = Abfall beim Speicherspannungssignal
I&sub2; = Entladungsstrom des Speicherkondensators
C&sub2; = Speicherkondensator
Tscan = Videoeingangsabtastrate, also Periode H
Es wird deutlich, dass ein Merkmal der selbstjustierenden Fensterschaltung 20, die voranstehend geschildert wurde, darin besteht, dass sie immun gegenüber Rauschimpulsen 16 (Fig. 1) ist. Hohe Eingangsrauschspitzen beeinflussen nicht die Schaltung 20 (setzen also das Flip-Flop 64 nicht), wenn das "Fenster" geschlossen ist, also das WINDOW-Signal 48 auf niedrigem Pegel liegt. Darüber hinaus kann, wie in Fig. 2 gezeigt ist, die Fensterschaltung 20 in einer Impulstrennerschaltung 18 verwendet werden, um Videozeittaktinformation zu erzeugen, beispielsweise den Impuls 37 für die hintere Schwarzschulter, die Marke 35 für ungerade/gerade Halbbilder, und das Horizontalsynchronisierungssignal 32, die keine Zeitfehler in Folge der Rauschimpulse 16 aufweisen.
Einen anderen Aspekt der selbstjustierenden Fensterschaltung 20 stellt das Zeitsteuermerkmal dar. Wie wiederum aus Fig. 3 hervorgeht, weist die selbstjustierende Fensterschaltungn 20 eine Zeitsteuerschaltung auf, die eine Unterschaltung umfasst, die in Fig. 3 gestrichelt dargestellt ist, und mit dem Bezugszeichen 21 bezeichnet ist, sowie eine weitere Zeitsteuerunterschaltung 120 (Fig. 8). In Fig. 3 weist die Zeitsteuerunterschaltung 21 den Kondensator C&sub3; und den Transistor Q&sub1;&sub0; auf. Der Emitter des Transistors Q&sub1;&sub0; ist mit dem Kondensator C&sub3; gekoppelt, und die Basis des Transistors Q&sub1;&sub0; ist mit dem Kondensator C&sub1; gekoppelt (der wie voranstehend geschildert aufgeladen wird, um das RAMP-Spannungssignal 80 zu erzeugen). Der Transistor Q&sub1;&sub0; arbeitet als Emitterfolger, um den Kondensator C&sub3; aufzuladen, um das MEMORY2- Ausgangsspannungssignal 100 zu erzeugen (das in Fig. 4 gezeigt ist). Das MEMORY2-Spannungssignal 100 wird zusammen mit der Unterschaltung 1120 (Fig. 8) verwendet, um eine exakte Zeitverzögerung zur Verfügung zu stellen, die eine skalierte oder vervielfachte Version der Eingangsabtastrate darstellt, also des zusammengesetzten Synchronisierungssignals 30. Das MEMORY2-Spannungssignal 100 ist eine Reproduktion des MEMORY1-Spannungssignals 82, jedoch mit beträchtlich geringerem Abfall, wie dies in Fig. 4 gezeigt ist.
Das MEMORY2-Spannungssignal 100 kann dazu verwendet werden, eine exakte Zeitsteuerung zu erzielen, entsprechend dem folgenden Ausdruck in Gleichung (2):
wobei
Vmemory2 = Spannung am MEMORY2-Kondensator (C&sub3;)
I&sub1; = RAMP-Ladestrom
C&sub1; = RAMP-Kondensator
Tscan = Video-Eingangsabtastrate, also Periode H
Vbe = Basis-Emitterspannung des Transistors Q&sub1;&sub0;
Durch Festlegung der Videoeingangsabtastrate, also Tscan, und durch Kompensieren des Temperaturkoeffizienten im Basis- Emitterübergang des Transistors Q&sub1;&sub0; wird nunmehr das MEMORY2- Spannungssignal 100 proportional zum Term I&sub1;/C&sub1; gemäß der voranstehenden Gleichung (2). Wie nachstehend erläutert wird, kann das MEMORY2-Spannungssignal 100 oder Vmemory2 dazu verwendet werden, eine exakte Zeitverzögerung zu erhalten, die eine skalierte und vervielfachte Version der Eingangsabtastrate darstellt, und durch folgendes Umschreiben der Gleichung (2) bestimmt wird:
dt = Cn/Im (dv + Vbe) (Gleichung 3)
wobei
dt = Impulsbreite oder Zeitverzögerung
Cn = Kondensator, der eine skalierte Version von C&sub1; (Fig. 3) ist,
also Cn/C&sub1; = Kn, wobei Kn eine Konstante ist
Im = Strom, der eine skalierte Version von I&sub1; ist (Stromquelle 78 - Fig. 3)
also Im/I&sub1; = Km, wobei Km eine Konstante ist
dv = Spannungsänderung beim Kondensator Cn
Vbe = Basis-Emitterspannung, die Vbe entspricht (Q&sub1;&sub0; - Fig. 3)
durch Einsetzen von dv = Vmemory2 kann Gleichung (3) folgendermaßen umgeschrieben werden
:.dt = CnI&sub1;Tscan/C&sub1;Im
wegen Cn = Kn c C&sub1; und Im = Km · I&sub1;, mit m, n > 0 folgt
:.dt = kTscan, wobei k = Kn/Km
Nunmehr wird Bezug auf Fig. 8 genommen, welche die Unterschaltung 120 und eine weitere Unterschaltung 121 zeigt, die zusammen mit dem MEMORY2-Signal 100 verwendet werden, das von der Unterschaltung 21 in Fig. 3 erzeugt wird. Zur Vereinfachung ist die Unterschaltung 120 mit dem Zeitsteuerblock 28 vereinigt. Die Unterschaltung 121 andererseits kann mit der Vertikaldetektorschaltung 24 (Fig. 2) und/oder der Detektorschaltung 26 für die hintere Schwarzschulter (Fig. 2) vereinigt ausgebildet sein. Die Schaltung 120 enthält einen ersten Operationsverstärker 122, und die Unterschaltung 121 enthält einen zweiten Operationsverstärker 124. Der erste Verstärker 122 ist als Spannungsfolger ausgebildet, der das MEMORY2-Signal 100 abpuffert. Der nicht-invertierende Eingang des Operationsverstärkers 122 ist mit dem MEMORY2-Signal 100 verbunden, das auf der Eingangsleitung 43 auftritt, und der invertierende Eingang ist mit dem Ausgang des Operationsverstärkers 122 gekoppelt. Der Ausgang des Spannungsfolgers 122 (also Operationsverstärkers) ist mit dem nicht-invertierenden Eingang des zweiten Verstärkers 124 über einen durch eine Diode angeschlossenen Transistor 126 gekoppelt. Der durch eine Diode angeschlossene Transistor 126 dient als Pegelverschiebungsvorrichtung, um den Spannungsabfall Vbe über dem Basis-Emitterübergang des Transistors Q&sub1;&sub0; in Fig. 3 auszugleichen, und auch Temperatureffekte über dem Basis-Emitterübergang zu kompensieren.
Wie in Fig. 8 gezeigt ist, ist der Ausgang (also das MEMORY2- Signal 100 + Vbe) des Spannungsfolgers 122 an den Emitter des Transistors 126 und an eine Stromquelle 128 angeschlossen. Der Ausgang von dem über eine Diode angeschlossenen Transistor 126 umfasst die Ausgangsleitung 45 (Fig. 2). Der Kollektor und die Basis des Transistors 126 sind miteinander verbunden, und an den invertierenden Eingang des zweiten Verstärkers 124 sowie eine weitere Stromquelle 130 angeschlossen. Die beiden Stromquellen 128, 130 sind so ausgebildet, dass sie den Arbeitspunkt für den als Diode geschalteten Transistor 126 einstellen.
Der Ausgang (der mit der Basis verbundene Kollektor) des Transistors 126 stellt auch die Ausgangsleitung 45 zur Verfügung, die mit dem spannungsgesteuerten Filter 23 in der Eingangsstufe 22 gekoppelt ist. Der Spannungsfolger 122 (also der erste Operationsverstärker) und der als Diode geschaltete Transistor 126 erzeugen ein Steuersignal 127 auf der Ausgangsleitung 45, welches dem MEMORY2-Signal 100 plus der Spannung Vbe (des als Diode geschalteten Transistors 126) entspricht, und den Betrieb des spannungsgesteuerten Filters 23 steuert. Das spannungsgesteuerte Filter 23 kann mit bekannten Vorgehensweisen verwirklicht werden, wie dies Fachleuten wohl bekannt ist. Wie aus Fig. 8 hervorgeht, weist das spannungsgesteuerte Filter 23 einen Kondensator Cf auf, der einen Wert proportional zum Kondensator C&sub1; hat.
Wie ebenfalls aus Fig. 8 hervorgeht, ist in der Unterschaltung 121 der zweite Operationsverstärker 124 so ausgebildet, dass er als Komparator arbeitet, und ein Ausgangssignal 132 erzeugt, das die Differenz zwischen den Signalen am invertierenden und am nicht-invertierenden Eingang ist. Der Komparator 124 (also die Unterschaltung 121) erzeugt ein Ausgangssignal 132, welches der Größe "dt" in der voranstehenden Gleichung (3) entspricht, wie dies nachstehend erläutert wird.
Wie in Fig. 8 gezeigt ist, ist der invertierende Eingang des Komparators 124 mit dem Ausgang des als Diode geschalteten Transistors 126 verbunden, also dem MEMORY2-Signal 100 + Vbe. Der nicht-invertierende Eingang des Komparators 124 (also Operationsverstärkers) ist mit einem Kondensator Cn, einer Ladestromquelle 134 und einem Entladungstransistor 136 verbunden. Der Kondensator Cn weist eine Kapazität auf, die proportional zu jener des Kondensators C&sub1; ist (siehe voranstehende Gleichung (3)). Die Stromquelle 134 ist so ausgebildet, dass sie einen Strom Im liefert, der den Kondensator Cn auflädt. Die Größe des Stroms Im ist so gewählt, dass sie proportional zum Strom I&sub1; ist (vgl. die Beschreibung der obigen Gleichung (3)). Der Transistor 136 ist so ausgelegt, dass er als Senke für einen Kollektorstrom dient, der so gewählt ist, dass der Kondensator Cn schnell entladen wird. Die Basis des Transistors 136 stellt ein Steuereingangssignal 138 zur Verfügung, welches auf ein START-Signal 140 reagiert. In Reaktion auf das START-Signal 140 wird der Transistor 136 eingeschaltet, und wird durch den Kollektorstrom der Kondensator Cn entladen. Gemäß Fig. 9 weist das START-Signal 140 einen Impuls auf, der eine Breite oder Dauer hat, die zum Entladen des Kondensators Cn ausreicht. Das START-Signal 140 kann von dem CSYNC-Signal 30 abgeleitet werden (um ein Zeitsteuersignal zu erzeugen, das synchron zum Start einer Horizontalabtastung ist). Der Komparator 124 weist weiterhin eine Diode 142 auf, die über die invertierenden und nicht-invertierenden Eingänge geschaltet ist, um die Spannung am Kondensator Cn zu begrenzen oder anzuklemmen.
Im Betrieb wird der Kondensator Cn durch die Stromquelle 134 auf einen Spannungspegel V(cn) geladen, der als Signal 144 in den Fig. 8 und 9 dargestellt ist. Der Komparator 124 erzeugt einen nach Negativ gehenden Ausgangsimpuls 132 (also dt), wenn das Steuersignal 127 (also das MEMORY2-Signal plus Vbe) den Spannungspegel V(cn) am Kondensator Cn überschreitet. (Das MEMORY2-Signal 100 ist an den invertierenden Eingang des Komparators 124 über den Spannungsfolger 122 und den als Diode geschalteten Transistor 126 gekoppelt.) Wie in Fig. 9 gezeigt ist, bleibt der Ausgang 132 des Komparators 124 auf niedrigem Pegel, bis der Kondensator Cn auf einen Pegel aufgeladen ist, der das Steuersignal 127 überschreitet, also das MEMORY2-Signal 100 plus Vbe. Wenn die Diode 142 einschaltet, liegt der invertierende Eingang auf einem Pegel, der um den Diodenspannungsabfall oder Vbe niedriger ist als der Pegel am nicht-invertierenden Eingang, so dass der Ausgang des Komparators 124 auf hohen Pegel geht, wie dies in Fig. 9 gezeigt ist. Der Ausgang 132 des Komparators 124, also das Signal dt, bleibt auf dem hohen Pegel, bis der nächste START-Signalimpuls 140 empfangen wird.
Aus der voranstehenden Beschreibung wird deutlich, dass das MEMORY2-Signal 100 eine Verzögerungskompensationsspannung darstellt, die von den Zeitsteuerschaltungen 120 und 121 verwendet wird, um ein Verzögerungszeitsignal zu erzeugen (also dt). Ein Merkmal des Verzögerungszeitsignals 132 oder "dt", das von der Zeitsteuerschaltung 120 erzeugt wird, besteht darin, dass das Signal relativ konstant bleibt, auch bei Herstellungstoleranzen der Kondensatoren der integrierten Schaltung. Daher kann das Verzögerungszeitspannungssignal dt anderen Schaltungsblöcken zur Verfügung gestellt werden (beispielsweise der Vertikaldetektorschaltung 24 und der Detektorschaltung 26 für die hintere Schwarzschulter in dem Impulstrenner 18, wie in Fig. 2 gezeigt), um ein exaktes Zeitsignal Tcomp gemäß folgendem Ausdruck zur Verfügung zu stellen:
Tcomp = (Vcomp * Cic) / I
wobei:
I = konstanter Strom, der von außen dem System zugeführt wird
Cm = Hilfsspeicherkondensator
Vcomp = Verzögerungsspannungssignal dt
Im voranstehenden Ausdruck ist der Strom I konstant und wird von einer Quelle außerhalb des Systems geliefert, und werden Änderungen des Wertes des Kondensators Cic (also des Kondensators der integrierten Schaltung) durch entgegengesetzte Änderungen des Spannungssignals Vcomp kompensiert (also die Kompensationsspannung), so dass die Verzögerungszeit Tcomp auch bei Herstellungstoleranzen des Kondensators Cic relativ konstant bleibt.

Claims

1. Selbstjustierende Fensterschaltung (20) zur Verwendung bei einer monolithischen integrierten Schaltung, wobei die selbstjustierende Fensterschaltung (20) aufweist:

(a) eine Eingangsportvorrichtung zum Empfang eines Eingangssynchronisierungsimpulssignals (30), welches eine Folge von Impulsen mit einem vorbestimmten Abtastzeitraum (H) aufweist;

(b) eine Flankendetektorvorrichtung (50), die mit der Eingangsportvorrichtung gekoppelt ist, und eine Vorrichtung zur Erzeugung eines Horizontalimpulsausgangssignals (-HP) in Reaktion auf die Feststellung eines Impulses in dem Eingangssynchronisierungsimpulssignal (30) aufweist;

(c) eine Zwischenspeichervorrichtung (64, 70, 72, 74) zur Zwischenspeicherung des Horizontalimpulsausgangssignals (-HP);

(d) eine Vorrichtung (C1, I&sub1;, I&sub6;, Q1, D4, D5) zur Bereitstellung eines Rampensteuersignals (RAMP) in Reaktion auf das Zwischenspeichern des Horizontalimpulsausgangssignals (-HP);

(e) eine Vorrichtung (C2) zur Bereitstellung eines Speichersignals (MEMORY1);

(f) eine Speichersignalrampenvorrichtung (I&sub1;, I&sub2;, Q3, Q4, Q5), welche aufweist:

(i) eine Vorrichtung (I&sub2;, Q3), die von dem Horizontalimpulsausgangssignal (-HP) in Gang gesetzt wird, um eine Rampenerzeugung des Speichersignals (MEMORY1) in einer ersten Richtung durchzuführen,

(ii) eine Vorrichtung (I&sub1;, Q3, Q4, Q5) zur Rampenerzeugung des Speichersignals (MEMORY1) in einer zweiten Richtung entgegengesetzt zur ersten Richtung, in Gang gesetzt dadurch, daß sich das Speichersignal (MEMORY1) auf einem vorbestimmten Pegel in Bezug auf das Rampensteuersignal (RAMP) zu einer Zeit befindet, die sich entsprechend dem vorbestimmten Abtastzeitraum (H) ändert; und

(iii) eine Vorrichtung (Q2), die auf das nächste Horizontalimpulsausgangssignal (-HP) reagiert, um die Rampenbildung des Speichersignals (MEMORY1) in der ersten Richtung zu beenden;

(g) eine Fenstererzeugungsvorrichtung (Q5), die an die Speichersignalrampenvorrichtung (I&sub1;, I&sub2;, Q3, Q4, Q5) gekoppelt ist, um ein Fenstersteuersignal (WINDOW) zu erzeugen, eingeleitet dadurch, daß sich das Speichersignal (MEMORY1) auf dem vorbestimmten Pegel in Bezug auf das Rampensteuersignal (RAMP) befindet, wobei die Dauer des Fenstersteuersignals (WINDOW) durch die Dämpfungsrate des Speichersignals (MEMORY1) in der ersten Richtung und durch den Abtastzeitraum (H) definiert wird; und

(h) eine Rückkopplungsvorrichtung zum Rückkoppeln des Fenstersteuersignals (WINDOW) auf die Flankendetektorvorrichtung (50), wobei die Flankendetektorvorrichtung (50) eine Vorrichtung (58) zum Freischalten des Betriebs der Flankendetektorvorrichtung (50), wenn das Fenstersteuersignal (WINDOW) vorhanden ist, aufweist, sowie zum Sperren der Flankendetektorvorrichtung, wenn das Fenstersteuersignal (WINDOW) nicht vorhanden ist.

2. Selbstjustierende Fensterschaltung (20) nach Anspruch 1, bei welcher die Zwischenspeichervorrichtung (64, 70, 72, 74) ein Horizontalsynchronisierungsimpulssignal (HG) erzeugt, die Vorrichtung (C1, I&sub1;, I&sub6;, Q1, D4, D5) zur Bereitstellung eines Rampensteuersignals eine Vorrichtung (I&sub6;, Q1, D4) zur Festlegung des Rampensteuersignals (RAMP) auf einem Anfangspegel in Reaktion auf eine erste Flanke des Horizontalsynchronisierungsimpulssignals (HG) aufweist, und eine Vorrichtung (I&sub1;) zur Rampenerzeugung des Rampensteuersignals (RAMP) in der zweiten Richtung in Reaktion auf eine zweite Flanke des Horizontalsynchronisierungsimpulssignals (HG), und bei welcher die Vorrichtung (I&sub2;, Q3) zur Rampenerzeugung des Speichersignals (MEMORY1) in einer ersten Richtung durch die erste Flanke des Horizontalsynchronisierungsimpulssignals (HG) in Gang gesetzt wird.

3. Selbstjustierende Fensterschaltung (20) nach Anspruch 2, bei welcher die Vorrichtung (C1, I&sub1;, I&sub6;, Q1, D4, D5) zur Bereitstellung eines Rampensteuersignals einen ersten Kondensator (C1) aufweist, wobei die Spannung über dem Kondensator (C1) das Rampensteuersignal (RAMP) ist, die Vorrichtung (I&sub1;) zur Rampenerzeugung des Rampensteuersignals (RAMP) in der zweiten Richtung eine Vorrichtung zum Aufladen des ersten Kondensators aufweist, und bei welcher die Vorrichtung (I&sub2;) zur Bereitstellung eines Speichersignals eine zweiten Kondensator (C2) aufweist, der mit dem ersten Kondensator (C1) gekoppelt ist, wobei die Spannung über dem zweiten Kondensator (C2) das Speichersignal (MEMORY1) ist, die Vorrichtung (I&sub1;, Q3, Q4, Q5) zur Rampenerzeugung des Speichersignals (MEMORY1) in der ersten Richtung eine Vorrichtung zum Entladen des zweiten Kondensators (C2) aufweist, und die Vorrichtung (I&sub2;, Q3) zur Rampenerzeugung des Speichersignals (MEMORY1) in der zweiten Richtung eine Vorrichtung zum Aufladen des zweiten Kondensators (C2) aufweist.

4. Selbstjustierende Fensterschaltung (20) nach Anspruch 3, bei welcher das Speichersignal (MEMORY1) sich auf dem vorbestimmten Pegel befindet, relativ zu dem Rampensteuersignal (RAMP), wenn das Rampensteuersignal (RANP) das Speichersignal um ein vorbestimmtes Ausmaß überschreitet.

5. Selbstjustierende Fensterschaltung (20) nach Anspruch 1, welche weiterhin eine Anzeigeunterschaltung (89) aufweist, die an die Vorrichtung (C1, I&sub1;, I&sub6;, Q1, D4, D5) zur Bereitstellung des Rampensteuersignals gekoppelt ist, und eine Vorrichtung aufweist, die darauf reagiert, daß das Rampensteuersignal (RAMP) über einen vorbestimmten Pegel (V-COM + Vbe) ansteigt, zur Erzeugung eines Markierungsausgangssignals (NOSYNC), welches das Auftreten eines Fehlerzustands in dem Synchronisierungsimpulssignal (30) anzeigt.

6. Selbstjustierende Fensterschaltung (20) nach Anspruch 5, bei welcher die Anzeigeunterschaltung (89) das Auftreten eines Fehlerzustands anzeigt, wenn ein Impuls in dem Eingangssynchronisierungsimpulssignal (30) über eine vorbestimmte Zeit fehlt.

7. Selbstjustierende Fensterschaltung (20) nach Anspruch 2, bei welcher die Zwischenspeichervorrichtung (64, 70, 72, 74) eine Kurzimpulsbreitenvorrichtung (64, 70, 72) zur Erzeugung des Horizontalsynchronisierungsimpulssignals (HG) synchron zu dem Eingangssynchronisierungssignal (30) und mit einer Impulsbreite aufweist, welche durch eine Kurzimpulsverzögerungsvorrichtung (72) festgelegt wird.

8. Selbstjustierende Fensterschaltung (20) nach Anspruch 7, bei welcher die Kurzimpulsbreitenvorrichtung eine Impulsbreite erzeugt, die das 0,1-Fache des Abtastzeitraums (H) des Eingangssynchronisierungsimpulssignals (30) beträgt.

9. Selbstjustierende Fensterschaltung (20) nach Anspruch 1, bei welcher die Zwischenspeichervorrichtung (64, 70, 72, 74) eine Langpulsbreitenvorrichtung (64, 74) zur Erzeugung eines Langsynchronisierungspulssignals (LH) synchron mit dem Eingangssynchronisierungssignal (30) und mit einer Impulsbreite aufweist, die durch eine Langpulsverzögerungsvorrichtung (74) festgelegt wird.

10. Selbstjustierende Fensterschaltung (20) nach Anspruch 9, bei welcher die Langpulsbreitenvorrichtung eine Impulsbreite erzeugt, die das 0,3-Fache des Abtastzeitraums (H) des Eingangssynchronisierungsimpulssignals (30) beträgt.

11. Selbstjustierende Fensterschaltung (20) nach Anspruch 1, welche weiterhin eine Zeitsteuervorrichtung (21, 120, 121) zur Erzeugung eines konstanten Verzögerungszeitausgangssignals (dt) aufweist, wobei das konstante Verzögerungszeitausgangssignal (dt) für andere Schaltungsblöcke verfügbar ist.

12. Selbstjustierende Fensterschaltung (20) nach Anspruch 3, bei welcher der zweite Kondensator (C2) an den ersten Kondensator (C1) und an die Vorrichtung (I&sub1;) zur Rampenerzeugung des Rampensteuersignals (RAMP) über einen Emitterfolgetransistor (Q3) gekoppelt ist, so daß sich die Aufladung des zweiten Kondensators (C2) an die Aufladung des ersten Kondensators (C1) anschließt.

13. Selbstjustierende Fensterschaltung (20) nach Anspruch 1 oder 12, bei welcher die Flankendetektorvorrichtung (50) ein Detektor für eine positive Flanke ist, der ein NAND-Logikgate (58) aufweist, welches einen Eingang zum Empfang des Eingangssynchronisierungsimpulssignals (30) aufweist, einen Eingang zum Empfang des Fenstersteuersignals (WINDOW) und einen Eingang, der an einen Verzögerungsinverter (52, 54, 56) gekoppelt ist, um ein invertiertes und verzögertes Eingangssynchronisierungsimpulssignal zu empfangen, und das NAND-Logikgate (58) einen Ausgang aufweist, der an die Zwischenspeichervorrichtung (64, 70, 72, 74) gekoppelt ist, um das Ausgangssignal des NAND-Gates (58) zwischen zu speichern.

14. Selbstjustierende Fensterschaltung (20) nach Anspruch 1, welche weiterhin eine Vorrichtung (102, 27) zum Freischalten eines Schwarzschulterausgangssignals (BP) mit der Rate des vorbestimmten Abtastzeitraums (H) des Eingangssynchronisierungsimpulssignals (30) aufweist.

15. Selbstjustierende Fensterschaltung (20) nach Anspruch 1 in Kombination mit einer Videoeingangsstufe (22) für einen Videoimpulstrenner (18), wobei die Videoeingangsstufe (22) eine Vorrichtung (Cin) zur Behandlung eines Eingangsvideosignals (10) in einem Wechselstromkopplungszustand aufweist, und eine Entladungsstromvorrichtung (47), die einen Entladungsstrom zur Rückstellung des Eingangsvideosignals (10) in den Wechselstromkopplungszustand bereitstellt, wobei der Entladungsstrom durch ein Rückstellungssteuersignal (NOSYNC) eingeleitet wird, das von der selbstjustierenden Fensterschaltung (20) erzeugt wird, und die Abwesenheit eines Impulses in dem Eingangssynchronisierungsimpulssignal (30) für eine vorbestimmte Zeit anzeigt.

16. Selbstjustierende Fensterschaltung (20) nach Anspruch 9 in Kombination mit

einem Videoimpulstrenner (18), der eine Vertikaldetektorschaltung (24) zur Erzeugung eines Vertikalsynchronisierungsimpulssignals (34) aufweist;

einer gegateten Zwischenspeichervorrichtung (31), welche einen Eingang für eine Version des Vertikalsynchronisierungsimpulssignals aufweist, einen Eingang für das Langpulssynchronisierungssignal (LH), und einen Ausgang; und

einer Flip-Flop-Vorrichtung (33) zum Empfang des Ausgangs der gegateten Zwischenspeichervorrichtung (31) und zur Erzeugung eines Markierungsausgangssignals (35) für ein ungerades und ein gerades Halbbild in Reaktion hierauf.

17. Selbstjustierende Fensterschaltung (20) nach Anspruch 11, bei welcher die Zwischenspeichervorrichtung (21, 120, 121) eine Vorrichtung (21) zur Erzeugung eines Verzögerungskompensationssignals (MEMORY2) aufweist, und das konstante Verzögerungszeitausgangssignal (dt) in Reaktion auf das Verzögerungskompensationssignal (MEMORY2) bereitgestellt wird.