DE69324929T2

DE69324929T2 - Mikroprozessoroperationsprüfverfahren und system dafür

Info

Publication number: DE69324929T2
Application number: DE69324929T
Authority: DE
Inventors: Jarmo Loukusa; Mikko Rieppo; Sari Saeynaejaekangas; Antti Takaluoma; Kauko Varanka; Ilari Veki
Original assignee: Nokia Telecommunications Oy
Current assignee: Nokia Oyj
Priority date: 1992-12-03
Filing date: 1993-12-02
Publication date: 1999-10-21
Anticipated expiration: 2013-12-03
Also published as: FI92261B; FI92261C; AU5651294A; DE69324929D1; FI925503A0; EP0672279A1; WO1994012933A1; EP0672279B1; DK0672279T3

Description

Die Erfindung bezieht sich auf ein Verfahren zum überprüfen der Operation eines Mikroprozessors und ein System zum Implementieren dieses Verfahrens.
In einer Lösung gemäß dem Stand der Technik wird die Logik eines Mikroprozessors durch direktes Verbinden von Meßgeräten mit den Anschlüssen des Mikroprozessors getestet. Dies ist sehr umständlich und zeitaufwendig; teure Meßgeräte sind für diese Tests erforderlich, die nicht immer sehr abdeckend sind.
Es ist Aufgabe dieser Erfindung, ein Verfahren und ein System bereitzustellen, durch die die vorgenannten Nachteile vermieden werden können.
In der US-A-5,121,393 ist ein als integrierter Teil des Prozessorchips ausgebildetes System zum Testen von Mikroprozessoren beschrieben. Der Prozessor enthält ein Befehlsregister, das während der Testsequenz in einen Zähler umgewandelt wird. Der Zähler stellt während der Testsequenz aufeinanderfolgend Codes für Testanweisungen an eine integrierte Operationvorrichtung bereit. Die Ergebnisse der durch die Operationsvorrichtung durchgeführten Operationen werden zu einem polynomischen Zähler übertragen. Am Ende der Testsequenz wird das Ergebnis in dem polynomischen Zähler decodiert, um automatisch festzustellen, ob der Mikroprozessor korrekt arbeitet oder defekt ist.
Ein Verfahren zum Überprüfen der Operation eines Mikroprozessors gemäß der vorliegenden Erfindung ist im Patentanspruch 1 angegeben. Durch die vorliegende Erfindung wird auch ein System zum Überprüfen der Operation eines Mikroprozessors gemäß Patentanspruch 2 bereitgestellt.
Durch die erfindungsgemäße Lösung ist es möglich, ohne umständliches Anschließen von Testausrüstungen direkt auf einen Adreß- und Datenbus des Mikroprozessors zuzugreifen.
Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens und des erfindungsgemäßen Systems sind durch die Merkmale der beiliegenden Patentansprüche gekennzeichnet.
Es folgt eine nähere Beschreibung der Erfindung unter Bezugnahme auf die das System gemäß der Erfindung darstellende beiliegende Zeichnung.
Die erfindungsgemäße Lösung ist in der beiliegenden Figur gezeigt. Durch diese Lösung ist es möglich, direkt auf Adreß- und Datenbusse 2 bzw. 3 des Mikroprozessors 1 unter Verwendung einfacher und kostengünstiger Schaltungslösungen zuzugreifen.
Unkomplizierte und schnelle Testfunktionen sind in der Software des Mikroprozessors enthalten, wobei durch einen Benutzer ausgewählte Zustände mittels kurzer Schreiboperationen in eine Testschnittstelle des erfindungsgemäßen Systems geschrieben werden können (rechte Seite der Figur ausgehend von der vertikalen gestrichelten Linie). Diese Zustandsdaten können durch einfache Verfahren schnell und flexibel aus der erfindungsgemäßen Testschnittstelle gelesen werden, zum Beispiel mittels eines getrennten mit der Schnittstelle verbundenen Anzeigegeräts oder durch Weiterleiten der Zustandsdaten in ein Anzeige- oder Ausgabegerät eines anderen Systems.
In der erfindungsgemäßen Lösung werden Testdaten aufeinanderfolgend auf den Datenbus 3 geschrieben. Nachdem eine Testfunktion aktiviert wurde, erzeugt eine Adreßdecodierschaltung 4 einen Schaltungsauswahlimpuls für die Testschnittstelle in Übereinstimmung mit der Adresse der Schaltung. Durch diesen Impuls wird ein Zähler 5 gestartet, wobei während seines Zählbetriebs eine BIN/LIN-Umwandlungsschaltung 6 einen Schaltungsauswahlimpuls abwechselnd für jedes Register 7a bis 7n erzeugt. Die aufeinanderfolgend von dem Datenbus 3 kommenden Testdaten können dann jeweils in getrennte Register eingelesen werden, so daß sie an Registerausgängen a bis n parallel auslesbar sind.
Der Zähler 5 kann gemäß der Figur unter Verwendung eines monostabilen Multivibrators, der beispielsweise entsprechend dem ersten Schreibimpuls in den aktiven Zustand getriggert wird, in seinen Anfangszustand versetzt werden. Der monostabile Multivibrator setzt den Zähler nach einer vorbestimmten Zeitdauer auf Null, wenn die zu einem Zeitpunkt (während eines Aktualisierungsbetriebs) zu übertragenden Datenbytes in das Register geschrieben wurde. Diese Funktion ermöglich eine flexible Änderung der Anzahl zu schreibender Datenbytes, ohne das Erfordernis einer Änderung der Testschnittstelle. Das Schreiben der Datenbytes beginnt immer mit dem ersten Register.
Der Zähler 5 kann auch durch andere Verfahren auf Null gesetzt werden. Der Zähler kann eine getrennte Rücksetzschaltung aufweisen zum Nullsetzen des Zählers nach dem Schreiben der maximalen Zahl von Datenbytes. Danach ist die Zahl der zu schreibenden Bytes bei jedem Aktualisierungsbetrieb der Register konstant.
Die erfindungsgemäße Lösung kann zum Testen aller Mikroprozessoren eingesetzt werden. Es ist somit für den Fachmann ersichtlich, daß die Erfindung nicht auf das vorgenannte Beispiel beschränkt ist, sondern ihre verschiedenen Ausführungsbeispiele innerhalb des Umfangs der nachstehend angegebenen Patentansprüche frei veränderbar sind.

Claims

1. Verfahren zum Überprüfen der Operation eines Mikroprozessors, umfassend die Schritte:

Aufnehmen von Funktionen zum Durchführen gewünschter Tests in die Software des Mikroprozessors (1);

Aufeinanderfolgendes Schreiben von durch die Tests erzeugten Mikroprozessorzustandsdaten auf einen Datenbus (3) des Mikroprozessors,

dadurch gekennzeichnet, daß

die aufeinanderfolgenden Zustandsdaten von dem Datenbus (3) jeweils in ein getrenntes Register (7a bis 7n) eingelesen werden, und die die Ergebnisse der Tests repräsentierenden Zustandsdaten an Ausgängen (a bis n) der Register (7a bis 7n) parallel bereitgestellt werden, wobei die Register (7a bis 7n) beim Einschreiben der Zustandsdaten durch Adressierschaltungen (4 bis 6) über einen Adressbus (2) des Mikroprozessors (1) adressiert werden, wobei die Adressierschaltungen die Lesefunktionen der Register mit den von den Datenbus (3) kommenden Zustandsdaten synchronisieren.

2. System zum Überprüfen der Operation eines Mikroprozessors, wobei das System mit einem Datenbus (3) des Mikroprozessors (1) verbundene Register (7a bis 7n) umfaßt, in die durch in der Software des Mikroprozessors enthaltene und gewünschte Tests durchführende Funktionen erzeugte Zustandsdaten über den Datenbus (3) beschrieben werden können, dadurch gekennzeichnet, daß das System weiterhin umfaßt Adressierschaltungen (4 bis 6), die mit einem Adreßbus (2) des Mikroprozessors verbunden sind, durch die das Schreiben der Zustandsdaten in die Register (7a bis 7n) und ein paralleles Bereitstellen an Ausgän gen (a bis n) der Register gesteuert wird, und durch die die Lesefunktionen der Register mit den von dem Datenbus (3) kommenden Statusdaten synchronisiert werden.

3. System nach Anspruch 2, dadurch gekennzeichnet, daß die Adressierschaltungen der zu dem System gehörenden Register (7a bis 7n) umfassen eine Adreßdecodierschaltung (4), einen Zähler (5), der durch einen durch diese Schaltung erzeugten Impuls gestartet wird, und eine Umwandlungsschaltung (6) zum Erzeugen eines Schaltungsauswahlimpulses abwechselnd für jedes Register (7a bis 7n), wenn der Zähler fortschreitet.