DE69318740T2

DE69318740T2 - Frequenzmultiplexübertragung von synchronen Daten und Start-Stop-Daten

Info

Publication number: DE69318740T2
Application number: DE69318740T
Authority: DE
Inventors: Noboru Kawada
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-01-27
Filing date: 1993-01-27
Publication date: 1998-09-24
Anticipated expiration: 2013-01-28
Also published as: US5432786A; EP0554056A3; DE69318740D1; EP0554056B1; JPH05207081A; JP2686392B2; EP0554056A2

Description

(1) Gebiet der Erfindung

Die vorliegende Erfindung betrifft einen Modulator, einen Demodulator und ein Modem, welches den Modulator und den Demodulator enthält. Die vorliegende Erfindung ist insbesondere bei einem Modem anwendbar, welches Vorkehrungen zum Modulieren und Demodulieren von Signalen aufweist, die Informationen hinsichtlich von Zuständen des Modems und eines anderen Modems mit sich führen, welches mit dem Modem über eine analoge Übertragungsleitung verbunden ist, wobei dies über einen Sekundärkanal erfolgt, der zusätzlich zu einem Hauptkanal vorgesehen ist. Der Hauptkanal und der Sekundärkanal werden häufig in einem Teilungsmultiplexverfahren innerhalb eines Frequenzbandes der analogen Übertragungsleitung verwendet.
Fig. 1 zeigt ein Diagramm, welches ein On-Line-Informationsverarbeitungssystem veranschaulicht, bei dem eine Vielzahl von Teilen der Datenterminalausrüstung über eine analoge Übertragungsleitung mit einem Host-Computer verbunden sind. In Fig. 1 bezeichnet das Bezugszeichen 900 einen Host-Computer, 901 bezeichnet einen Kommunikationssteuerprozessor, 903 bezeichnet ein Netzwerk-Überwachungsgerät, 911&sub1; bis 911n bezeichnen je ein Modem auf der Host-Computerseite, 912&sub1; bis 912n bezeichnen je ein Modem auf der Terminalseite, 913&sub1; bis 913n bezeichnen je einen Teil der Datenterminalausrüstung und 914&sub1; bis 914n bezeichnen je eine analoge Übertragungsleitung. Beispielsweise sind der Host- Computer 900 und der Kommunikationssteuerprozessor 901 in einem Hauptbüro einer Gesellschaft vorgesehen und die Vielzahl der Teile der Datenterminalausrüstung sind jeweils in einer Vielzahl von Zweigbüros aufgestellt. Es werden digitale Signale zwischen dem Host-Computer 900 und der Vielzahl der Teile der Datenterminalausrüstung 913&sub1; bis 913n über die analogen Übertragungsleitungen 914&sub1; bis 914n übertragen. Wenn die digitalen Signale über die analogen Übertragungsleitungen 914&sub1; bis 914n übertragen werden, werden die digitalen Signale in analoge Signale durch Modulatoren auf den Sendeseiten moduliert, werden über die analogen Übertragungsleitungen übertragen und werden in digitale Signale durch die Demodulatoren auf den Empfängerseiten demoduliert. Jedes Modem 911&sub1; bis 911n und 914&sub1; bis 914n besitzt Maßnahmen zur Überwachung verschiedener Bedingungen oder Zustände derselben und es ist ein Sekundärkanal zusätzlich zu dem Hauptkanal vorgesehen, um die oben erwähnten digitalen Signale zu übertragen.
Wie oben dargelegt wurde, werden der Hauptkanal und der Sekundärkanal häufig im Teilungsmultiplexverfahren betrieben, und zwar innerhalb eines Frequenzbandes der analogen Übertragungsleitung Fig. 2 zeigt ein Diagramm, welches die Frequenzbänder veranschaulicht, die für den Hauptkanal und den Sekundärkanal innerhalb des Frequenzbandes der analogen Übertragungsleitung reserviert sind (0,3 bis 3,4 kHz). Wie in Fig. 2 dargestellt ist, ist das Frequenzband für den Sekundärkanal der unteren Frequenzseite des Frequenzbandes des Hauptkanales zugeordnet, welches von dem Frequenzband des Hauptkanales getrennt ist. Bei dem Beispiel nach Fig. 2 reicht das Frequenzband des Hauptkanals von 600 bis 3000 Hz und das Frequenzband des Sekundärkanals reicht von 311 bis 359 Hz. Die Mittenfrequenzen der Frequenzbänder des Hauptkanals und des Sekundärkanals liegen bei 1800 bzw. 335 Hz.
Das Netzwerk-Überwachungsgerät 903 sammelt Informationen hinsichtlich der Zustände, die durch die jeweiligen Modems 911&sub1; bis 911n und 914&sub1; bis 914n überwacht wurden, und zwar über die oben erwähnten Sekundärkanäle und die Signalleitungen 915&sub1; bis 915n. Fig. 3 zeigt ein Diagramm, welches eine Verbindung zwischen dem Netzwerk-Überwachungsgerät 903 und der Vielzahl der Modems 911&sub1; bis 911n auf der Seite des Host-Computers 900 veranschaulicht. Wie in Fig. 3 dargestellt ist, sind die Vielzahl der Modems 911&sub1; bis 911n mit dem Netzwerk-Überwachungsgerät 903 in Form einer Busverbindung verbunden. Die Signalleitungen 915&sub1; bis 915n, welche das Netzwerk-Überwachungsgerät 903 mit der Vielzahl der Modems 911&sub1; bis 911n verbinden, bestehen aus abgeglichenen Signalleitungen in Einklang mit RS485, und das Netzwerk- Überwachungsgerät 903 sammelt die oben genannten Informationen, indem die jeweiligen Modems 915&sub1; bis 915n abgefragt werden. Bei der Kommunikation zwischen dem Netzwerk-Überwachungsgerät 903 und der Vielzahl der Modems 911&sub1; bis 911n wird ein Start-Stopp-System verwendet, das heißt es wird ein Startbit und ein Stoppbit an jedes Zeichen angehängt oder angeheftet (welches aus acht Bits besteht), und zwar in der Information, die zwischen dem Netzwerk-Überwachungsgerät 903 und der Vielzahl der Modems 911&sub1; bis 911n übertragen werden.
Fig. 4 zeigt ein Diagramm, welches die Konstruktion eines herkömmlichen Modems veranschaulicht, welches in dem System verwendet werden kann, das in Fig. 1 gezeigt ist. In Fig. 4 bezeichnet das Bezugszeichen 800 einen Teil einer Datenterminalausrüstung, 110a bis 110i bezeichnen je eine Treiberschaltung, 40' bezeichnet eine Hauptsignalmodulationseinheit, 50' bezeichnet eine Hauptsignaldemodulationseinheit, 60a bezeichnet eine Sekundärsignalmodulationseinheit, 60b bezeichnet eine Sekundärsignaldemodulationseinheit, 70' bezeichnet eine Mikroprozessoreinheit (MPU) in Form einer Befehlssteuereinheit, 41' und 51' bezeichnen je eine Mikroprozessoreinheit, 42' und 52' bezeichnen je einen Digitalsignalprozessor (DSP), 43' und 53' bezeichnen je einen Digital-/Analogumsetzer, 11 bezeichnet einen Signaladdierer, 90a und 90b bezeichnen je ein Tiefpaßfilter 90c und 90d bezeichnen je ein Hochpaßfilter und 903 bezeichnet das Netzwerk-Überwachungsgerät von Fig. 1.
Bei der Konstruktion nach Fig. 4 werden digitale Signale, die von der Datenterminalausrüstung 800 zugeführt werden, in analoge Durchlaßbandsignale innerhalb des Frequenzbandes des Hauptkanals in der Hauptsignalmodulationseinheit 40' umgesetzt bzw. moduliert, die dann zu dem Signaladdierer 11 zu leiten sind. Ein Befehl oder Daten, die über die analoge Übertragungsleitung zu übertragen sind, wird bzw. werden durch die Mikroprozessoreinheit 70' erzeugt, werden in ein analoges Durchlaßbandsignal in der Sekundärsignalmodulationseinheit 60a moduliert und werden durch das Tiefpaßfilter 90a gefiltert, um zu dem Signaladdierer 11 zugeführt zu werden. Die von der analogen Übertragungsleitung übertragenen analogen Signale werden der Hauptsignaldemodulationseinheit 50' zugeführt und auch dem Tiefpaßfilter 90b zugeführt. Die Frequenzkomponenten, die dem Hauptkanal in den analogen Signalen entsprechen, gelangen durch das Hochpaßfilter 90d, werden in digitale Signale umgesetzt und werden durch den Digitalsignalprozessor 52' und die Mikroprozessoreinheit 51' demoduliert. Die Frequenzkomponenten, die dem Sekundärkanal in den analogen Signalen entsprechen, gelangen durch das Tiefpaßfilter 90b, werden in digitale Signale umgesetzt und werden durch die Sekundärsignaldemodulationseinheit 60b demoduliert. Die demodulierten Sekundärsignale werden der Mikroprozessoreinheit 70' zugeleitet.
In herkömmlicher Weise wird die Modulation und die Demodulation der Hauptsignale in Einklang mit der Phasenverschiebungsverschlüsselung (PSK) oder Amplitudenquadraturmodulation (QAM) durchgeführt und die Modulation und die Demodulation der Sekundärsignale wird in Einklang mit der Frequenzverschiebungsverschlüsselung (FSK) durchgeführt. Die Demodulation gemäß der Frequenzverschiebungsverschlüsselung (FSK) kann ohne Synchronisation mit einem empfangenen Taktsignal durchgeführt werden, welches aus dem empfangenen Signal regeneriert wird, während die Demodulation entsprechend der Phasenverschiebungsverschlüsselung (PSK) oder die Amplitudenquadraturmodulation (QAM) mit einer Synchronisation mit dem empfangenen Takt durchgeführt werden müssen. Daher werden die Modulation und die Demodulation der Hauptsignale unter Verwendung des digitalen Signalprozessors und der Mikroprozessoreinheit ausgeführt und die Modulation und die Demodulation der Sekundärsignale wird unter Verwendung von einem Chipmodem ausgeführt, welches im Handel erhältlich ist und die Sekundärsignalmodulationseinheit 60a verkörpert und auch die Sekundärsignaldemodulationseinheit 60b verkörpert.
Da die Modulation und die Demodulation der Hauptsignale und der Sekundärsignale in einer getrennten Hardware durchgeführt werden, erhöht sich der Aufwand an Hardware und daher nehmen die Größe und die Kosten des Modems zu.
Eine Anordnung eines allgemein ähnlichen Typs zu dem oben erläuterten Typ ist in der FR-A-2 620 583 offenbart, welche auch die Merkmale des Oberbegriffes von jedem unabhängigen Anspruch offenbart.
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Modulator geschaffen, mit: einer ersten Moduliereinrichtung zum Empfangen eines ersten digitalen Signals, welche das erste digitale Signal zum Erzeugen eines ersten modulierten Signals moduliert, wobei die Frequenzkomponenten, die in dem ersten modulierten Signal enthalten sind, innerhalb eines ersten Frequenzbandes liegen; einer zweiten Moduliereinrichtung zum Empfangen eines anderen digitalen Signals und zum Modulieren desselben, um ein zweites moduliertes Signal zu erzeugen, wobei die Frequenzkomponenten, die in dem zweiten modulierten Signal enthalten sind, innerhalb eines zweiten Frequenzbandes liegen, welches von dem ersten Frequenzband getrennt ist; und einer Signaladdiereinrichtung zum Empfangen des ersten und des zweiten modulierten Signals und zum Addieren des ersten und des zweiten modulierten Signals, um ein Frequenzteilungsmultiplexsignal zu generieren; gekennzeichnet durch eine Transformiereinrichtung zum Empfangen eines zweiten digitalen Signals, welches wenigstens einen Satz einer vorbestimmten Anzahl von aufeinanderfolgenden Bits enthält, die Zeichendaten entsprechen, wobei ein Startbit jedem Satz der vorbestimmten Zahl von aufeinanderfolgenden Bits vorangeht und wobei ein Stoppbit jedem Satz der vorbestimmten Anzahl von aufeinanderfolgenden Bits nachfolgt, und um das Startbit und das Stoppbit aus dem zweiten digitalen Signal zu entfernen, um ein drittes digitales Signal zu erzeugen, welches die Zeichendaten enthält, und zwar als anderes digitales Signal, welches von der zweiten Moduliereinrichtung empfangen wird.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein Demodulator geschaffen, mit: einer ersten Demoduliereinrichtung zum Empfangen eines Frequenzteilungsmultiplexsignals und zum Regenerieren eines ersten digitalen Signals, wobei das erste und das zweite modulierte Signal in dem Frequenzteilungsmultiplexsignal frequenzteilungsmultiplext sind und wobei die Frequenzkomponenten, die in dem ersten modulierten Signal enthalten sind, innerhalb eines ersten Frequenzbandes liegen und die Frequenzkomponenten, die das zweite modulierte Signal enthalten, innerhalb eines zweiten Frequenzbandes liegen, welches von dem ersten Frequenzband getrennt ist, wobei das erste modulierte Signal äquivalent einem Signal ist, welches durch die Modulation des ersten digitalen Signals erzeugt wurde, und wobei das zweite modulierte Signal äquivalent einem Signal ist, welches durch Modulieren eines zweiten digitalen Signals erzeugt wurde; und einer Demoduliereinrichtung zum Empfangen des Frequenzteilungsmultiplexsignals und zum Regenerieren des zweiten digitalen Signals, welches wenigstens einen Satz einer vorbestimmten Anzahl von aufeinanderfolgenden Bits enthält, die Zeichendaten entsprechen; gekennzeichnet durch eine Transformiereinrichtung zum Empfangen des zweiten digitalen Signals und zum Einfügen eines Startbits vor jedem Satz der vorbestimmten Anzahl von aufeinanderfolgenden Bits, und Einfügen eines Stoppbits nach jedem Satz der vorbestimmten Anzahl von aufeinanderfolgenden Bits, um ein drittes digitales Signal in einem Start-Stopp-System zu erzeugen.
Ausführungsformen der vorliegenden Erfindung betreffen einen Modulator, einen Demodulator oder ein Modem, welches Vorkehrungen zum Modulieren und Demodulieren eines Sekundärsignals enthält, welches mit einem Hauptsignal frequenzteilungsmultiplext ist, wobei die Größe desselben und die Kosten zur Herstellung des Modulators, Demodulators oder des Modems reduziert sind.
Ausführungsformen der vorliegenden Erfindung betreffen auch einen Modulator, einen Demodulator oder ein Modem, welches Vorkehrungen enthält, um ein Sekundärsignal zu modulieren und zu demodulieren, welches mit einem Hauptsignal frequenzteilungsmultiplext ist, wobei der Wirkungsgrad in der Übertragung des Sekundärsignals erhöht ist.
Zum besseren Verständnis der Erfindung und um zu zeigen, auf welche Weise diese in die Tat umgesetzt werden kann, wird nun anhand eines Beispiels auf die beigefügten Zeichnungen eingegangen, in denen:
Fig. 1 ein Diagramm ist, welches ein On-Line-Informationsverarbeitungssystem veranschaulicht, bei dem eine Vielzahl von Teilen einer Datenterminalausrüstung über analoge Übertragungsleitungen mit einem Host-Computer verbunden sind;
Fig. 2 ein Diagramm ist, welches die Frequenzbänder veranschaulicht, die dem Hauptkanal und dem Sekundärkanal innerhalb des Frequenzbandes der analogen Übertragungsleitung (0,3 bis 3,4 kHz) zugeordnet sind;
Fig. 3 ein Diagramm ist, welches eine Verbindung zwischen dem Netz-Überwachungsgerät 903 und der Vielzahl der Modems 911&sub1; bis 911n veranschaulicht;
Fig. 4 ein Diagramm ist, welche eine Konstruktion eines herkömmlichen Modems veranschaulicht, welches in dem System nach Fig. 1 verwendet werden kann;
Fig. 5 ein Diagramm zeigt, welches eine Grundkonstruktion des Modems gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
Fig. 6 ein Diagramm ist, welches die Hardwarekonstruktion des Modems als Ausführungsform der vorliegenden Erfindung veranschaulicht;
Fig. 7, 8 und 9 Blockschaltbilder sind, welche die Konstruktion des Modems als Ausführungsform der vorliegenden Erfindung veranschaulichen;
Fig. 10 ein Diagramm ist, welches eine Bitserie und jede vorbestimmte Anzahl von aufeinanderfolgenden Bits entsprechend jedem Symbol veranschaulicht;
Fig. 11 ein Diagramm zeigt, welches eine Bitserie veranschaulicht, die Zeichendaten enthält, begleitet mit einem Startbit und einem Stoppbit; und
Fig. 12 ein Diagramm ist, welches Zeichendaten veranschaulicht, die in einer Datenspeichereinheit gespeichert sind.
Fig. 5 ist ein Diagramm, welches eine Grundkonstruktion des Modems gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht. In Fig. 5 bezeichnet das Bezugszeichen 1 eine Hauptsignalmodemeinheit, 3 bezeichnet eine Signaltransformationseinheit, 4 bezeichnet einen Signaladdierer, 5 einen Signalverarbeitungsabschnitt, 6 bezeichnet eine Sekundärsignalmodemeinheit und 7 bezeichnet eine Befehlssteuereinheit. Die Hauptsignalmodemeinheit 1 und die Sekundärsignalmodemeinheit 6 enthalten jeweils einen Modulator und einen Demodulator. In bevorzugter Weise sind die Hauptsignalmodemeinheit 1, die Signaltransformiereinheit 3, der Signaladdierer 4 und die Sekundärsignalmodemeinheit 6 durch wenigstens einen Digitalsignalprozessor realisiert. Es sind nämlich die Hauptsignalmodemeinheit 1, die Datentransformiereinheit 3, der Signaladdierer 4 und die Sekundärsignalmodemeinheit 6 durch Software realisiert.
Es werden zunächst die Modulationsoperationen, die in der Konstruktion von Fig. 5 ausgeführt werden, im folgenden erläutert. Bei der Konstruktion nach Fig. 5 wird ein erstes digitales Signal (Hauptsignal) der Hauptsignalmodemeinheit 1 zugeführt und die Hauptsignalmodemeinheit 1 moduliert das erste digitale Signal, um ein erstes moduliertes Signal zu erzeugen und dem Signaladdierer 4 zuzuführen (entsprechend einem ersten analogen Signal). Die in dem ersten modulierten Signal enthaltenen Frequenzkomponenten liegen innerhalb eines ersten Frequenzbandes. Das erste digitale Signal kann aus einem digitalen Signal bestehen, welches mit einem Takt-(Zeitsteuer-)Signal synchronisiert ist, und die Modulation in der Hauptsignalmodemeinheit 1 wird synchronisiert mit einem Taktsignal durchgeführt. Das bei der Modulation verwendete Taktsignal kann aus den folgenden Taktsignalen bestehen:
(1) einem Taktsignal, welches innerhalb des Modulators erzeugt wird (ein Taktsignal, welches innerhalb eines Modems erzeugt wird, ist als ST2-Signal bekannt, welches einem Teil der Datenterminalausrüstung zugeführt wird, die das Hauptsignal dem Modem synchronisiert mit dem ST2-Signal zuführt);
(2) einem Taktsignal, welches von außerhalb zugeführt wird (in typischer Weise von einem Teil der Datenterminalausrüstung, die das Hauptsignal zu dem Modem zuführt), und zwar von außerhalb des Modulators (das Taktsignal, welches von einem Teil der Datenterminalausrüstung zusammen mit dem Hauptsignal zugeführt wird, ist bekannt als ST1-Signal, wobei die Datenterminalausrüstung das Hauptsignal synchronisiert mit dem ST1-Signal zuführt);
(3) einem Taktsignal, welches aus dem empfangenen digitalen Signal (Hauptsignal) generiert wird, welches in einem herkömmlichen Modem als RT-Signal bekannt ist;
(4) einem Taktsignal, welches aus einem analogen Signal in dem Hauptkanal generiert wird, welches in einem Demodulator empfangen wird, der mit dem Modulator vorhanden ist; und
(5) einem Taktsignal, welches aus einem analogen Signal in dem Sekundärkanal generiert wird, welches in dem Demodulator empfangen wird, wobei der Demodulator von dem Modulator begleitet wird.
Parallel zu der oben erläuterten Operation wird ein zweites digitales Signal der Signaltransformiereinheit 3 zugeführt. Das zweite digitale Signal enthält wenigstens einen Satz einer vorbestimmten Anzahl von aufeinanderfolgenden Bits, die einem Zeichen entsprechen, ein Startbit, welches jedem Satz der vorbestimmten Zahl von aufeinanderfolgenden Bits vorangeht, und ein Stoppbit, welches jedem Satz der vorbestimmten Anzahl aufeinanderfolgender Bits nachfolgt. Das zweite digitale Signal kann mit Hilfe der Befehlssteuereinheit 7 erzeugt werden. Die Signaltransformiereinheit 3 empfängt das zweite digitale Signal und entfernt aus dem zweiten digitalen Signal das Startbit und das Stoppbit, um ein drittes digitales Signal zu erzeugen und der Sekundärsignalmodemeinheit 6 zuzuführen. Die in dem zweiten modulierten Signal enthaltenen Frequenzkomponenten liegen innerhalb eines zweiten Frequenzbandes, welches von dem ersten Frequenzband getrennt ist. Die Sekundärsignalmodemeinheit 6 empfängt das dritte digitale Signal und moduliert das dritte digitale Signal, um ein zweites moduliertes Signal zu erzeugen und dem Signaladdierer 4 zuzuführen (entsprechend einem zweiten analogen Signal). Das dritte digitale Signal kann aus einem digitalen Signal bestehen, welches mit einem Taktsignal synchronisiert ist, und die Modulation in der Sekundärsignalmodemeinheit 6 kann synchronisiert mit einem Taktsignal ausgeführt werden. Das Taktsignal, welches bei der Modulation verwendet wird, kann das gleiche (gemeinsame) Taktsignal sein, welches in der Hauptsignalmodemeinheit 1 verwendet wird. Der Signaladdierer 4 addiert die oben erwähnten ersten und zweiten modulierten Signale (erstes und zweites analoges Signal), um ein Frequenzteilungsmultiplexsignal zu erzeugen.
In bevorzugter Weise können die Hauptsignalmodemeinheit 1 und die Sekundärsignalmodemeinheit 6 den gleichen Typ einer Modulation durchführen. Dadurch können Abschnitt der Hardware und der Software gemeinsam für die Modulationsoperationen sowohl in der Hauptsignalmodemeinheit 1 als auch der Sekundärsignalmodemeinheit 6 verwendet werden. Es können nämlich die Größe der Hardware und das Ausmaß der Software und auch die Kosten zum Realisieren der Hauptsignalmodemeinheit 1 und der Sekundärsignalmodemeinheit 6 klein gemacht werden. Da in herkömmlicher Weise das Hauptsignal durch die Phasenverschiebungsverschlüsselung (PSK) oder die Quadratamplitudenmodulation (QAM) moduliert wird, kann die Modulieroperation für die Phasenverschiebungsverschlüsselung (PSK) oder die Quadratamplitudenmodulation (QAM) synchronisiert mit einem Taktsignal ausgeführt werden. Daher muß die Modulationsoperation in der Sekundärsignalmodemeinheit 6 synchron mit einem Taktsignal ausgeführt werden, wenn die Phasenverschiebungsverschlüsselung (PSK) oder die Quadratamplitudenmodulation (QAM) verwendet wird. In diesem Fall muß das dritte digitale Signal, welches von der Signaltransformiereinheit 3 der Sekundärsignalmodemeinheit 6 zugeführt wird, mit einem Taktsignal synchronisiert sein. Es transformiert nämlich in diesem Fall die Signaltransformiereinheit 3 das zweite digitale Signal in dem Start-Stopp-System in das dritte digitale Signal in dem Taktsynchronisations system.
Alternativ kann, wenn die hohe Übertragungsrate in dem Hauptkanal und die niedrige Übertragungsrate in dem Sekundärkanal in Betracht gezogen werden, die Quadratamplitudenmodulation (QAM) für die Modulation in dem Hauptkanal verwendet werden und es kann die Phasenverschiebungsverschlüsselung (PSK) für die Modulation in dem Sekundärkanal verwendet werden. In diesem Fall können ebenfalls Abschnitte der Hardware und der Software gemeinsam bei den Modulationsoperationen in sowohl der Hauptsignalmodemeinheit 1 (bei der Quadratamplitudenmodulation (QAM)) als auch der Sekundärsignalmodemeinheit 6 (bei der Phasenverschiebungsverschlüsselung (PSK)) verwendet werden. Es können nämlich die Größe der Hardware und das Ausmaß der Software und die Kosten zum Realisieren der Konstruktionen für die Durchführung der Modulation in der Hauptsignalmodemeinheit 1 und der Sekundärsignalmodemeinheit 6 klein gehalten werden. Der Grund dafür besteht darin, daß die Quadratamplitudenmodulation (QAM) gemeinsame oder ähnliche Operationen wie die Operationen bei der Phasenverschiebungsverschlüsselung (PSK) enthält.
Als zweites werden die Demodulationsoperationen, die bei der Konstruktion nach Fig. 5 ausgeführt werden, erläutert. Bei der Konstruktion nach Fig. 5 wird ein frequenzteilungsmultiplextes und moduliertes Signal der Hauptsignalmodemeinheit 1 und der Sekundärsignalmodemeinheit 6 zugeführt. Das frequenzteilungsmultiplexte und modulierte Signal besteht aus einem Signal, bei dem erste und zweite modulierte Signale durch Frequenzteilung multiplext sind, wobei die Frequenzkomponenten, die in dem ersten modulierten Signal enthalten sind, innerhalb des oben erwähnten ersten Frequenzbandes liegen und wobei die Frequenzkomponenten, die in dem zweiten modulierten Signal enthalten sind, innerhalb des oben erwähnten zweiten Frequenzbandes liegen, welches von dem ersten Frequenzband getrennt ist. In der Hauptsignalmodemeinheit 1 wird ein erstes Basisbandsignal, welches äquivalent dem Signal ist, welches durch Demodulation des ersten modulierten Signais erzeugt wurde, erhalten. Das erste Basisbandsignal ist ein digitales Signal, welches mit einem Taktsignal synchronisiert ist, das von dem ersten Basisbandsignal regeneriert wurde. Parallel zur oben erläuterten Demodulationsoperation in der Hauptsignalmodemeinheit 1 wird in der Sekundärsignalmodemeinheit 6 ein zweites Basisbandsignal, welches äquivalent einem Signal ist, das durch Demodulieren des zweiten modulierten Signals erzeugt wurde, erhalten. Das zweite Basisbandsignal ist ein digitales Signal, welches mit einem Taktsignal synchronisiert ist, welches aus dem zweiten Basisbandsignal regeneriert wurde, und enthält wenigstens einen Satz einer vorbestimmten Anzahl von aufeinanderfolgenden Bits, die einem Zeichen entsprechen. Das zweite Basisbandsignal wird der Signaltransformiereinheit 3 zugeführt. In der Signaltransformiereinheit 3 wird ein Startbit vor jeden Satz der vorbestimmten Anzahl von aufeinanderfolgenden Bits eingefügt und es wird ein Stoppbit nach jedem Satz der vorbestimmten Anzahl von aufeinanderfolgenden Bits eingefügt, um ein Sekundärsignal in einem Start-Stopp-System zu erzeugen.
Ähnlich dem oben erläuterten Modulationsvorgang werden das erste und das zweite modulierte Signal in bevorzugter Weise durch den gleichen Typ einer Modulation moduliert und daher führen die Hauptsignalmodemeinheit 1 und die Sekundärsignalmodemeinheit 6 den gleichen Typ einer Modulation durch. Dadurch können Abschnitte der Hardware und der Software gemeinsam für die Demodulationsoperationen sowohl in der Hauptsignalmodemeinheit 1 als auch der Sekundärsignalmodemeinheit 6 verwendet wird. Es können nämlich die Größe der Hardware und der Software und die Kosten zur Realisierung der Hauptsignalmodemeinheit 1 und der Sekundärsignalmodemeinheit 6 klein gehalten werden. Somit wird in herkömmlicher Weise das Hauptsignal durch die Phasenverschiebungsverschlüsselung (PSK) oder die Quadratamplitudenmodulation (QAM) und die Demodulationsoperation für die Phasenverschiebungsverschlüsselung (PSK) oder die Quadratamplitudenmodulation (QAM) in Synchronisation mit einem Taktsignal ausgeführt, welches aus dem ersten Basisbandsignal regeneriert wurde. Daher muß die Demodulationsoperation in der Sekundärsignalmodemeinheit 6 in Synchronisation mit einem Taktsignal durchgeführt werden, wenn die Phasenverschiebungsverschlüsselung (PSK) oder die Quadratamplitudenmodulation (QAM) verwendet wird. In diesem Fall muß das zweite Basisbandsignal, welches von der Sekundärsignalmodemeinheit 6 zu der Signaltransformiereinheit 3 zugeführt wird, mit dem Taktsignal synchronisiert werden. Es transformiert nämlich in diesem Fall die Signaltransformiereinheit 3 das zweite digitale Signal in dem Start-Stopp-System in das zweite Basisbandsignal (Sekundärsignal) in dem Taktsynchronisationssystem.
Ähnlich der oben erläuterten Modulation kann alternativ unter Berücksichtigung der hohen Übertragungsrate in dem Hauptkanal und der niedrigen Übertragungsrate in dem Sekundärkanal, die Quadratamplitudenmodulation (QAM) in dem Hauptkanal verwendet werden und die Phasenverschiebungsverschlüsselung (PSK) kann in dem Sekundärkanal verwendet werden. In diesem Fall können Abschnitte der Hardware und der Software ebenfalls gemeinsam für die Demodulationsoperationen in sowohl der Hauptsignalmodemeinheit 1 (bei der Quadratamplitudenmodulation (QAM)) als auch der Sekundärsignalmodemeinheit 6 (bei der Phasenverschiebungsverschlüsselung (PSK)) verwendet werden. Es können nämlich die Größe der Hardware und der Software und die Kosten für die Realisierung der Konstruktionen für die Demodulation in der Hauptsignalmodemeinheit 1 und der Sekundärsignalmodemeinheit 6 klein gemacht werden.
Fig. 6 zeigt ein Diagramm, welches die Hardwarekonstruktion des Modems als eine Ausführungsform der vorliegenden Erfindung veranschaulicht. In Fig. 6 bezeichnet das Bezugszeichen 40 eine Modulationseinheit, 50 bezeichnet eine Demodulationseinheit, 41 und 51 bezeichnen jeweils eine Mikroprozessoreinheit, 42 und 52 bezeichnen je einen Digitalsignalprozessor (DSP), 43 und 53 bezeichnen je einen Digital-/Analog-Umsetzer, 70 bezeichnet eine Mikroprozessoreinheit (MPU) in Form einer Befehlssteuereinheit, 80 bezeichnet eine DTE-Interface-Schaltung, 81 bezeichnet eine MDMS (Modem Monitoring System = Modemüberwachungssystem)-Interface-Schaltung, 91 und 98 bezeichnen je ein Tiefpaßfilter, 92 und 95 bezeichnen je einen Verstärker und 93 und 94 bezeichnen je einen Transformator oder Übertrager. Die DTE- Interface-Schaltung 80 ist dafür vorgesehen, um die Pegel von Signalen zwischen dem Modem und der Datenterminalausrüstung zu verschieben. In der DTE-Interface-Schaltung 80 bezeichnet RS einen Anschluß für ein Signal gemäß "Sende Anfrage", CS bezeichnet einen Anschluß für ein Signal gemäß "Senden frei", SD bezeichnet einen Anschluß für ein Signal gemäß "Gesendete Daten", CD bezeichnet einen Anschluß für ein Signal gemäß "Lösche Detektor", RD bezeichnet einen Anschluß für ein Signal gemäß "Empfangene Daten", ST2 bezeichnet einen Anschluß für ein Zeitsteuersignal gemäß "Sende-Zeitsteuerung" und RT bezeichnet einen Anschluß für ein Zeitsteuersignal gemäß "Empfangs-Zeitsteuerung". Es werden nämlich die Zeitsteuersignale ST2 und RT zwischen dem Modem und der Datenterminalausrüstung 800 in Synchronisation mit den Datensignalen SD und RD jeweils gesendet.
Bei der Konstruktion nach Fig. 6 wird ein digitales Hauptsignal, welches von der Datenterminalausrüstung zugeführt wurde, über die DTE-Interface-Schaltung 80 zu der Modulationseinheit 40 zugeführt und wird zu einem ersten Durchlaßbandsignal moduliert, und zwar innerhalb des Frequenzbandes des Hauptkanals mit Hilfe der Mikroprozessoreinheit 41 und mit Hilfe des Digitalsignalprozessors 42 in der Modulationseinheit 40. Ein digitales Signal, welches einen Befehl oder Daten mit sich führt, die über die analoge Übertragungsleitung zu übertragen sind, wird durch die Mikroprozessoreinheit 70 erzeugt und wird auch zu der Modulationseinheit 40 zugeführt, um zu einem zweiten Durchlaßbandsignal moduliert zu werden, und zwar innerhalb des Frequenzbandes des Sekundärkanals mit Hilfe der Mikroprozessoreinheit 41 und des Digitalsignalprozessors 42 in der Modulationseinheit 40. Das erste und das zweite Durchlaßbandsignal werden summiert und das summierte Durchlaßbandsignal wird in ein analoges Durchlaßbandsignal umgesetzt. Das analoge Durchlaßbandsignal, welches in der Modulationseinheit 40 erzeugt wurde, wird durch das Tiefpaßfilter gefiltert, um unnötige Frequenzkomponenten zu beseitigen, wird in dem Verstärker 92 verstärkt und wird über den Übertrager 93 und den Anschluß S auf die analoge Übertragungsleitung übertragen.
Ein analoges Durchlaßbandsignal, welches über die analoge Übertragungsleitung übertragen wurde, wird an dem Anschluß R empfangen und wird durch den Übertrager 94 übertragen, wird in dem Verstärker 95 verstärkt und wird durch das Tiefpaßfilter 98 gefiltert, um der Demodulationseinheit 50 zugeführt zu werden. In der Demodulationseinheit 50 wird das analoge Durchlaßbandsignal, welches von dem Tiefpaßfilter 98 ausgegeben wurde, in ein digitales Durchlaßbandsignal mit Hilfe des Analog-/Digitalumsetzers 53 umgewandelt. Das digitale Durchlaßbandsignal wird demoduliert, um ein erstes und ein zweites Durchlaßbandsignal zu erzeugen, und zwar mit Hilfe der Mikroprozessoreinheit 51 und des Digitalsignalprozessors 52, wobei die Frequenzkomponenten des ersten Basisbandsignals innerhalb des Frequenzbandes des Hauptkanals liegen und wobei die Frequenzkomponenten des zweiten Basisbandsignals innerhalb des Frequenzbandes des zweiten Kanals liegen. Das erste Basisbandsignal wird der DTE-Interface-Schaltung 80 zugeführt und das zweite Basisbandsignal wird der Mikroprozessoreinheit 70 zugeführt.
Das Netzwerk-Überwachungsgerät 903 (Fig. 1) sendet einen ersten Befehl zu der Mikroprozessoreinheit 70 in jedem der Modems bei dem nahen Ende (wie beispielsweise den Modems 911&sub1; bis 911n in Fig. 1), welches direkt mit dem Netzwerk-Überwachungsgerät 903 verbunden ist, und zwar über die MDMS-Interface-Schaltung 81 in dem Modem. Der erste Befehl fragt nach Informationen hinsichtlich der Bedingungen oder Zustände der Modems an, und zwar an dem nahen Ende und auch bei den Modems an dem fernen Ende, wie beispielsweise den Modems 912&sub1; bis 912n in Fig. 1), die an die Modems an dem nahen Ende über die analogen Übertragungsleitungen verbunden sind. Wenn der Befehl nach den Informationen hinsichtlich der Zustände des Modems an dem nahen Ende anfragt, schickt das Modem an dem nahen Ende die Informationen hinsichtlich der Zustände des Modems zu dem Netzwerk- Überwachungsgerät 903, und zwar über die MDMS-Interface Schaltung 81. Wenn der Befehl nach den Informationen hinsichtlich der Bedingungen oder Zustände des Modems an dem fernen Ende anfragt, so erzeugt das Modem an dem nahen Ende ein Sekundärsignal, welches einen zweiten Befehl mit sich führt, der nach Informationen hinsichtlich der Bedingungen des Modems an dem ferngelegenen Ende fragt, welches mit dem Modem an dem nahegelegenen Ende über die analoge Übertragungsleitung verbunden ist, und schickt das Sekundärsignal zu der Modulationseinheit 40, damit es moduliert und zu dem Modem an dem ferngelegenen Ende über den Sekundärkanal übertragen wird. Wenn das Modem am fernen Ende das modulierte Sekundärsignal über den zweiten Kanal empfängt, wird das modulierte Sekundärsignal demoduliert, um ein Sekundärsignal zu regenerieren und es wird dann das Sekundärsignal der Mikroprozessoreinheit 70 in dem Modem an dem ferngelegenen Ende zugeleitet. Abhängig von dem zweiten Befehl erzeugt das Modem an dem fernen Ende eine erste Antwort, welche die angefragten Informationen enthält und schickt diese über den Sekundärkanal zu der Mikroprozessoreinheit 70 in dem Modem an dem nahegelegenen Ende zurück. Wenn die Mikroprozessoreinheit 70 die erste Antwort empfängt, und zwar in dem Modem an dem nahegelegenen Ende, so erzeugt die Mikroprozessoreinheit 70 eine zweite Antwort, welche die angefragten Informationen enthält und schickt diese über die MDMS-Interface-Schaltung 81 zu dem Netzwerk-Überwachungsgerät 903 zurück. Die MDMS-Interface-Schaltung 81 ist dafür vorgesehen, um ein nicht abgeglichenes Signal, welches die oben erwähnte Antwort mit sich führt und von der Mikroprozessoreinheit 70 gesendet oder übertragen wurde, in ein abgeglichenes Signal umzusetzen und um ein abgeglichenes Signal, welches den oben erwähnten Befehl mit sich führt und welches von dem Netzwerk-Überwachungsgerät 903 gesendet oder übertragen wurde, in ein nicht abgeglichenes Signal umzusetzen.
Die Fig. 7, 8 und 9 zeigen Blockschaltbilder, welche die Konstruktion des Modems gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht. Einzelheiten der DTE-Interface-Schaltung 80 und der Modulationseinheit 40 sind in Fig. 7 gezeigt, Einzelheiten des Analog-/Digital- Umsetzers 53 und der Demodulationseinheit 52 in der Demodulationseinheit 50 sind in Fig. 8 gezeigt, und Einzelheiten der Mikroprozessoreinheit 51 in der Demodulationseinheit 50 sind in Fig. 9 gezeigt.
In Fig. 7 bezeichnen die Bezugszeichen 11a und 11b je eine Scramblereinheit, 12a und 12b bezeichnen je eine Codetransformationseinheit, 13a und 13b bezeichnen je ein Roll- off-Filter, 14a und 14b bezeichnen je eine Modulatoreinheit, 16 bezeichnet einen Entzerrer, 17 bezeichnet eine Dämpfungsvorrichtung, 18a und 18b bezeichnen je eine Mustergeneratoreinheit, 31 bezeichnet eine ein Start- und ein Stoppbit entfernende Einheit, 32 bezeichnet eine Datenspeichereinheit, 33 bezeichnet eine ein Start- und ein Stoppbit einfügende Einheit und 44 bezeichnet einen gemeinsamen Speicher. Die Operationen der Modulationseinheit 40 werden durch die Mikroprozessoreinheit 41 gesteuert und der Digitalsignalprozessor 42 arbeitet unter der Steuerung der Mikroprozessoreinheit 41. Die durch einen in der Mikroprozessoreinheit 41 angegebenen Elemente und der Digitalsignalprozessor 42 können jeweils durch eine Softwareeinheit realisiert sein und die Operationen der jeweiligen Softwareeinheiten werden durch eine Vielfach-Task-Operation unter der Steuerung der Mikroprozessoreinheit 41 ausgeführt, obwohl irgendeine Einheit durch eine Hardwareeinheit ersetzt sein kann, welche die gleiche Operation durchführt. Der Digitalsignalprozessor 42 kann mehr als einen Digitalsignalprozessor enthalten. In diesem Fall ist ein Vielfach-Prozessorsystem durch mehr als einen Digitalsignalprozessor und die Mikroprozessoreinheit 41 gebildet, und die Mikroprozessoreinheit 41 steuert das Vielfach-Prozessorsystem. Der gemeinsame Speicher 44 ist für die gemeinsame Verwendung durch die Mikroprozessoreinheit 41 und den Digitalsignalprozessor 42 vorgesehen. Die Mikroprozessoreinheit 41 und der (oder jeder) Digitalsignalprozessor 42 können auf den gemeinsamen Speicher 44 in einem Time-Sharing-Betrieb zugreifen. Ein Befehl von der Mikroprozessoreinheit 41 wird dem Digitalsignalprozessor 42 erteilt, wenn der Befehl mit einer vorbestimmten Adresse in dem gemeinsamen Speicher 44 durch die Mikroprozessoreinheit 41 geschrieben wurde und wird durch den Digitalsignalprozessor 42 gelesen.
Die Mustergeneratoreinheiten 18a und 18b sind dafür vorgesehen, um vorbestimmte Muster zu generieren, die in Trainingssignale eingeführt werden, die jeweils dem Hauptsignal und dem Sekundärsignal vorauseilend gesendet werden. Die durch die Mustergeneratoreinheiten 18a und 18b generierten Muster können den Eingängen der jeweiligen Scramblereinheiten 11a und 11b zugeführt werden oder den Eingängen der jeweiligen Codetransformiereinheiten 12a und 12b.
Das der Modulationseinheit 40 zugeführte Hauptsignal von der Datenterminalausrüstung, und zwar über die DTE-Interface-Schaltung 80 zugeführt, wird durch die Scramblereinheit 11a verschachtelt (scrambled) und jede vorbestimmte Zahl von aufeinanderfolgenden Bits (entsprechend jedem Symbol) in dem verschachtelten Hauptsignal (wie in Fig. 10 gezeigt ist), wird in einen Datensignalpunkt in einem Vektorsignalraum in Einklang mit einer vorbestimmten Codiermethode transformiert, beispielsweise wie in den CCITT-Empfehlungen V.27 für die Phasenverschiebungsverschlüsselungsmodulation gefordert oder wie in den CCITT-Empfehlungen V.29 für die Quadratamplitudenmodulation gefordert. Die Ausgangsgröße der Codetransformiereinheit 12a wird den Roll- off-Filter 13a zugeführt, welches in dem Digitalsignalprozessor 42 enthalten ist, um Komponenten, verschieden von den Basisbandkomponenten in der Ausgangsgröße der Codetransformiereinheit 12a, zu beseitigen. Die Ausgangsgröße des Roll-off-Filters 13a wird der Modulatoreinheit 14a zugeführt, um in dieser moduliert zu werden, um ein erstes Durchlaßbandsignal zu erzeugen, wobei die Frequenzkomponenten, die in dem ersten Durchlaßbandsignal enthalten sind, innerhalb des ersten Frequenzbandes entsprechend dem Hauptkanal gelegen sind.
Parallel zu der oben erläuterten Modulationsoperation in Verbindung mit dem Hauptsignal wird das von der Mikroprozessoreinheit 70 zugeführte Sekundärsignal, der das Start- und Stoppbit entfernenden Einheit 31 in der Mikroprozessoreinheit 41 zugeführt. Das von der Mikroprozessoreinheit 70 zu der Modulationseinheit 40 zugeführte Sekundärsignal enthält wenigstens einen Satz einer vorbestimmten Anzahl von (beispielsweise acht) aufeinanderfolgenden Bits, die Zeichendaten entsprechen, ein Startbit, welches jedem Satz der vorbestimmten Anzahl aufeinanderfolgender Bits vorangeht, und ein Stoppbit, welches jedem Satz der vorbestimmten Anzahl aufeinanderfolgender Bits nachfolgt, wie dies in Fig. 11 veranschaulicht ist. Die das Start- und Stoppbit entfernende Einheit 31 entfernt das Startbit und das Stoppbit in einer Bitfolge, die von dem Sekundärsignal mitgeführt wird und es werden die Zeichendaten, die durch den Satz der vorbestimmten Anzahl aufeinanderfolgender Bits wiedergegeben werden, zeitweilig in der Datenspeichereinheit 32 gespeichert, wie in Fig. 12 gezeigt ist. Die Datenspeichereinheit 32 ist dann erforderlich, wenn die Übertragungsrate bei der Übertragung des Sekundärsignals zwischen der Mikroprozessoreinheit 70 und der Modulationseinheit 40 hoch ist, verglichen mit der Übertragungsrate in dem Sekundärkanal über die analoge Übertragungsleitung. Bei der Ausführungsform liegt die Übertragungsrate bei der Übertragung des Sekundärsignals zwischen der Mikroprozessoreinheit 70 und der Modulationseinheit 40 bei 8 kbps und die Übertragungsrate in dem Sekundärkanal durch die analoge Übertragungsleitung kann bei 75 bps liegen. Es wird somit der Betrieb der Mikroprozessoreinheit 70 durch die niedrige Übertragungsrate in dem Sekundärkanal nicht beeinflußt.
Die Mikroprozessoreinheit 41 überwacht die Datenspeichereinheit 42 in bezug darauf, ob irgendwelche Zeichendaten darin gespeichert werden oder nicht. Wenn die Mikroprozessoreinheit 41 feststellt, daß irgendwelche Zeichendaten in der Datenspeichereinheit 32 gespeichert werden, aktiviert die Mikroprozessoreinheit 41 die Modulatoreinheit 40b in dem Digitalsignalprozessor 42 und in der Mustergeneratoreinheit 18b, um ein Trägersignal für den Sekundärkanal zu erzeugen und um ein Trainingssignal für den Sekundärkanal zu senden. Das Trägersignal für den Sekundärsignal wird in der Modulatoreinheit 14b erzeugt. Dann liest die Mikroprozessoreinheit 41 jedes der Zeichendaten, die in der Datenspeichereinheit 32 gespeichert sind, in der Reihenfolge aus, in der jedes der Zeichendaten darin eingespeichert wurde, um die Zeichendaten zu der Start- und Stoppbit einfügenden Einheit 33 zuzuführen. Wenn die Mikroprozessoreinheit 41 feststellt, daß keine Zeichendaten in der Datenspeichereinheit 32 verblieben sind, steuert die Mikroprozessoreinheit 41 den Digitalsignalprozessor 42, um die Übertragung des Trägersignals für den Sekundärkanal zu stoppen. Die das Start- und Stoppbit einfügende Einheit 33 fügt ein Startbit vor jedem Zeichendatum ein und fügt ein Stoppbit nach jedem Zeichendatum ein, um eine Bitfolge zu erzeugen, wie in Fig. 11 gezeigt ist. Das Startbit und das Stoppbit werden derart eingefügt, daß jedes Zeichendatum in einfacher Weise erkannt werden kann, wenn die Bitfolge empfangen wird und in dem Modem an dem anderen Ende der analogen Übertragungsleitung demoduliert wird. Die Bitfolgen, die durch die das Start- und Stoppbit einfügende Einheit 33 erzeugt wurde, wird dem Scrambler 11b zugeführt, um die Bitserien zu verschachteln (scramble) und die verschachtelten Bitserien oder Folgen werden der Codetransformiereinheit 12b zugeführt. Jede vorbestimmte Anzahl der aufeinanderfolgenden Bits (entsprechend jedem Symbol) in dem verschachtelten Hauptsignal (wie in Fig. 10 angezeigt ist) wird in einen Datensignalpunkt in einem Vektorsignalraum transformiert, und zwar im Einklang mit einem vorbestimmten Codierverfahren, wie beispielsweise in den CCITT-Empfehlungen V.27 für die Phasenverschiebungsverschlüsselungsmodulation gefordert wird oder in den CCITT-Empfehlungen V.29 für die Quadratamplitudenmodulation gefordert wird. Wie zuvor erläutert wurde, wird in bevorzugter Weise der gleiche Modulationstyp wie in dem Hauptkanal in dem Sekundärkanal verwendet. Die Ausgangsgröße der Codetransformiereinheit 12b wird dem Roll-off-Filter 13b zugeführt, welches in dem Digitalsignalprozessor 42 vorgesehen ist, um Komponenten, verschieden von den Basisbandkomponenten in der Ausgangsgröße der Codetransformiereinheit 12b zu beseitigen. Die Ausgangsgröße des Roll-off-Filters 13b wird der Modulatoreinheit 14b zugeführt, um dort moduliert zu werden, um ein zweites Durchlaßbandsignal zu erzeugen, wobei die Frequenzkomponenten, die in dem zweiten Durchlaßbandsignal enthalten sind, innerhalb des zweiten Frequenzbandes entsprechend dem Sekundärkanal gelegen sind.
Die Ausgangsgrößen der Modulatoreinheiten 14a und 14b werden durch den Signaladdierer 15 summiert, um ein Frequenzteilungsmultiplexdurchlaßbandsignal zu erzeugen. Das Frequenzteilungsmultiplexdurchlaßbandsignal wird dann durch die Entzerrereinheit 16 entzerrt, wird durch die Dämpfungsvorrichtung 17 gedämpft und wird in eine analoge Form durch den Digital-/Analog-Umsetzer 43 umgesetzt.
Wie oben erläutert wurde, ist ein Paar von Softwareeinheiten vorgesehen, die ähnliche Operationen ausführen, und zwar für die jeweiligen Operationen, wie beispielsweise die Verschachtelungsoperation, die Codetransformieroperation, den Roll-off-Filtervorgang und die Modulation. Daher können die Software und die Hardware in der Mikroprozessoreinheit 41 und dem Digitalsignalprozessor 42 gemeinsam verwendet werden und die Gesamtgröße und Kosten der Software und der Hardware können reduziert werden.
In Fig. 8 bezeichnen die Bezugszeichen 20a und 20b je eine Demodulatoreinheit, 21a und 21b bezeichnen je eine Zeitsteuerregenerationseinheit, 22a und 22b bezeichnen je eine Bandtrenneinheit, 23a und 23b bezeichnen je eine automatische Verstärkungssteuereinheit, 24a und 24b bezeichnen je eine automatische Entzerrereinheit, 25a und 25b bezeichnen je eine Trägerdetektoreinheit, 28 bezeichnet eine Zustandsüberwachungseinheit und 54 bezeichnet einen gemeinsamen Speicher. Die durch einen Block in der Mikroprozessoreinheit 51 und dem Digitalsignalprozessor 52 angezeigten Elemente können jeweils durch eine Softwareeinheit realisiert sein und die Operationen der jeweiligen Softwareeinheiten können durch eine Multi-Task-Operation ausgeführt werden, und zwar unter der Steuerung der Mikroprozessoreinheit 51, obwohl irgendeine Einheit auch durch eine Hardwareeinheit ersetzt sein kann, welche die gleiche Operation durchführt. Der Digitalsignalprozessor 52 kann mehr als einen Digitalsignalprozessor enthalten. In diesem Fall ist das Vielfach-Prozessor-System durch mehr als einen Digitalsignalprozessor und die Mikroprozessoreinheit 51 gebildet und die Mikroprozessoreinheit 51 steuert das Vielfach-Prozessorsystem.
Das analoge Frequenzteilungsmultiplexdurchlaßbandsignal, welches durch das Tiefpaßfilter 98 in Fig. 6 gefiltert wurde, wird dem Analog-/Digital-Umsetzer 53 zugeführt, um in eine digitale Form umgesetzt zu werden. Dann wird das Frequenzteilungsmultiplexdurchlaßbandsignal den Demodulatoreinheiten 20a und 20b zugeführt.
Die Demodulatoreinheit 20a empfängt das durch Frequenzteilung gemultiplexte Durchlaßbandsignal und verschiebt die Frequenzen des durch Frequenzteilung gemultiplexten Durchlaßbandsignals um eine erste vorbestimmte Frequenz (-180 Hz entsprechend der Mittenfrequenz des Frequenzbandes des Hauptkanals, wie in Fig. 2 gezeigt ist), um das durch Frequenzteilung gemultiplexte Durchlaßbandsignal in ein erstes Basisbandsignal zu transformieren. Dann wird die Ausgangsgröße des Demodulators 20a dem Bandtrennfilter 22a zugeführt, um Frequenzkomponenten zu beseitigen, die von den Frequenzkomponenten innerhalb des Frequenzbandes für den Hauptkanal verschieden sind und es wird somit ein erstes Basisbandsignal als eine Ausgangsgröße des Bandtrennfilters 22a erhalten. Die Amplitude der Ausgangsgröße des Bandtrennfilters 22a wird durch die automatische Verstärkungsregelungseinheit 23a geregelt oder gesteuert und die Ausgangsgröße der automatischen Verstärkungsregelungseinheit 23a wird durch die automatische Entzerrereinheit 24a entzerrt. Die Ausgangsgröße der automatischen Entzerrereinheit 24a wird der Codetransformiereinheit 26a in der Mikroprozessoreinheit 51 zugeführt, wie in Fig. 9 gezeigt ist. Die Zeitsteuerinformation in dem empfangenen Signal in dem Sekundärkanal wird aus der Ausgangsgröße der Demodulatoreinheit 20a durch die Zeitsteuerregeneriereinheit 21a extrahiert und es wird die Trägerdetektion (Gleichrichtung) durch die Trägerdetektionseinheit 25a dadurch ausgeführt, indem die Ausgangsgröße der Bandtrennfiltereinheit 22a überwacht wird. Um ferner Informationen hinsichtlich der Zustände des Modems zu erhalten, ist die Zustandsüberwachungseinheit 28 vorgesehen. Die Zustandsüberwachungseinheit 28 überwacht das empfangene und demodulierte Signal, um das Signal auf den Störsignalabstand (S/N) in dem Empfangssignal hin zu überprüfen und auch auf die Fehlerrate in dem demodulierten Signal hin zu überprüfen und die Zustandsüberwachungseinheit 28 überwacht auch Alarmzustände oder -bedingungen des Modems. Die Informationen über die Zustände des Modems, die durch die Zustandsüberwachungseinheit 28 erhalten wurden, werden an vorbestimmten Adressen in dem gemeinsamen Speicher 54 eingeschrieben.
Der gemeinsame Speicher 54 ist dafür vorgesehen, um gemeinsam durch die Mikroprozessoreinheit 51 und den Digitalsignalprozessor 52 verwendet zu werden. Die Mikroprozessoreinheit 51 und der (oder jeder) Digitalsignalprozessor 52 können auf den gemeinsamen Speicher 54 in einer Time- Sharing-Weise zugreifen. Ein Befehl von der Mikroprozessoreinheit 51 wird auch dem Digitalsignalprozessor 52 erteilt, wenn der Befehl an einer vorbestimmten Adresse in dem gemeinsamen Speicher 54 eingeschrieben wird, und zwar durch die Mikroprozessoreinheit 51 und durch den Digitalsignalprozessor 52 gelesen wird.
Parallel zu dem oben erläuterten Demodulationsbetrieb in dem Hauptkanal empfängt die Demodulatoreinheit 20b das durch Frequenzteilung gemultiplexte Durchlaßbandsignal und verschiebt die Frequenzen des durch Frequenzteilung gemultiplexten Basisbandsignals um eine zweite vorbestimme Frequenz (-335 Hz entsprechend der Mittenfrequenz des Frequenzbandes des Sekundärkanals, wie in Fig. 2 dargestellt ist), um das durch Frequenzteilung gemultiplexte Durchlaßbandsignal in ein zweites Basisbandsignal zu transformieren. Dann wird die Ausgangsgröße des Demodulators 20b dem Bandtrennfilter 22b zugeführt, um Frequenzkomponenten zu beseitigen, die von den Frequenzkomponenten innerhalb des Frequenzbandes des Sekundärkanals verschieden sind, und es wird somit ein zweites Basisbandsignal als eine Ausgangsgröße des Bandtrennfilters 22b erhalten. Die Amplitude der Ausgangsgröße des Bandtrennfilters 22b wird durch die automatische Verstärkungsregelungseinheit 23b geregelt oder gesteuert und die Ausgangsgröße der automatischen Verstärkungsregelungseinheit 23b wird durch die automatische Entzerrereinheit 24b entzerrt. Die Ausgangsgröße der automatischen Entzerrereinheit 24b wird der Codetransformiereinheit 26b in der Mikroprozessoreinheit 51 zugeführt, wie in Fig. 9 gezeigt ist. Die Zeitsteuerinformationen in dem empfangenen Signal in dem Sekundärkanal werden aus der Ausgangsgröße der Demodulatoreinheit 20b durch die Zeitsteuerregenerationseinheit 21b extrahiert und die Trägerdetektion bzw. Gleichrichtung wird durch die Trägerdetektionseinheit 25b ausgeführt, und zwar durch Überwachen der Ausgangsgröße der Bandtrennfiltereinheit 22b.
In Fig. 9 bezeichnen die Bezugszeichen 26a und 26b je eine Codetransformationseinheit, die Bezugszeichen 27a und 27b bezeichnen je eine Descramblereinheit, 34 bezeichnet eine ein Start- und Stoppbit einfügende Einheit, 35 bezeichnet eine Datenspeichereinheit und 36 bezeichnet eine ein Start- und Stoppbit entfernende Einheit.
Die Ausgangsgröße der automatischen Entzerrereinheit 24a gibt einen Datensignalpunkt in dem Vektorsignalraum für jedes Symbol wieder, welches der vorbestimmten Anzahl aufeinanderfolgender Bits entspricht, die durch das Hauptsignal mitgeführt werden. Die Codetransformationseinheit 26a empfängt die Ausgangsgröße der automatischen Entzerrereinheit 24a und transformiert jeden Datensignalpunkt (data signal point) in die entsprechende vorbestimmte Anzahl von aufeinanderfolgenden Bits, um eine verschachtelte Bitfolge zu erhalten. Die verschachtelte Bitfolge wird entscrambelt, und zwar durch die Entscramblereinheit 27a, um eine entscrambelte Bitfolge zu regenerieren, die über den Hauptkanal übertragen wurde.
Parallel zur oben erläuterten Operation in dem Hauptkanal stellt die Ausgangsgröße der automatischen Entzerrereinheit 24a einen Datensignalpunkt in dem Vektorsignalraum für jedes Symbol dar, welches der vorbestimmten Anzahl aufeinanderfolgender Bits entspricht, die durch das Sekundärsignal mitgeführt werden. Die Codetransformationseinheit 26b empfängt die Ausgangsgröße der automatischen Entzerrereinheit 24b und transformiert jeden Datensignalpunkt in die entsprechende vorbestimmte Anzahl von aufeinanderfolgenden Bits, um eine gescrambelte Bitfolge zu erhalten. Die gescrambelte Bitfolge wird durch die Descramblereinheit 27b entscrambelt, um eine entscrambelte Bitfolge zu erzeugen, die über den Sekundärkanal übertragen wurde. Aufgrund des Vorhandenseins der ein Start- und Stoppbit einfügenden Einheit 33 in der Mikroprozessoreinheit 41 in Fig. 7 enthält die entscrambelte Bitfolge in dem Sekundärkanal das Startbit und das Stoppbit vor und nach jedem Zeichendatum bzw. -daten, wie in Fig. 11 gezeigt ist. Die das Start- und Stoppbit entfernende Einheit 36 empfängt die entscrambelte Bitfolgeausgangsgröße von der Descramblereinheit 27b und entfernt das Startbit und das Stoppbit vor und nach jedem Zeichendatum daraus. Jedes Zeichendatum wird zeitweilig in der Datenspeichereinheit 35 gespeichert, wie in Fig. 12 gezeigt ist. Wie oben erläutert wurde, werden die Operationen vom Empfang des Sekundärsignals bis zur zeitweiligen Speicherung in dem Datenspeicher 35 mit einer niedrigen Rate ausgeführt entsprechend der niedrigen Übertragungsrate in dem Sekundärkanal. Dann wird jedes Zeichendatum(-daten), das bzw. die in der Datenspeichereinheit 35 gespeichert ist bzw. sind, ausgelesen, und zwar in der Reihenfolge, in der jedes Zeichendatum dort eingespeichert wurde und es wird ein Startbit und ein Stoppbit vor bzw. nach jedem Zeichendatum eingefügt, um eine Bitfolge zu generieren und diese an die Mikroprozessoreinheit 70 zu senden, und zwar in dem Start- und Stoppsystem, was mit hoher Übertragungsrate erfolgt.
Neben den oben erläuterten Verarbeitungsoperationen der empfangenen Signale liest die Mikroprozessoreinheit 51, wenn eine Anfrage durch die Mikroprozessoreinheit 70 vorliegt, die Informationen hinsichtlich der Bedingungen oder Zustände des Modems aus dem gemeinsamen Speicher 54 aus und überträgt diese zu der Mikroprozessoreinheit 70. Bei der Übertragung der Informationen werden ein Startbit und ein Stoppbit vor bzw. nach jedem Zeichendatum der Informationen eingefügt, und zwar unter Verwendung der ein Start- und Stoppbit einfügenden Einheit 33.
Wie oben erläutert wurde, ist ein Paar von Softwareeinheiten vorgesehen, welches ähnliche Operationen durchführt, und zwar für die jeweiligen Operationen, wie beispielsweise die Demodulation, die Bandtrennfilterung, die automatische Verstärkungsregelung, die automatische Entzerrung, die Codetransformation und die Entscramblungsoperation. Daher können die Software und die Hardware in der Mikroprozessoreinheit 51 und in dem Digitalsignalprozessor 52 gemeinsam verwendet werden und die Gesamtgröße und die Kosten für die Software und die Hardware können reduziert werden.

Claims

1. Modulator, mit:

einer ersten Moduliereinrichtung (1, 14a) zum Empfangen eines ersten digitalen Signals und zum Modulieren des ersten Signals, um ein erstes moduliertes Signal zu erzeugen, wobei die Frequenzkomponenten, die in dem ersten modulierten Signal enthalten sind, innerhalb eines ersten Frequenzbandes liegen;

einer zweiten Moduliereinrichtung (6, 14b) zum Empfangen eines anderen digitalen Signais und zum Modulieren desselben, um ein zweites moduliertes Signal zu erzeugen, wobei die Frequenzkomponenten, die in dem zweiten modulierten Signal enthalten sind, innerhalb eines zweiten Frequenzbandes liegen, welches von dem ersten Frequenzband getrennt ist; und

einer Signaladdiereinrichtung (4, 15) zum Empfangen des ersten und des zweiten modulierten Signals und zum Addieren des ersten und des zweiten modulierten Signals, um ein durch Frequenzteilung gemultiplextes Signal zu erzeugen; gekennzeichnet durch

eine Transformiereinrichtung (3, 31) zum Empfangen eines zweiten digitalen Signals, welches wenigstens einen Satz einer vorbestimmten Anzahl von aufeinanderfolgenden Bits enthält, die Zeichendaten entsprechen, wobei ein Startbit jedem Satz der vorbestimmten Zahl von aufeinanderfolgenden Bits vorangeht und wobei ein Stoppbit jedem Satz der vorbestimmten Anzahl von aufeinanderfolgenden Bits nachfolgt, und um das Startbit und das Stoppbit aus dem zweiten digitalen Signal zu entfernen, um ein drittes digitales Signal zu erzeugen, welches die Zeichendaten enthält, und zwar als anderes digitales Signal, welches von der zweiten Moduliereinrichtung (6, 14b) empfangen wird.

2. Modulator nach Anspruch 1, ferner mit einer Digitalsignalgeneratoreinrichtung (7) zum Erzeugen eines zweiten digitalen Signals, um das zweite digitale Signal der Transformiereinrichtung (3, 31) zuzuführen.

3. Modulator nach Anspruch 1 oder Anspruch 2, bei dem die erste und die zweite Modulationseinrichtung den gleichen Modulationstyp ausführen und bei dem die erste und die zweite Modulationseinrichtung wenigstens einen Digitalsignalprozessor aufweisen.

4. Modulator nach Anspruch 3, bei dem die erste und die zweite Modulationseinrichtung eine der folgenden Operationen ausführen: eine Phasenverschiebungsverschlüsselung (PSK) und eine Quadratamplitudenmodulation (QAM).

5. Modulator nach Anspruch 1 oder 2, bei dem wenigstens ein Abschnitt der Operation, die durch die zweite Modulationseinrichtung ausgeführt wird, ähnlich ist wenigstens einem Abschnitt der Operation, die durch die erste Modulationseinrichtung durchgeführt wird und bei dem die erste und die zweite Modulationseinrichtung wenigstens einen Digitalsignalprozessor enthalten.

6. Modulator nach Anspruch 5, bei dem die erste Modulationseinrichtung eine Quadratamplitudenmodulation (QAM) durchführt und bei dem die zweite Modulationseinrichtung eine Phasenverschiebungsverschlüsselung (PSK) durchführt.

7. Modulator nach irgendeinem der vorhergehenden Ansprüche, mit einer Datenspeichereinrichtung (32), die zwischen der Transformiereinrichtung (3, 31) und der zweiten Modulationseinrichtung (6, 14b) vorgesehen ist, um zeitweilig die Zeichendaten zu speichern, die in dem dritten digitalen Signal enthalten sind, und um die Zeichendaten, die in der Datenspeichereinrichtung (32) gespeichert sind, der zweiten Modulationseinrichtung (6, 14b) zuzuführen.

8. Modulator nach Anspruch 7, mit einer ein Start- und ein Stoppbit einfügenden Einrichtung (33), die zwischen der Datenspeichereinrichtung (32) und der zweiten Modulationseinrichtung (6, 14b) vorgesehen ist, um jedes Zeichendatum von der Datenspeichereinrichtung (32) zu empfangen und um ein Startbit vor jedes Zeichendatum, welches von der Datenspeichereinrichtung (32) zugeführt wird, und ein Stoppbit nach jedem Zeichendatum einzufügen und um die Zeichendaten mit dem Start- und Stoppbit an die zweite Modulationseinrichtung (6, 14b) zuzuführen.

9. Demodulator, mit:

einer ersten Demodulationseinrichtung (1, 20a, 22a) zum Empfangen eines durch Frequenzteilung gemultiplexten Signals und zum Regenerieren eines ersten digitalen Signals, wobei das erste und das zweite modulierte Signal durch Frequenzteilung in dem durch Frequenzteilung gemultiplexten Signal gemultiplext sind und wobei die Frequenzkomponenten, die in dem ersten modulierten Signal enthalten sind, innerhalb eines ersten Frequenzbandes liegen und die Frequenzkomponenten, die in dem zweiten modulierten Signal enthalten sind, innerhalb eines zweiten Frequenzbandes liegen, welches von dem ersten Frequenzband getrennt ist, wobei das erste modulierte Signal äquivalent einem Signal ist, welches durch die Modulation des ersten digitalen Signals erzeugt wurde, und wobei das zweite modulierte Signal äquivalent einem Signal ist, welches durch Modulieren eines zweiten digitalen Signais erzeugt wurde; und

einer zweiten Demodulationseinrichtung (6, 20b, 22b) zum Empfangen des durch Frequenzteilung gemultiplexten Signals und zum Erzeugen des zweiten digitalen Signals, wel ches wenigstens einen Satz einer vorbestimmten Anzahl von aufeinanderfolgenden Bits enthält, die Zeichendaten entsprechen; gekennzeichnet durch:

eine Transformiereinrichtung (3, 34) zum Empfangen des zweiten digitalen Signals und zum Einfügen eines Startbits vor jedem Satz der vorbestimmten Anzahl von aufeinanderfolgenden Bits, und Einfügen eines Stoppbits nach jedem Satz der vorbestimmten Anzahl von aufeinanderfolgenden Bits, um ein drittes digitales Signal in einem Start-Stopp-System zu erzeugen.

10. Demodulator nach Anspruch 9, bei dem die erste Demodulationseinrichtung (1, 20a, 22a) folgendes aufweist:

eine erste Frequenzschiebeeinrichtung (20a) zum Empfangen des durch Frequenzteilung gemultiplexten Signals und zum Verschieben der Frequenzen des durch Frequenzteilung gemultiplexten Signals um eine erste vorbestimmte Frequenz um das durch Frequenzteilung gemultiplexte Signal in ein viertes digitales Signal zu transformieren, wobei die erste vorbestimmte Frequenz einer Mittenfrequenz des ersten Frequenzbandes entspricht; und

eine erste Bandtrennfiltereinrichtung (22a) zum Empfangen des vierten digitalen Signals und zum Extrahieren des ersten digitalen Signals; und bei dem

die zweite Demodulationseinrichtung (6, 20b, 22b) folgendes enthält:

eine zweite Frequenzschiebeeinrichtung (20a) zum Empfangen des durch Frequenzteilung gemultiplexten Signals und zum Verschieben der Frequenzen des durch Frequenzteilung gemultiplexten Signals um eine zweite vorbestimmte Frequenz, um das durch Frequenzteilung gemultiplexte Signal in ein fünftes digitales Signals zu transformieren, wobei die zweite vorbestimmte Frequenz einer Mittenfrequenz des zweiten Frequenzbandes entspricht; und

eine zweite Bandtrennfiltereinrichtung (22b) zum Empfangen des fünften digitalen Signals und zum Extrahieren des zweiten digitalen Signals.

11. Demodulator nach Anspruch 9 oder 10, mit einer Informationsdecodiereinrichtung (7) zum Empfangen eines digitalen Signals in dem Start-Stopp-System und zum Decodieren der Informationen, die durch das digitale Signal mitgeführt werden.

12. Demodulator nach Anspruch 9, 10 oder 11, bei dem das erste und das zweite modulierte Signal durch den gleichen Modulationstyp moduliert werden und bei dem die erste und die zweite Demodulationseinrichtung wenigstens einen Digitalsignalprozessor aufweisen.

13. Demodulator nach Anspruch 12, bei dem das erste und das zweite modulierte Signal durch eine der Modulationsoperationen, wie Phasenverschiebungsverschlüsselung (PSK) und Quadratamplitudenmodulation (QAM), moduliert werden.

14. Demodulator nach Anspruch 9, 10 oder 11, bei dem wenigstens ein Abschnitt der Operation, die durch die zweite Demodulationseinrichtung durchgeführt wird, ähnlich zu wenigstens einem Abschnitt der Operation ist, die durch die erste Demodulationseinrichtung durchgeführt wird, und bei dem die erste und die zweite Demodulationseinrichtung wenigstens einen Digitalsignalprozessor aufweisen.

15. Demodulator nach Anspruch 14, bei dem die Demodulationsoperation, die durch die erste Demodulationseinrichtung durchführt wird, in Einklang mit der Quadratamplitudenmodulation (QAM) ausgeführt wird und bei dem die Demodulationsoperationen, die durch die zweite Demodulationseinrichtung ausgeführt wird, in Einklang mit der Phasenverschiebungsverschlüsselung (PSK) durchgeführt wird.

16. Demodulator nach irgendeinem der Ansprüche 9 bis 15, mit einer Datenspeichereinrichtung (35), die zwischen der zweiten Demodulationseinrichtung (6, 20b, 22b) und der Transformiereinrichtung (3, 34) vorgesehen ist, um zeitweilig die Zeichendaten zu speichern, die in dem zweiten digitalen Signal enthalten sind, und um die Zeichendaten, die in der Datenspeichereinrichtung (35) gespeichert sind, der Transformiereinrichtung (3, 34) zuzuführen.

17. Demodulator nach Anspruch 16, bei dem das zweite digitale Signal ferner ein Startbit enthält, welches jeden Zeichendaten vorangeht und ein Stoppbit enthält, welches jeden Zeichendaten nachfolgt, und

der Demodulator eine Start- und Stoppbit-Entfernungseinrichtung (36) enthält, die zwischen der zweiten Demodulationseinrichtung (6, 20b, 22b) und der Datenspeichereinrichtung (35) vorgesehen ist, um das vierte digitale Signal von der zweiten Demodulationseinrichtung (6, 20b, 22b) zu empfangen, ein Startbit zu entfernen, welches jeden Zeichendaten vorangeht und ein Stoppbit zu entfernen, welches jeden Zeichendaten nachfolgt und um die Zeichendaten ohne die Start- und Stoppbits der Datenspeichereinrichtung (35) zuzuführen.

18. Modem mit einem Modulator nach irgendeinem der Ansprüche 1 bis 8 und mit einem Demodulator nach irgendeinem der Ansprüche 9 bis 17.