DE69305366T2

DE69305366T2 - System und verfahren zum kennzeichnen von befehlen zur steuerung der befehlsausführung

Info

Publication number: DE69305366T2
Application number: DE69305366T
Authority: DE
Inventors: Trevor Deosaran; Sanjiv Garg; Kevin Iadonato
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1992-12-31
Filing date: 1993-12-16
Publication date: 1997-02-20
Anticipated expiration: 2013-12-17
Also published as: JPH08505725A; WO1994016385A1; JP3531167B2; EP0677188B1; KR960700475A; KR100295081B1; EP0677188A1; US5892963A; DE69305366D1; US5604912A

Description

Die vorliegende Erfindung betrifft allgemein superskalare Computer und insbesondere ein System oder ein Verfahren zum Verwenden von Etiketten bzw. Tags, um die Befehlsausführung in einem superskalaren Computer mit verringertem Befehlssatz (RISC) zu steuern.
Eine Technik die Befehlsreihenfolge beizubehalten, verwendet einen Neuordnungspuffer, um Abhängigkeitsinformationen in der richtigen Reihenfolge zu halten. Diese Technik, die von Johnson in "Superscalar Microprocessor Design", Prentice Hall, 1991, Seiten 48-50 und 139-142 beschrieben ist, hält die Abhängigkeitsinformationen in dem Neuordnungspuffer aufrecht, so daß diese Reihenfolge nicht in dem Befehlsfenster aufrecht erhalten werden muß. Die Eingaben in den Neuordnungspuffer werden am Anfang gemäß einer zuersthinein-zuerst-heraus Warteschlange zugeordnet und die Zuordnung wird aufgehoben, wenn Ergebnisse in die Registerdatei geschrieben werden.
Wenn ein Befehl dekodiert wird, wird sein Ergebniswert einer Neuordnungspufferspeicherstelle zugeordnet und sein Zielregister wird erneut für diese Speicherstelle umbenannt. Eine Etikette wird erzeugt, um dieses Ergebnis zu kennzeichnen und die Etikette wird an der zugeordneten Neuordnungspufferspeicherstelle gespeichert. Wenn sich ein nachfolgender Befehl auf das umbenannte Zielregister bezieht, erhält der Befehl den Wert, der in dem Neuordnungspuffer gespeichert ist. Wenn ein Befehl dekodiert wird, werden die Registernummern seiner Quellenoperanden verwendet, um auf den Neuordnungspuffer und die Registerdatei zuzugreifen. Der Neuordnungspuffer ist inhaltsmäßig adressierbar und ein assoziatives Nachschlagen wird verwendet, den geeigneten Wert wieder zu gewinnen. Wenn der Neuordnungspuffer eine passende Eingabe hat, wird der Wert bei dieser Eingabe als der Quellenoperand ausgewählt.
Prozessoren, die in herkömmlichen Computersystemen verwendet werden, führen typischerweise Programmbefehle, jeweils einen zur Zeit, in einer sequentiellen Reihenfolge aus. Der Vorgang, einen einzigen Befehl auszuführen, schließt mehrere sequentielle Schritte ein. Der erste Schritt enthält allgemein, den Befehl von einer Speichereinrichtung zu holen. Der zweite Schritt enthält allgemein das Dekodieren des Befehls und das Assemblieren von irgendwelchen Operanden. Der dritte Schritt enthält allgemein das Ausfuhren des Befehls und das Speichern der Ergebnisse. Einige Prozessoren sind konstruiert, jeden Schritt in einem einzelnen Zyklus des Prozessortakts durchzuführen. Alternativ kann der Prozessor konstruiert werden, so daß die Anzahl der Prozessortaktzyklen pro Schritt von dem besonderen Befehl abhängt.
Moderne Computer verwenden allgemein eine Technik, die als Fließbandverarbeitung bekannt ist, um die Leistung zu verbessern. Die Fließbandverarbeitung beinhaltet das Überlappen der sequentiellen Schritte des Ausführungsvorgangs. Beispielsweise kann, während der Prozessor den Ausführungsschritt für einen Befehl durchführt, er gleichzeitig den Dekodierungsschritt für einen zweiten Befehl durchführen und das Holen eines dritten Befehls ausführen. Die Fließbandverarbeitung kann somit die Ausführungszeit für eine Reihe von Befehlen verringern. Prozessoren mit Superfließbandverarbeitung versuchen, die Leistung weiter zu verbessern, indem die Unterschritte der drei oben erörterten sequentiellen Schritte überlappt werden.
Eine andere Technik zum Verbessern der Leistung beinhaltet, mehr als einen Befehl parallel, gleichzeitig auszuführen. Prozessoren, die diese Technik verwenden, werden allgemein als Superskalar-Prozessoren bezeichnet. Die Fähigkeit eines Superskalar-Prozessors, zwei oder mehrere Befehle gleichzeitig auszuführen, hängt von den besonderen Befehlen ab, die ausgeführt werden. Beispielsweise können zwei Befehle, die beide die Benutzung desselben, begrenzten Prozessor- Betriebsmittels (wie eine Fließkommaeinheit) verlangen, nicht gleizeitig ausgeführt werden. Diese Art Konflikt ist als ein Betriebsmittelkonflikt bekannt. Des weiteren kann ein Befehl, der von dem Ergebnis abhängt, das durch die Ausführung eines vorhergehenden Befehls erzeugt wird, nicht mit diesem vorhergehenden Befehl gebündelt werden. Von dem Befehl, der von dem Ergebnis des vorhergenden Befehls abhängt, wird gesagt, daß er eine Datenabhängigkeit von dem ersten Befehl hat. Ähnlich kann ein Befehl eine verfahrensmäßige Abhängigkeit von einem vorhergehenden Befehl haben, was verhindert, daß die zwei Befehle gleichzeitig ausgeführt werden.
Somit sucht ein Superskalar-Prozessor, mehr als einen Befehl zur Zeit auszuführen. Um dies zu machen, muß ein Prozessor ein System zum Ausführen mehrerer Befehle enthalten, die eine Ausführungseinheit genannt wird (beispielsweise eine Fließkommaeinheit und eine Ganzzahleinheit, usw.). Der Ausführungseinheit muß eine Gruppe von Befehlen zugeführt werden, die sie in der nahen Zukunft ausführen soll. Diese Gruppe von Befehlen werden typischerweise in einem sogenannten "Befehlsfenster" angeordnet. Das Fenster liefert einen "Schnappschuß" eines Befehlsprogramms.
Das oben erwähnte Fenster ist normalerweise in einer Befehlsholeinheit angeordnet. Die Befehlsholeinheit holt eine Gruppe von Befehlen aus einem Speicher, dekodiert die Befehle und schickt sie zu einer Superskalar-Einheit. Die Superskalar-Einheit gibt die Befehle an die verschiedenen Funktionseinheiten aus. Die Superskalar-Einheit benötigt Informationen, die zeigen, welches der Betriebsmittel des Mikroprozessors den Befehl verwendet (beispielsweise Laden/Speichern), die Namen von Registern, von wo Befehlseinegaben herkommen (beispielsweise die Registerdatei der Ganzzahleinheit) und wohin ihr Ausgang geht (beispielsweise Registerdatei der Fließkommaeinheit), Informationen, die angeben, welche Funktion den Befehl ausführt (beispielsweise addieren, multiplizieren), usw.. Als ein Ergebnis der Kenntnis dieser Informationen teilt, sobald die Befehle vollständig sind, die Superskalar-Einheit der Befehlsabrufeinheit mit, sie von dem Fenster zu entfernen und neue Befehle hinzuzufügen, die ihren Platz einnehmen.
Gegenwärtige Konstruktionen verwenden ein Befehlsfenster, das eine zuerst-hinein-zuerst-heraus Warteschlange (FIFO) verwendet. Die Daten gemäß der zuerst-hinein-zuerst-heraus Warteschlange können nur eine "feste Größe" vorwärtsbefördert werden. Beispielsweise kann ein Befehlsfenster vier Befehle (I0-I3) enthalten und mag in Gruppen von vier geändert werden. In diesem Fall werden, nachdem die Befehle I0, I1, I2 und I3 ausgeführt worden sind, von dem Fenster entfernt und vier weitere Befehle werden in das Fenster vorwärtsbefördert. Die Superskalar-Einheit kann ohne weiteres dem Fortlauf der Befehle durch das Fenster folgen, da sich das Fenster um eine feste Größe jedesmal ändert, wenn eine Gruppe von Befehlen abgeschlossen ist.
Fenster mit einer festen Weiterbewegung haben einige Nachteile. Ein Befehl kann die Gruppe von Befehlen verzögern, von dem Fenster entfernt zu werden. Wenn beispielsweise I0, I1, I2 Befehle sind, die alle in einem Zyklus ausgeführt werden, und I3 ein Befehl ist, der viele Zyklen benötigt, um ausgeführt zu werden, dann müssen I0, I1 und I2 in dem Fenster bleiben, selbst nachdem sie abgeschlossen worden sind, bis I3 seine Ausführung abschließt, statt aus der zuerst-hinein-zuerst-heraus Warteschlange herausgestoßen und durch drei neue Befehle ersetzt zu werden. Dies unterbricht den Befehlsstrom (das heißt ist ein Engpaß) und neigt dazu, die Leistung zu beschränken.
Eine Lösung für Fenster mit fester Fortbewegung (FIFO) ist ein Befehlsfenster, das um eine veränderbare Größe fortbewegt werden kann. Dies würde erlauben, daß Befehle von dem Fenster unmittelbar, nachdem sie ausgeführt worden sind, entfernt werden. Die Befehlsausführung ist viel komplexer, wenn ein Fenster mit veränderbarer Fortbewegung verwendet wird, da ein Befehl an mehreren Plätzen in der zuerst-hinein-zuerst-heraus Warteschlange angeordnet sein kann. Wenn beispielsweise I1 während desselben Zyklus ausgeführt wird, bei dem I0 fortgeht (abgeschlossen ist), dann wird im nächsten Zyklus I0 aus der zuerst-hinein-zuerst-heraus Warteschlange herausgestoßen, und I1 bewegt sich in den Schlitz von I0 in der zuerst-hinein-zuerst-heraus Warteschlange (wo I0 und I1 Schlitzstellen in einer zuerst-hinein-zuerst-heraus Warteschlange bezeichnen und nicht die Befehlsprogrammreihenfolge) Dies Superskalar-Einheit muß wissen, daß der neue I0 einmal I1 war, so daß sie Befehle zurückziehen kann, wenn sie ausgeführt sind. Und die Ausführungseinheit kann entsprechende Ergebnisse in richtige Registerdateiadressen der Funktionseinheiten schreiben.
Obgleich dies die Leistung verbessern würde, gibt es Schwierigkeiten, die mit diesem System verbunden sind. Typischerweise ist es notwendig, eine große Hauptwarteschlange zu verwenden (üblicherweise in der Superskalar-Einheit), die die Befehle von der Befehlsabrufeinheit enthält. Des weiteren müßten mehrere andere zentral angeordnete Warteschlangen die dekodierten Informationen enthalten, die mit jedem Befehl verbunden sind, der in der Hauptwarteschlange angeordnet ist (das heißt, eine Betriebsmittelschlange, eine Zielregisterschlange, usw.). Die Hauptwarteschlange und die Warteschlangen, die die dekodierten Informationen enthalten, müßten sich alle parallel vorwärtsbewegen, um die Spur der Befehle zu verfolgen (das heißt, wohin sie geschickt werden sollen, wenn sie ausgeführt werden, usw.).
Gegenwärtig ist die Idee, mehrere Warteschlangen zu verwenden, um Befehle zu enthalten, aus vielen Gründen von Nachteil, die einschließen: eine große Menge an Chipbereichsbetriebsmitteln sind für eine Mehrzahl von Warteschlangen bestimmt; es gibt nicht so viel Flexibilität beim Konstruieren eines Systems mit mehr als einer Warteschlange; und die Steuerungslogik, Daten in Warteschlangen zu lenken, ist kompliziert und nicht flexibel.
Was deshalb benötigt wird, ist eine Technik, Befehle "zu verfolgen" oder zu überwachen, nachdem sie dekodiert worden sind. Das System muß einen kleinen Bereich auf einem Chip verlangen; soll flexibel sein und muß fähig sein, die Befehle richtig zu überwachen, wenn sie sich durch ein Befehlsfenster mit veränderbarer Fortbewegung bewegen.

Zusammenfassung der Erfindung

Die vorliegende Erfindung ist auf eine Technik zum Überwachen der parallelen Befehlsausführung von mehreren Befehlen durch ein System gerichtet, das Etiketten (TAGs) den mehreren Befehlen zuordnen. Das System ist ein Bauteil einer Superskalar-Einheit, die zwischen einer Befehlsabrufeinheit (die Befehle von einer Speichereinheit schickt) und einer Ausführungseinheit gekoppelt ist (die die Befehle ausführt). Die Aufgabe der Superskalar-Einheit ist, Befehle zu verschiedenen Funktionseinheiten in der Ausführungseinheit zu lenken und die Befehlsabrufeinheit zu unterrichten, wenn Befehle ausgeführt sind oder nicht länger benötigt werden (zurückgenommen werden), so daß die Befehlsabrufeinheit zusätzliche Befehle zu der Ausführungseinheit vorwärtsbefärdem kann. Die vorliegende Erfindung schafft einen Mechanismus für die Superskalar-Einheit, Befehle zu überwachen (die außerhalb der Programmreihenfolge ausgeführt werden können) und die Befehle in das "Befehlsfenster" in einer veränderbaren Art vorwärts zube fördern.
Die vorliegende Erfindung verwendet ein Etikettenüberwachungssystem, das Teil der Superskalar-Einheit ist. Das Etikettenüberwachungssystem schließt ein: eine Registerdatei und eine Warteschlange, wie in einer zuerst-hinein-zuerst-heraus Weise (FIFO) arbeitet. Die Registerdatei ist mit der Befehlsabrufeinheit gekoppelt und wird verwendet, dekodierte Befehle zu speichern (das heißt, Betriebsmittelanforderungen von jedem Befehl). Die Warteschlange ist mit der Registerdatei gekoppelt. Jeder Schlitz der Warteschlange enthält eine Etikette. Wenn ein Befehl von der Befehlsabrufeinheit geschickt wird, wird ihm eine Etikette zugeordnet, die nicht laufend irgendwelchen aktiven, dekodierten Befehlen zugeordnet ist, die in der Registerdatei gespeichert sind. Der Befehl wird dann in der Registerdatei an einer Adressenspeicherstelle gespeichert, die durch die Etikette in der Registerdatei angegeben ist.
Jedes Mal, wenn ein Befehl zurückgezogen wird, schreitet die Warteschlange fort (die Warteschlange schreitet in der Reihenfolge des Befehlsprogramms fort). Typischerweise wird eine Etikette von dem Ende der Warteschlange gestoßen, wenn ihr entsprechender Befehl zurückgezogen wird. Diese Etikette kann einem neuen Befehl wiederzugeordnet werden, der von der Befehlsabrufeinheit geschickt wird. Demgemäß wird die Etikette dann zurück zu dem Anfang der Warteschlange geschickt (mit anderen Worten, sie wird wiedergewonnen). Während jedes Prozessorzyklus wird jeder Schlitz der Warteschlange an einen Lesefreigabekanal der Registerdatei ausgegeben, die die Inhalte der Registerdatei in der Programmreihenfolge anzeigt. Die Warteschlange bewegt sich typischerweise mit der Anzahl von Befehlen fort, die bei einem vorhergehenden Aus führungszyklus zurückgenommen worden sind.
Die Registerdatei weist Schreibkanäle auf, wo Befehle von der Befehlsabrufeinheit empfangen werden. Die maximale Anzahl von Befehlen, die in die Registerdatei geschrieben werden können, wird durch die maximale Anzahl von Befehlen (Etiketten) bestimmt, die auf einmal durch die Warteschlange fortbewegt werden. Der Ausgangskanal der Registerdatei (Lesedatenkanal) weist einen Kanal für jeden in der Registerdatei gespeicherten Befehl auf (entsprechend der Anzahl von Schlitten der Warteschlange).
Ein Merkmal der vorliegenden Erfindung ist, daß dekodierte Befehle ohne die Notwendigkeit von mehreren Warteschlangen gekennzeichnet werden können. Dies vereinfacht die Konstruktion und erhöht die Betriebsflexibilität. Des weiteren wird die Größe der Fläche, die auf einem Chip verlangt wird, verringert.
Weitere Merkmale und Vorteile der vorliegenden Erfindung, sowie die Struktur und der Betrieb verschiedener Ausführungsformen der vorliegenden Erfindung werden unten im einzelnen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Blockdiagramm eines Superskalar-Umfeldes 101.
Fig. 2 zeigt ein Blockdiagramm eines Etiketten-Überwachungssystems 222, das sich in einem Teil der Superskalar-Einheit 106 (mit gepunkteten Linien gezeigt) befindet.
Fig. 3 ist ein Flußdiagramm, das den Betrieb des Etiketten-Überwachungssystems 222 darstellt.
Die am weitesten linke Ziffer einer Bezugszahl kennzeichnet die Zeichnung, in der das Bezugszeichen zuerst auftritt.

Beschreibung der Erfindung im Einzelnen

1.0 Systemumfeld

Fig. 1 ist ein Blockdiagramm eines Superskalar-Umfeldes 101. Das Superskalar-Umfeld 101 enthält: eine Speichereinheit 102, eine Befehlsabrufeinheit 104, eine Superskalar- Einheit 106 und eine Ausführungseinheit 108.
Die Superskalar-Einheit 106 steuert die Ausführung von Befehlen, die in der Ausführungseinheit 108 auftreten. Die Ausführungseinheit 108 kann Funktionseinheiten enthalten, wie eine Fließkommaeinheit (nicht gezeigt), eine Ganzzahleinheit (nicht gezeigt), eine Lade/Speicher-Einheit (nicht gezeigt) und andere solche Funktionseinheiten, die üblicherweise von Prozessoren in Abhängigkeit von der erwünschten Anwendung verwendet werden.
Die Befehlsabrufeinheit 104 ruft eine Gruppe von Befehlen aus dem Speicher 102 mittels eines Busses 103 ab, dekodiert sie und schickt sie zu der Superskalar-Einheit 106 über einen Bus 105. Die Superskalar-Einheit 106 gibt dann die Befehle an die Ausführungseinheit 108 aus. Im allgemeinen überwacht die Superskalar-Einheit 106 die Verfügbarkeit der Ausführungseinheit 108 und prüft die Abhängigkeiten zwischen den Befehlen. Sobald die Befehle abgeschlossen sind, zieht die Superskalar-Einheit 106 die Befehle zurück. Dies wird durchgeführt, indem abgeschlossene Befehle aus einem Fenster in der Superskalar-Einheit 106 (noch zu beschreiben) entfernt werden. Die Superskalar-Einheit 106 kann dann ein Signal auf dem Bus 105 schicken, um der Befehlsabrufeinheit 104 anzuordnen, mehr Befehle zu schicken. Dies ermöglicht der Superskalar-Einheit 106 das Fenster (in Fig. 1 nicht gezeigt) mit neuen Befehlen aufzufrischen.
Bei der bevorzugten Ausführungsform haben die Befehle eine feste Länge von 32 Bit. In Fig. 1 gezeigte Busse stellen Daten- und Steuersignale dar. Die Bus- und Befehlsgröße können sich in Abhängigkeit von der Anwendung ändern. Die übrige Diskussion wird auf ein Etiketten-Überwachungssystem fokussiert, das Befehle in der Superskalar-Einheit 106 verfolgt.

2.0 Arbeitsweise und Struktur des Etiketten-Überwachungssystems

A. Struktur

Fig. 2 zeigt ein Blockdiagramm eines Etiketten-Überwachungssystems 222, das sich in einem Abschnitt der Superskalar-Einheit 106 (als unterbrochene Linien gezeigt) befindet. Das Etiketten-Überwachungssystem 222 enthält: eine Registerdatei 202, eine zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 206 und eine Steuerungslogik 207.
Die zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 204 ist eine Warteschlange, die Etiketten 0-7 speichert (oder hält), die in Schlitzen 206 angeordnet sind. Eine Etikette ist eine einzigartige Kennzeichnung (eine Binärziffer 0-7), die einem Befehl zu dem Zeitpunkt zugeordnet wird, wenn ein Befehl von der Befehlsabrufeinheit 104 übertragen und in der Superskalar-Einheit 106 in der Registerdatei 202 gespeichert wird.
Sobald eine Etikette einem Befehl zugeordnet ist, bleibt sie mit diesem Befehl, bis der Befehl zurückgezogen ist. Ein Befehl wird zurückgezogen nachdem: 1) seine Ergebnisse verglichen oder gespeichert worden sind; und/oder 2) er durch die Ausführungseinheit 108 ausgeführt worden ist und/oder nicht länger aus irgendeinem Grund benötigt wird. Sobald ein Befehl zurückgezogen worden ist, wird die entsprechende Etikette aus dem Ende 210 der zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 204 herausgestoßen und zurück zu dem Anfang 212 der zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 206 geschickt. Nun wird die Etikette erneut einem neuen Befehl zugeordnet, der von der Befehlsabrufeinheit 104 geschickt wird. Auf diese Weise werden die Etiketten "wiedergewonnen" oder in der zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 204 in Umlauf gebracht.
Die Registerdatei 202 ist mit der zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 204 und der Befehlsabrufeinheit 104 gekoppelt. Die Registerdatei 202 speichert Ausführungsdaten (Zielregister in der Ausführungseinheit 108, Betriebsmittelanforderungen, Operationsfunktion usw.) eines Befehls, der von der Befehlsabrufeinheit 104 geschickt worden ist. Die Registerdatei 202 schließt ein: einen Schreibdatenkanal 214, einen Schreibadressenkanal 216, einen Schreibfreigabekanal 218, einen Leseadressenkanal 220 und einen Lesedatenkanal 224. Die Registerdatei 202 ist ein Speicher mit wahlfreiem Zugriff.
Der Schreibdatenkanal 214 erhält eine Befehlsausführungsdate von der Befehlsabrufeinheit 104. Die Befehlsausführungsdate wird auf Bussen 208 transportiert. Wie es in Fig. 2 gezeigt ist, steht W.D.A. für "Schreibbefehlsausführungsdaten A" und W.D.B. steht für "Schreibbefehlsausführungsdaten B" usw. Buchstaben werden verwendet, Befehle zu kennzeichnen, um eine Verwechslung mit der Befehlsprogrammreihenfolge zu vermeiden.
Die Schreibadressenkanäle 216 geben an, an welcher Etiketten-Speicherstelle in der Registerdatei 202 Befehle zu speichern sind. Der Schreibadressenkanal 216 ist mit der Steuerungslogik 207 gekoppelt. Der Schreibfreigabekanal 218 ist auch mit der Steuerungslogik 207 gekoppelt. Aktive Freigabesignale 226 erlauben, daß Daten in die Registerdatei 202 geschrieben werden.
Der Leseadressenkanal 220 ist mit der zuerst-hinein-zuerst- heraus Etiketten-Warteschlange 204 über Busse (Ausgänge) 230 gekoppelt. Jeder Schlitz 206 in der zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 204 ist als ein Ausgangssignal mit einem Leseadressenkanal 206 (R.A.7-R.A.0) gekoppelt. Demgemäß ermöglicht der Leseadressenkanal 220, daß die Inhalte der Registerdatei 202 durch die Etiketten zuerst-hinein-zuerst-heraus 204 ausgewählt und von dem Lesedatenkanal 224 gelesen werden können. Die Ausgänge 230 der zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 204 erlauben, daß die Registerdatei 202 ihre Inhalte in der Reihenfolge anzeigt. Mit anderen Worten zeigen die Ausgänge 230 die dekodierten Befehle in der Programmreihenfolge.
Typischerweise ist die Registerdatei 202 mit anderen Elementen (beispielsweise eine Ausgabeeinheit, nicht gezeigt) verbunden, die in der Superskalar-Einheit 106 angeordnet sind, die Befehle verlangen, um in der Programmreihenfolge zu erscheinen.
Um zu reiterieren, wird ein dekodierter Befehl in der Registerdatei 202 durch die Etikette gespeichert. Wenn beispielsweise der Befehl B der Etikette 4 zugeordnet ist, dann wird seine dekodierte Information in der Adresse 4 der Registerdatei 202 gespeichert.
Die Steuerungslogik 207 besteht aus Logikschaltungen. Die Steuerungslogik 207 überwacht die Ausführungseinheit 108 über dem Bus 234 und die zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 204. Die Steuerungslogik 207 gibt der Befehlsabrufeinheit 104 an, neue Befehle zu der Registerdatei 202 zu schicken, sobald ein Befehl zurückgenommen worden ist. Die Steuerungslogik 207 gibt auch an, wieviele neue Befehle für die Befehlsabrufeinheit 104 zu schicken sind. Bei der bevorzugten Ausführungsform ist die maximale Anzahl von Befehlen, die auf einmal geschickt werden können, 4, was den Schreibkanälen in der Registerdatei 202 entspricht. Die Steuerungslogik 207 synchronisiert auch die zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 204, um eine gleiche Anzahl von Befehlen vorwärtszubefördern, die über ein Signal 236 verlangt werden. Die zuerst-hinein-zuerst-heraus Etiketten-Warteschlange kann auf einmal 1, 2, 3 oder 4 Schritte fortschreiten. Die Schaltungsausführung für die Steuerungslogik 207 ist für den Durchschnittsfachmann auf dem Gebiet ohne weiteres offensichtlich. Beispielsweise können gegenwärtig gut bekannte und im Handel erhältliche Logik- und Auslegungssysteme verwendet werden, um eine Verhaltensbeschreibung (das heißt, Verilog oder V.H.D.L.) in eine Silicium- oder Chipkonstruktion umzuwandeln.

B. Arbeitsweise

Fig. 3 ist ein Flußdiagramm, daß die Arbeitsweise des Etiketten-Überwachungssystems 222 darstellt. Die Operationsschritte 301-312 werden unter Bezugnahme auf Hardwareelemente der Fig. 1 und 2 beschrieben.
Beim Schritt 302 schickt die Steuerungslogik 207 ein Anforderungsdatensignal 238 in der Befehlsabrufeinheit 104, das die Anzahl der benötigten Befehle angibt. Wenn beispielsweise ein Befehl benötigt wird, einen Zwischenraum (aufgrund einer Befehlsrücknahme) in der Registerdatei 202 zu füllen, dann schickt die Steuerungseinheit 207 ein Anforderungsdatensignal 238 an die Befehlsabrufeinheit 104, wobei ein neuer Befehl zur Ausführung verlangt wird.
Beim Schritt 304 schickt die Steuerungslogik 207 ein aktives Logiksignal 228 und 226 an den Schreibadressenkanal 216 bzw. den Schreibfreigabekanal 218. Die Steuerungslogik 304 aktiviert nur Schreibkanäle, die den Schlitzen A-D entsprechen, die eine neu zurückgenommene Etikette erhalten haben. Wenn beispielsweise die zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 106 vorhergehend um einen Schritt 312 fortgeschritten wäre (wird beschrieben) dann würde die Etikette 0 in dem Schlitz 17 erscheinen, was der Befehlsadresse A entspricht. Demgemäß werden nur das Schreibadressensignal 228A und das Schreibfreigabesignal 226A bei diesem Beispiel durch die Steuerungslogik 207 aktiviert. Somit wird nur das Kanal 216A freigegeben.
Beim Schritt 306 werden Befehle (Befehlsausführungsdaten) von der Befehlsabrufeinheit 104 zu der Registerdatei 202 über den Bus 208 geschickt. Befehle, die von der Befehlsabrufeinheit 104 geschickt worden sind, werden in der Registerdatei durch Etikettennummern gespeichert, die diesen Befehlen zugeordnet sind. Mit anderen Worten werden Befehle in die Registerdatei 202 an eine Adressenspeicherstelle, die durch die entsprechende Etikettennummer angegeben ist, von einem oder mehreren (abhängig davon, wieviele Befehle von der Befehlsabrufeinheit 104 geschickt worden sind) der ersten vier Schlitze (A, B, C, D) der zuerst-hinein-zuerst- heraus-Etiketten-Warteschlange 204 geschrieben, die zu dem Schreibadressenkanal 216 geschickt werden. Wenn beispielsweise ein Befehl von der Befehlsabrufeinheit 104 zu der Registerdatei 202 geschickt wird, wird er auf dem Bus 208A übertragen. Er wird in der Adressenspeicherstelle "0" gemäß der Etikette gespeichert, die sich in dem obersten Schlitz (17 Speicherstelle) der zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 204 befindet, die aus der zuerst-hineinzuerst-heraus Etiketten-Warteschlange über dem Bus 232A ausgelesen wird, transportiert durch die Steuerung 207 und zu dem Schreibadressenkanal 216A über den Bus 228A geschickt.
Beim Schritt 308 werden Befehle aus dem Lesedatenkanal 224 der Registerdatei ausgelesen. Die Registerdatei 202 zeigt ihren Inhalt in Prograrnmreihenfolge an. Jeder Schlitz 206 der zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 204 wird ausgegeben und auf Bussen 230 zu dem Leseadressenkanal 220 transportiert. Der Leseadressenkanal 220 ermöglicht, daß die Inhalte (Daten-aus 240) von der Registerdatei angezeigt werden. Die Ausgänge 230 der zuerst-hinein-zuerst- heraus Etiketten-Warteschlange 204 zeigen einen "Schnappschuß" der tatsächlichen Programmreihenfolge, weil die zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 204 stets synchron zu den veränderbar fortbewegten Befehlen, die von der Befehlsabrufeinheit 104 geschickt werden, und der Befehlsrücknahme ist. Somit zeigen als ein Ergebnis davon, Ausgänge 230 der zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 204 mit dem Leseadressenkanal 220 gekoppelt zu haben, Datenausgänge 240 der Registerdatei 202 Ausführungsdaten der Befehle in Programmreihenfolge. Beispielsweise gibt der Leseadressenkanal 7 (R.A.7) die Befehlsdate von I7 (die der Etikette 0 entspricht) frei, damit sie von dem Lesedatenkanal 7 (R.D.7) ausgelesen wird und die Etikette 1 liest die Ausführungsdate von I0 aus.
Des weiteren werden beim Schritt 308 die ausgelesenen, dekodierten Befehle an die Ausführungseinheit 108 ausgegeben und ausgeführt.
Beim Entscheidungsschritt 310 wartet die Steuerung 307, daß irgendwelche Befehle zurückgezogen werden. Wenn keine Befehle zurückgezogen werden, werden Daten aus der Registerdatei 202 ausgelesen werden, wie es durch den "NEIN" Weg des Entscheidungsschrittes 310 angegeben ist. Wenn Befehle zurückgezogen werden, erhält die Steuerungslogik 207 ein aktives Zurückziehstatussignal 234, wie es beim Schritt 312 gezeigt ist. Das Zurückziehstatussignal 234 gibt der Steuerungslogik 207 an, wieviele leere Schlitze (wieviele Schlitze die zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 204 fortzubewegen ist) in der zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 204 gefüllt werden müssen. Ein leerer Platz kann auch in der zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 204 auftreten, wo es ungültige Befehle (das heißt, Cache-Fehler, Zweige, usw.) gibt, die von der Befehlsabrufeinheit 104 geschickt worden sind. Des weiteren schickt die Steuerungslogik 207 bei Schritt 312 ein Datenfortbewegungssignal 236 an die zuerst- hinein-zuerst-heraus Etiketten-Warteschlange 204, das die Anzahl (entsprechend der Anzahl von benötigten Befehlen) der Male angibt, die zuerst-hinein-zuerst-heraus Etiketten- Warteschlange 204 fortzubewegen. Bezugnehmend auf Fig. 2 bewegt sich die Etikette 1 in den Schlitz von 17 und alle anderen Etiketten werden entsprechend fortbewegt. Die Etikette 2 sollte am Ende 210 der zuerst-hinein-zuerst-heraus Etiketten-Warteschlange 206 nach dem Schritt 312 angeordnet werden. Nun fährt die Arbeitsweise des Etiketten-Überwachungssystems 222 fort, indem zu dem Operationsschritt 302 zurückgekehrt wird, der oben erörtert worden ist.
Während verschiedene Ausführungsformen der vorliegenden Erfindung oben beschrieben worden sind, sollte verstanden werden, daß sie nur in beispielhafter Weise dargeboten worden sind und nicht einschränkend sein sollen. Somit sollte die Breite und der Bereich der vorliegenden Erfindung nicht durch irgendeine der oben beschriebenen, beispielhaften Ausführungsformen beschränkt werden, sondern sollte nur gemäß den eingereichten Ansprüchen und ihren Äquivalenten abgegrenzt werden.

Claims

1. System zum Zuordnen von Tags zu Befehlen in einem Prozessor, wobei der Prozessor eine Speichereinheit (102) aufweist zum Speichern von auszuführenden Befehlen, eine Befehlsabrufeinheit (104) zum Dekodieren von Befehlen, welche von der Speichereinheit (102) wiedergewonnen werden, und eine Registerdatei (202) zum Speichern von dekodierten Befehlen und die eine Vielzahl von Lese-Freigabekanälen (220) und entsprechende Leseausgabekanäle (224) aufweist, wobei das System umfaßt:

eine Tag-Warteschlange (204) zum Speichern von Tags, welche dazu verwendet werden, die dekodierten Befehle zu markieren; und

eine Steuereinheit (207) mit einer Einrichtung zum Zuordnen der Tags zu den dekodierten Befehlen in einer Reihenfolge, in welcher die Tags in der Warteschlange gespeichert sind, mit einer Einrichtung zum Überwachen, wann die Befehle ausgeführt werden und mit einer Einrichtung zum Vorwärtsbefördern der Tags in der Warteschlange (207) nach dem Beenden eines ausgeführten Befehis;

dadurch gekennzeichnet, daß die Tags der Registerdatei (202) zugeführt werden, um jeden Befehl an einer Stelle zu speichern, welche durch das Tag, das diesem Befehl zugeordnet ist, adressiert wird und daß die Tags den Lese-Freigabekanälen (220) in der Reihenfolge zugeführt werden, in welcher sie in der Warteschlange gehalten werden, um die dekodierten Befehle an den Leseausgabekanälen (224) zu lesen.

2. System nach Anspruch 1, worin die Tag-Warteschlange (204) weiterhin umfaßt:

eine Einrichtung zum Vorwärtsbefördern der Tags immer dann, wenn ein Befehl abgeschlossen wird; und

eine Einrichtung zum Recycling eines Tags in der Tag-Warteschlange (204), um dieses Tag für die Zuordnung zu einem neuen Befehl verwendbar zu machen.

3. System nach Anspruch 1 oder 2, worin die Steuereinrichtung (207) weiterhin eine Einrichtung umfaßt zum Anfordern einer Anzahl von Befehlen, worin die Anzahl geringer oder gleich der Anzahl der Befehle ist, die in einem vorangehenden Zyklus abgeschlossen wurden.

4. Verfahren zum Halten von Befehlsdaten in Programmreihenfolge in einem Mikroprozessor, der in der Lage ist, Befehle außerhalb der Programmreihenfolge auszuführen, mit folgenden Schritten:

Zuordnen eines Tags zu jedem Befehl, wenn dieser ausgegeben wird;

Speichern von Ausführungsdaten (208) für jeden Befehl in einer Registerdatei (202) an einer Stelle, welche durch das diesem Befehl zugeordnete Tag angezeigt wird;

Halten der Tags in einer sequentiellen Tag-Datei (204) in einer Reihenfolge, in welcher sie zugeordnet wurden; und

Zuführen der Tags in der Tag-Datei (204) zu der Registerdatei (202), um die Ausführungsdaten (208) in Programmreihenfolge zu lesen.

5. Verfahren nach Anspruch 4, weiterhin umfassend den Schritt des Ausgebens eines Befehls unter Verwendung einer Befehlsabrufeinheit (104).

6. Verfahren nach Anspruch 4 oder 5, worin der Schritt des Haltens der Tags folgende Schritte umfaßt:

Vorwärtsbefördern der Tags in der Tag-Datei (204) immer dann, wenn ein Befehl abgeschlossen wird; und

Recycling des Tags am unteren Ende (210) der Tag-Datei (204) zur obersten Position (212) der Tag-Datei (204), um das Tag für die Zuordnung zu einem neuen Befehl zur Verfügung zu stellen.

7. Verfahren nach wenigstens einem Ansprüche 4 bis 6, weiterhin umfassend den Schritt des Sendens eines Anforderungssignals (238) an eine Befehlsabrufeinheit, um einen Befehl anzufordern.

8. Verfahren nach wenigstens einem der Ansprüche 4 bis 6, weiterhin umfassend den Schritt des Anforderns einer Anzahl von Befehlen, worin diese Anzahl geringer oder gleich der Anzahl der Befehle ist, die in einem vorangehenden Zyklus abgeschlossen wurden.