DE69231607T2

DE69231607T2 - Verfahren und Einrichtung zur A/D- und D/A-Umwandlung

Info

Publication number: DE69231607T2
Application number: DE1992631607
Authority: DE
Inventors: Werner Boie
Original assignee: Thomson Multimedia SA
Current assignee: Vantiva SA
Priority date: 1991-11-13
Filing date: 1992-11-04
Publication date: 2001-05-10
Anticipated expiration: 2012-11-05
Also published as: ES2152926T3; EP0543220B1; GR3035687T3; EP0543220A1; DE69231607D1

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zur A/D- und D/A-Umwandlung.

Hintergrund

Heutige Unterhaltungs-Video-A/D- und -D/A-Wandler oder andere digitale Video-Verarbeitungssysteme sind auf 8-Bit-Auflösung beschränkt. Das in diese Systeme eingeführte Quantisierungsrauschen kann zu sichtbaren Artefakten in graduell geformten Bereichen eines Bildes oder bei auf gewissen kritischen Algorithmen beruhenden Anwendungen zu sehr ernsthaften Verzerrungen führen.
Es ist bekannt, ein Dither-Signal zur Abdeckung von Profilierungs- oder Korrelations-Wixkungen zu verwenden, indem ein nicht-korreliertes Rauschsingal dem Videosignal vor der A/D- Umwandlung hinzugefügt wird.
Aus DE-A-39 24 505 ist ein hochauflösender A/D-Wandler bekannt, der mit Überabtastung arbeitet. Ein Schleifenfilter ist vor dem A/D-Wandler angeordnet. Dieses Schleifenfilter empfängt das Summensignal des analogen Eingangssignals und das dezimierte und D/A-umgewandelte Ausgangssignal des A/D-Wandlers.
Aus US-A-4,710,747 ist ein System zur Erhöhung der Genauigkeit und der Auflösung eines A/D-Wandlers bekannt. In diesem System ist ein digitales Filter mit dem Ausgang des A/D-Wandlers verbunden. Ein System-Taktgeber liefert ein digitales Filter- Taktsignal, und ein Tiefpaßfilter/Verstärker erzeugt ein großes sich schnell änderndes Dither-Signal aus dem digitalen Filter- Taktsignal. Dieses Dither-Signal wird einer Summierungsschaltung zugeführt, wo es dem analogen Eingangssignal hinzugefügt wird, bevor es dem A/D-Wandler zugeführt wird. Das Dither-Signal deckt den ganzen Eingangssignalbereich des A/D-Wandlers ab.
Aus US-A-4,566,028 ist eine digitale Signalverarbeitungsvorrichtung für die Verarbeitung von verwischten (dithered) digitalen Signalen bekannt. In diesem Dokument wird erklärt, daß das Dither-Signal, das das analoge Eingangssignal eines A/D-Wandlers ändert, eine kleine Amplitude haben könnte, z. B. die Hälfte der Signalamplitude, die zu dem am wenigsten bedeutsamen Bit des digitalisierten Eingangssignals gehört.

Erfindung

Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren für die A/D-Umwandlung aufzuzeigen. Diese Aufgabe wird durch das im Anspruch 1 offenbarte erfindungsgemäße Verfahren gelöst.
Im Prinzip besteht das erfindungsgemäße Verfahren aus einem Verfahren zur A/D-Umwandlung, bei dem digitale Werte mit verbesserter Bit-Auflösung mit einer Abtastfrequenz fs erzeugt werden, das die folgenden Schritte einschließt:
- Hinzufügung eines D/A-umgewandelten (36) periodischen Signals (21), das sich in einer Anzahl von Schritten ändert und eine Abtastfrequenz von n*fs hat (32), zu dem analogen Signal vor einer A/D-Umwandlung (33), wobei die Spitze-Spitze-Amplitude (20) des in dem periodischen Signalgenerator (58) erzeugten periodischen Signals (21) gleich der Hälfte des entsprechenden Quantisierungs-Intervalls der A/D-Umwandlung ist (33), wobei die A/D-Umwandlung mit vordefinierter Bit-Auflösung und einer Abtastfrequenz von n*fs vorgenommen wird;
- Umwandlung des A/D-umgewandelten digitalen Signals in einem Umwandlungsfilter (34) in ein Ausgangssignal, das eine erhöhte Bit-Auflösung hat, wobei die Bits zur Erhöhung der Bit-Auflösung der Zahl von Schritten des periodischen Signals entsprechen, wobei das Ansprechen der Umwandlungsfilterung eine hohe Dämpfung oder Null-Durchgänge bei Vielfachen der Abtastfrequenz fs hat, mit Ausnahme für Frequenzen m*n*fs, m = 0, +1, +2, +3,
- Unterabtastung des Ausgangssignals (35) in ein Signal, das eine Abtastfrequenz fs hat.
Vorteilhafte zusätzliche Ausführungsformen des erfindungsgemäßen Verfahrens ergeben sich aus dem entsprechenden Unteranspruch.
Der Erfindung liegt ferner die Aufgabe zugrunde, ein verbessertes Verfahren für eine D/A-Umwandlung aufzuzeigen. Diese Aufgabe wird durch das im Anspruch 2 offenbarte erfindungsgemäße Verfahren gelöst.
Im Prinzip besteht dieses erfindungsgemäße Verfahren aus einem Verfahren zur D/A-Umwandlung eines Signals, das eine Abtastfrequenz fs hat, das dadurch gekennzeichnet ist, daß das Eingangssignal (50) eine erhöhte Bit-Auflösung hat und erstens mit einer Frequenz von n*fs überabgetastet (51) wird, daß zweitens Zwischenwerte interpoliert werden (52), daß drittens die resultierenden Signale einem periodischen Signal (21) hinzugefügt werden (53), das sich in einer Anzahl von Schritten ändert, die der Zahl der Bits entsprechen, die zur Erhöhung der Bit- Auflösung des Eingangssignals verwendet werden, wobei das periodische Signal eine Abtastfrequenz von n*fs hat, daß viertens das Summensignal zu einem Signal mit vordefinierter niedrigerer Bit- Auflösung quantisiert wird (54), daß unter Verwendung der Abtastfrequenz von n*fs D/A-umgewandelt wird (55), wobei die Spitze-Spitze-Amplitude (20) des periodischen Signals (21) gleich der Hälfte des entsprechenden Quantisierungs-Intervalls der D/A- Umwandlung (55) ist.
Vorteilhafte zusätzliche Ausführungsformen dieses erfindungsgemäßen Verfahrens ergeben sich aus dem entsprechenden Unteranspruch.
Der Erfindung liegt ferner die Aufgabe zugrunde, eine Vorrichtung aufzuzeigen, die das erfindungsgemäße A/D-Umwandlungsverfahren verwendet. Diese Aufgabe wird durch den erfindungsgemäßen, im Anspruch 4 offenbarten A/D-Wandler gelöst.
Im Prinzip enthält der erfindungsgemäße A/D-Wandler eine Summenschaltung (32), die ein analoges Eingangssignal (30) und ein Ausgangssignal von einem D/A-Wandler (36) empfängt, einen Taktgenerator (38), der ein Taktsignal mit einer Frequenz n*fs erzeugt, wobei das Taktsignal dem D/A-Wandler (36) zugeführt wird, wobei der Ausgang der Summenschaltung mit einem A/D- Wandler (33) verbunden ist, der eine vordefinierte Bit- Auflösung, insbesondere eine 8-Bit-Auflösung hat, und der das Eingangs-Summensingnal n-mal mit einer Abtastfrequenz n*fs überabtastet, wobei ein Umwandlungsfilter (34) eingeschlossen ist, das mit dem Ausgang des A/D-Wandlers (33) verbunden ist, das den Eingangs-Bits für die Bit-Auflösungserhöhung eine Anzahl von Bits, insbesondere n Bits mit n> 1, hinzufügt, und das eine hohe Dämpfung oder Null-Durchgänge bei Vielfachen der Abtastfrequenz fs mit Ausnahme für Frequenzen von m*n*fs, m 0, +1, +2, +3, ... eines folgenden Unterabtasters (35) hat, der das Eingangssignal mit einem Faktor n unterabtastet, und der ein· digitales Signal mit erhöhter Bit-Auflösung und eine Taktfrequenz fs ausgibt, und einen periodischen Signalgenerator (37), der mit dem Eingang des D/A-Wandlers (36) verbunden ist, wobei die Spitze-Spitze- Amplitude (20) des erzeugten periodischen Signals (21) gleich der Hälfte des entsprechenden Quantisierungs-Intervalls des A/D- Wandlers (33) ist.
Vorteilhafte zusätzliche Ausführungsformen dieses A/D- Wandlers ergeben sich aus dem entsprechenden Unteranspruch.
Der Erfindung liegt ferner die Aufgabe zugrunde, eine Vorrichtung aufzuzeigen, die das erfindungsgemäße D/A- Umwandlungsverfahren verwendet. Diese Aufgabe wird durch den im Anspruch 5 offenbarten erfindungsgemäßen D/A-Wandler gelöst.
Im Prinzip enthält der erfindungsgemäße D/A-Wandler einen nmal-Übexabtaster (51), der ein digitales Signal empfängt, das aus Abtastungen besteht, die mit einer Taktfrequenz fs erzeugt werden und eine vordefinierte erhöhte Bit-Auflösung, insbesondere eine 8+n-Bit-Auflösung mit n> 1 haben, wobei der Überabtaster (51) ein digitales Signal erzeugt, das aus Abtastungen besteht, die mit einer Taktfrequenz von n*fs erzeugt werden, und die ein folgendes Umwandlungsfilter (52) enthält, das neue Abtastungen, die auf den Abtastungen des Überabtasters (51) beruhen, interpoliert und das entsprechende Signal an eine Addierschaltung (53) ausgibt, die ein periodisches Signal, das dieselbe Taktfrequenz hat, dem Ausgangssignal des Umwandlungsfilters (52) hinzufügt, wobei das periodische Signal in einem periodischen Signalgenerator (58) erzeugt wird, die ferner einen folgenden Quantisierer (54) enthält, der die bedeutsamsten Bits aus den Abtastungen mit erhöhter Bit-Auflösung in dem Ausgangssignal der Addierstufe (53) herauszieht, wobei die so erzeugten neuen Abtastungen eine verminderte Bit-Auflösung, insbesondere eine 8-Bit-Auflösung haben, die ferner einen folgenden D/A-Wandler (55) enthält, der die Bitreduzierten Abtastungen umwandelt und dem ein in einem Taktgenerator (38) erzeugtes Taktsignal zugeführt wird, das eine Taktfrequenz von n*fs hat, wobei die Spitze-Spitze-Amplitude (20) des in dem periodischen Signalgenerator (58) erzeugten Signals (21) gleich der Hälfte des entsprechenden Quantisierungs- Intervalls des D/A-Wandlers (55) ist.
Vorteilhafte zusätzliche Ausführungsformen dieses D/A- Wandlers ergeben sich aus dem entsprechenden Unteranspruch.
Zur Erzielung einer erhöhten Bit-Auflösung für einen gegebenen A/D- oder D/A-Wandler wird ein spezielles Mehr-Pegel-Dither- Signal in Verbindung mit Vielfach-Überabtastung dem bandbegrenzten analogen Signal, das später mit einer Taktfrequenz von n*fs umgewandelt wird, bzw. dem digitalen Eingangssignal hinzugefügt.

Zeichnungen

Bevorzugte Ausführungsformen der Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnungen beschrieben. In den Zeichnungen stellen dar:
Fig. 1 allgemein ein digitales Video-Verarbeitungssystem;
Fig. 2 das spezielle Mehr-Pegel-Dither-Signal;
Fig. 3 einen erfindungsgemäßen A/D-Wandler;
Fig. 4 die Merkmale eines Umwandlungsfilters;
Fig. 5 einen erfindungsgemäßen D/A-Wandler;
Fig. 6 eine Veranschaulichung der erfindungsgemäßen Umwandlung.

Bevorzugte Ausführungsformen

In Fig. 1 wird ein analoges Eingangssignal 10 in einem A/D- Wandler 11 umgewandelt, der entsprechende digitale Signale mit einer 8-Bit-Auflösung ausgibt. Die digitalen Signale werden in einer digitalen Einheit 12 verarbeitet und mit einer 8-Bit- Auflösung einem D/A-Wandler 14 zugeführt, der analoge Ausgangssignale 15 ausgibt. Der A/D-Wandler 11, die digitale Einheit 12 und der D/A-Wandler werden mit einem Takt fs gesteuert, der von einem Taktgenerator 13 kommt.
Das spezielle Dither-Signal in Fig. 2 wird durch ein Treppen-Rampensignal 21 mit einer maximalen Amplitude 20 dargestellt, die gleich einer halben LSB-(am wenigsten bedeutsamstes Bit)-Amplitude des verwendeten A/D- oder D/A-Wandlers ist. Der Takt 1/(n*fs) des Dither-Signals ist n mal höher als der Abtast- Takt fs, der erforderlich ist, um das Abtast-Theorem für das analoge Eingangssignal zu erfüllen. Die Sequenz der Treppenschritte kann auch auf andere Weise arrangiert werden.
Der in diesem Zusammenhang verwendete Ausdruck "Dither"- Signal unterscheidet sich von den normalen Anwendungen von benutzten Dither-Signalen.
In Fig. 3 empfängt der erfindungsgemäße A/D-Wandler ein analoges Eingangssignal 30, das in einem Tiefpaßfilter 31 mit einer Grenzfrequenz f00, f~0 2*fs gefiltert wird. Das Ausgangssignal dieses Filters wird dem ersten Eingang einer Summenschaltung 32 zugeführt. Der Ausgang dieser Schaltung ist mit einem A/D- Wandler 33 verbunden, der mit dem Faktor ,n' überabtastet. Das 8-Bit-Ausgangssignal wird in einem Umwandlungsfilter 34 gefiltert, das n Bits den 8-Eingangs-Bits hinzufügt, was zu einer Wortgröße von 8 + n Bits führt. Das Umwandlungsfilter 34 hat einen Frequenzgang wie in Fig. 4 angegeben. Das 8 + n-Bit- Ausgangssignal des Filters 34 wird in dem Unterabtaster 35 mit einem Faktor von ,n' abgetastet.
In einem n-Bit-Zähler 37 wird ein Treppen-Dither-Signal erzeugt und über den D/A-Wandler 36 dem zweiten Eingang der Summenschaltung 32 zugeführt. Ein Taktgenerator 38 versorgt den Unterabtaster 35 mit der Taktfrequenz f5 und das Umwandlungsfilter 34, den A/D-Wandler 33, den Zähler 37 und den D/A-Wandler mit der Taktfrequenz n*fs. Das Ausgangssignal 39 des Unterabtasters 35 hat eine Auflösung von 8 + n Bits.
Das Ansprechen des Umwandlungsfilters 34 in Fig. 4 muß eine hohe Dämpfung oder besser Null-Durchgänge bei Vielfachen der Frequenz fs haben, mit Ausnahme für Frequenzen m*n*fs, m = 0, ±1, ±2, ±3, ... Da Das Eingangs-Videosignal n mal überabgetastet worden ist, kann das Filter-Ausgangssignal anschließend abwärts abgetastet werden, ohne die erhöhte Bit-Auflösung zu verlieren.
Fig. 6 dient zum besseren Verständnis der erfindungsgemäßen Idee. Die Umwandlungskurve ist in dem Bereich, quantisierte Amplitude' 601 über der ,Eingangsamplitude' 602 des A/D-Wandlers dargestellt. Von dem Videosignal wird angenommen, daß es einen Gleichstrom-Eingangs-Pegel 62 hat. Mittels eines Zwei-Pegel-(1 Bit)-Dither-Signals 63 mit einer Spitze-Spitze-Amplitude von 'z LSB des nachfolgenden A/D-Wandlers kann die Bit-Auflösung der A/D-Umwandlung um 1 Bit erhöht werden. Aufgrund des überlagerten Dither-Signals 63 ändert sich das ungefilterte Ausgangssignal 64 des A/D-Wandlers in seiner Amplitude um 1 bit, wenn der Gleichstrom-Pegel 62 des Eingangssignals 63 kleiner als k LSB oder größer als k LSB innerhalb des entsprechenden Quantisierungs- Intervalls ist. In Fig. 6 wird angenommen, daß der Gleichstrom- Pegel 62 großer als ~ LSB innerhalb des entsprechenden Quantisierungs-Intervalls ist. Dies führt zu einer Schwingung des Ausgangssignals mit einem Spitze-Spitze-Wert von 1 LSB. Die folgende Umwandlungs-Filterung unterdrückt vollständig diese Schwingung aufgrund ihrer Null-Durchgänge in dem Frequenzverlauf. Das resultierende Ausgangssignal kann dann einen Zwischen- Gleichstrom-Pegel 61 liefern, der einer erhöhten Auflösung um 1 Bit entspricht.
Der erfindungsgemäße D/A-Wandler von Fig. 5 empfängt ein digitales Eingangssignal 50 mit 8 + n-Bit-Auflösung. Im Überabtaster 51 wird dieses Signal mit einer Taktrate abgetastet, die n mal höher als zuvor ist. Die neuen Abtastungen werden in einem Umwandlungsfilter 52 interpoliert, das 8 + n Bit-Worte ausgibt. In der Addierschaltung 53 wird ein spezielles n-Bit-Mehrpegel- Dither-Signal gemäß Fig. 2, das in dem n-Bit-Zähler 58 erzeugt wird, dem Ausgangssignal des Filters 52 hinzugefügt. Ein Quantisierer 54 nimmt die acht bedeutsamsten Bits von jedem 8 + n-Bit- Wort, und sein Ausgang ist mit dem D/A-Wandler 55 verbunden. Das folgende analoge Tiefpaßfilter 56 unterdrückt in dem Ausgangssignal 59 alle Harmonischen, die durch das Dither-Signal eingeführt werden.
Eine Taktfrequenz n*fs, die in einem Frequenz-Vervielfacher 57 aus der Taktfrequenz fs erzeugt werden kann, wird dem Überabtaster 51, dem Umwandlungsfilter 52, dem Zähler 58, dem Quantisierer 54 und dem D/A-Wandler 55 zugeführt.
Die Erfindung kann beispielsweise bei der digitalen SECAM- Dekodierung in Fernsehempfängern oder Video-Kassettenrecordern angewendet werden, in denen ein zusammengesetztes Signal in 8- Bit-Worte umgewandelt wird. Der FM-modulierte Farb-Hilfsträger mit seiner kleinen Amplitude, der in dem zusammengesetzten Signal enthalten ist, ist in hohem Maß Quantisierungsrauschen unterworfen. Dies führt zu ernsthaften Problemen für die FM- Demodulation und resultiert in ,farbigen Fischen' in den rekonstruierten Bildern. Um die wahrgenommene Unzulänglichkeit der 8- Bit-Quantisierung zu überwinden, ist eine Wortgröße erforderlich, die groß genug ist, um sicherzustellen, daß die Rauscherzeugung bei der normalen Verarbeitung unbedeutend ist, und daß die Aufrechterhaltung der Qualität auch bei kritischen Zuständen gegeben ist. Auch für andere Fernsehnormen, z. B. PAL und NTSC kann die Erfindung verwendet werden.

Claims

1. Verfahren zur A/D-Umwandlung, bei dem digitale Werte mit verbesserter Bit-Auflösung mit einer Abtastfrequenz fs erzeugt werden, das die folgenden Schritte einschließt:

- Hinzufügung eines D/A-umgewandelten (36) periodischen Signals (21), das sich in einer Anzahl von Schritten ändert und eine Abtastfrequenz von n*f5 (32) hat, zu dem analogen Signal vor einer A/D-Umwandlung (33), wobei die Spitze- Spitze-Amplitude (20) des periodischen Signals (21) gleich der Hälfte des entsprechenden Quantisierungs- Intervalls der A/D-Umwandlung (33) ist, wobei die A/D- Umwandlung mit vordefinierter Bit-Auflösung und einer Abtastfrequenz von n*fs vorgenommen wird,

- Umwandlung des A/D-umgewandelten digitalen Signals in einem Umwandlungsfilter (34) in ein Ausgangssignal, das eine erhöhte Bit-Auflösung hat, wobei die Bits zur Erhöhung der Bit-Auflösung der Zahl von Schritten des periodischen Signals entsprechen, wobei das Ansprechen der Umwandlungs-Filterung eine hohe Dämpfung oder Null-Durchgänge bei Vielfachen der Abtastfrequenz fs hat, mit Ausnahme für Frequenzen m*n*f3, m = 0, ±1, ±2, ±3, ....

- Unterabtastung des Ausgangssignals (35) in ein Signal, das eine Abtastfrequenz fs hat.

2. Verfahren zur D/A-Umwandlung eines Signals, das eine Abtastfrequenz fs hat, dadurch gekennzeichnet, daß das Eingangssignal (50) eine erhöhte Bit-Auflösung hat und erstens mit einer Frequenz von n*fs überabgetastet wird (51), zweitens werden Zwischenwerte interpoliert (52), drittens werden die resultierenden Signale einem periodischen Signal (21) hinzugefügt (53), das sich in einer Anzahl von Schritten ändert, die der Zahl der Bits entsprechen, die zur Erhöhung der Bit-Auflösung des Eingangssignals verwendet werden, wobei das periodische Signal eine Abtastfrequenz von n*fs hat, viertens wird das Summensignal zu einem Signal mit vordefinierter normaler Bit-Auflösung quantisiert (54), das unter Verwendung der Abtastfrequenz von n*fs D/A-umgewandelt wird (55), wobei die Spitze-Spitze-Amplitude (20) des periodischen Signals (21) gleich der Hälfte des entsprechenden Quantisierungs-Intervalls der D/A-Umwandlung (55) ist.

3. Verfahren nach Anspruch 1 oder 2, bei dem das periodische Signal (21) ein Treppen-(staircase)-Rampensignal ist.

4, Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1 oder 3, mit einer Summenschaltung (32), die ein analoges Eingangssignal (30) und ein Ausgangssignal von einem D/A- Wandler (36) empfängt, und mit einem Taktgenerator (38), der ein Taktsignal mit einer Frequenz n*fs erzeugt, wobei das Taktsignal dem D/A-Wandler (36) zugeführt wird, wobei der Ausgang der Summenschaltung mit einem A/D-Wandler (33) verbunden ist, der eine vordefinierte Bit-Auflösung, insbesondere eine 8-Bit·-Auflösung hat, und der das Eingangs- Summensignal ein n-mal mit einer Abtastfrequenz n*fs überabtastet, wobei ein Umwandlungs-Filter (34) eingeschlossen ist, das mit dem Ausgang des A/D-Wandlers verbunden ist, und das den Eingangs-Bits für die Bit-Auflösungs-Erhöhung eine Anzahl von Bits, insbesondere n Bits mit n> 1 hinzufügt, und das eine hohe Dämpfung oder Null-Durchgänge bei Vielfachen der Abtastfrequenz f5 mit Ausnahme für Frequenzen von m*n*fs, m - 0, ±1, ±2, ±3, ... eines folgenden Unterabtasters (35) hat, der das Eingangssignal mit einem Faktor n unterabtastet, und der ein digitales Signal mit erhöhter Bit-Auflösung und eine Taktfrequenz f5 ausgibt, und mit einem periodischen Signalgenerator (37), der mit dem Eingang des D/A-Wandlers (36) verbunden ist, wobei die Spitze- Spitze-Amplitude (20) des erzeugten periodischen Signals (21) gleich der Hälfte des entsprechenden Quantisierungs- Intervalls des A/D-Wandlers (33) ist.

5. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß sie einen n-mal- Überabtaster (51) enthält, der ein digitales Signal empfängt, das aus Abtastungen besteht, die mit einer Taktfrequenz fs erzeugt werden und eine vordefinierte erhöhte Bit- Auflösung, insbesondere eine 8 + n-Bit-Auflösung mit n> 1 haben, wobei der Überabtaster (51) ein digitales Signal erzeugt, das aus Abtastungen besteht, die mit einer Taktfrequenz von n*fs erzeugt werden, und die ein folgendes Umwandlungs-Filter (52) enthält, das neue Abtastungen, die auf den Abtastungen des Überabtasters (51) beruhen, interpoliert und das entsprechende Signal an eine Addierschaltung (53) ausgibt, die ein periodisches Signal, das dieselbe Taktfrequenz hat, dem Ausgangssignal des Umwandlungs-Filters (52) hinzufügt, wobei das periodische Signal in einem periodischen Signalgenerator (58) erzeugt wird, die ferner einen folgenden Quantisierer (54) enthält, der die bedeutsamsten Bits aus den Abtastungen mit erhöhter Bit-Auflösung in dem Ausgangssignal der Addierstufe (53) herauszieht, wobei die so erzeugten neuen Abtastungen eine verminderte Bit- Auflösung, insbesondere eine 8-Bit-Auflösung haben, die ferner einen folgenden D/A-Wandler (55) enthält, der die Bitreduzierten Abtastungen umwandelt, und dem ein in einem Taktgenerator (38) erzeugtes Taktsignal zugeführt wird, das eine Taktfrequenz von n*fs hat, wobei die Spitze-Spitze- Amplitude (20) des in dem periodischen Signalgenerator (58) erzeugten periodischen Signals (21) gleich der Hälfte des entsprechenden Quantisierungs-Intervalls des D/A-Wandlers (55) ist.

6. Vorrichtung nach Anspruch 4 oder 5, bei der der periodische Signalgenerator (37, 58) ein n-Bit-Zähler ist.