DE69128014T2 - Herstellungsverfahren für integrierte Schaltungschip Packung - Google Patents

Herstellungsverfahren für integrierte Schaltungschip Packung

Info

Publication number
DE69128014T2
DE69128014T2 DE69128014T DE69128014T DE69128014T2 DE 69128014 T2 DE69128014 T2 DE 69128014T2 DE 69128014 T DE69128014 T DE 69128014T DE 69128014 T DE69128014 T DE 69128014T DE 69128014 T2 DE69128014 T2 DE 69128014T2
Authority
DE
Germany
Prior art keywords
holes
film
integrated circuit
metal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69128014T
Other languages
English (en)
Other versions
DE69128014D1 (de
Inventor
Teruo Kusaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Publication of DE69128014D1 publication Critical patent/DE69128014D1/de
Application granted granted Critical
Publication of DE69128014T2 publication Critical patent/DE69128014T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

    Hintergrund der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Schaltungs-(IC)-Chippackung und insbesondere ein Verfahren zur Herstellung eines Multichip- Moduls unter Verwendung einer Flip-Chip-Verbindungs technik (Zwischenverbindung).
  • Als Mittel zur Erhöhung der elektronischen Schaltkreisdichte wurde bis jetzt eine gedruckte Schaltkreisplatte (PCB) verwendet. Eine Anzahl von integrierten Schaltkreis- Vorrichtungen (einschließlich LSIs, VLSs) zusammen mit anderen Schaltkreiselementen und Zwischenverbindungen dazwischen, wie beispielsweise IC-Vorrichtungen und Schaltkreiselementen, sind auf einer PCB montiert, und die Verbindungen zu externen Schaltkreisen sind durch gedruckte Leiterbahnen auf der PCB und/oder Verbindeelemente realisiert, die auf dieser angeordnet sind. Jede dieser IC-Vorrichtungen ist als eine einzelne Chippackung vorgesehen, die einen einzelnen IC-Chip enthält, der üblicherweise abgedichtet ist. Um die elektronische Schaltkreisdichte auf einer PCB zu erhöhen, ist es daher notwendig, die Verdrahtungsdichte auf der PCB zu erhöhen, so daß eine größere Anzahl von Einzelchip-IC-Vorrichtungen auf der FCB montiert werden können. Da jedoch die jeweiligen IC-Vorrichtungen eine gewisse Größe haben und die Verdrahtungen eine gewisse Breite haben, ist es unmöglich, die Schaltkreisdichte auf der PCB über eine gewisse Grenze hinaus zu erhöhen. Daher ist es schwierig, eine auf einer PCB basierende Vorrichtung zu schaffen, die ausreichend kompakt ist. Weiterhin ist es in der PCB-basierenden Vorrichtung schwierig, Wärme abzuleiten, die in den jeweiligen IC-Vorrichtungen erzeugt wird. Da es schwierig ist, die Signalpfade innerhalb der Vorrichtung zu verkürzen, ist weiterhin eine obere Grenze der Signalbitrate die in der Vorrichtung verarbeitet werden kann, niedrig.
  • Als Mittel zur Lösung dieser Probleme wurde eine Multichip- IC-Packung vorgeschlagen, die ein Keramiksubstrat umfaßt, welches eine Mehrschichtverdrahtung hat, und auf dem eine Anzahl von IC-Chips montiert und mit der Verdrahtung verbunden ist. In einer derartigen, auf einem Keramiksubstrat basierenden Multichip-Packung können die Anforderungen an Kompaktheit, verbesserte Zuverlässigkeit und Verkürzung des Signalpfades erzielt werden. Das Problem bei der Wärmeableitung kann jedoch infolge der niedrigen Wärmeleitfähigkeit des Keramiksubstrats nicht vollständig gelöst werden. Zusätzlich hierzu tritt infolge des Unterschiedes der Wärmeausdehnung zwischen den IC-Chips und dem Keramiksubstrat ein Problem der Zerstörung der IC-Chips auf.
  • Angesichts dieser Schwierigkeiten des Keramiksubstrats wurde die Verwendung von Siliziumsubstrat anstatt von Keramiksubstrat vorgeschlagen. Das Siliziumverdrahtungssubsträt hat eine Wärmeleitfähigkeit, die hoch genug ist, um das Problem der Wärmeableitung und damit das Problem der Wärmeausdehungsdifferenz zu lösen. Zusätzlich zu dieser Wirkung ist die Verwendung eines Siliziumsubstrats vorteilhaft, da der Stand der Technik für die Herstellung des IC-Chips, der Lithographietechnik, Zwischenschichtverdrahtungstechnik, etc., umfaßt, direkt für die Bearbeitung auf dem Siliziumschaltkreissubstrat verwendet werden kann. Da weiterhin entsprechende IC-Chips die auf dem Silizium-Schaltkreissubstrat so zu montieren sind, daß das Multichip-Schema realisiert ist, nach deren Diffusionsvorgängen getestet werden können, wird die Zuverlässigkeit eines fertigen Multichip, der als ein Multichip-Modul montiert ist, entsprechend hoch. Weiterhin können IC-Chips, die auf der Schaltkreisplatte montiert werden, flexibel kombiniert werden. Beispielsweise kann die Kombination eines MOS-IC-Chips und eines bipolaren IC-Chips, eine Kombination aus MOS-IC-Chip und Verbundhalbleiter-IC-Chip, etc., möglich sein. (Der vorstehend beschriebene Stand der Technik ist offenbart in John K. Hagge "Ultra-reliable packaging for silicone on silicon WSI", IEEE Transactions on Components, Hybrids and Manufacturing Technology, Vol 12, Nr. 2, (Juni 1989), Seite 170-179).
  • Um wirksam Wärme abzuleiten ist es üblich, ein Element als Kühlkörper mit innigem Kontakt auf einer Oberfläche einer Silizium-Schaltkreisplatte zu befestigen, die gegenüber der Oberfläche liegt, auf welcher die IC-Chips montiert sind, und zwar mittels eines geeigneten Klebstoffes. Mit dieser Konstruktion wird Wärme, die in einer Vielzahl von IC-Chips erzeugt wird, durch die Silizium-Schaltkreisplatte auf den Kühlkörper übertragen, was zu einer ungenügenden Wärmeableitung führt. Insbesondere in einem Multichip-Modul, der einen solchen Aufbau hat, bei dem zwischen den IC-Chips und der Silizium-Schaltkreisplatte ein Spalt verbleibt, ist die Wärmeableitungswirkung üblicherweise ungenügend.
  • Eine Modulkonstruktion, bei der eine Anzahl von IC-Chips auf einer Silizium-Schaltkreisplatte über Flip-Chip-Zwischenverbindung mit dem Gesicht nach unten montiert sind, und der Kühlkörper in innigem Kontakt an der Rückseite des Chips befestigt ist, kann für die Wärmeableitung optimal sein. Um jedoch die Wärmeableitungswirkung sicherzustellen, ist es notwendig, daß die Rückseite der IC-Chips, die auf der Silizium-Schaltkreisplatte mit dem Gesicht nach unten montiert sind, koplanar sind, und daß der innige Kontakt der jeweiligen Rückseiten der IC-Chips mit dem Kühlkörper aufrechterhalten wird. Das heißt, es ist notwendig, daß die jeweiligen IC-Chips auf der Silizium-Schaltkreisplatte mit gleichförmigem Spalt in Richtung der Dicke fixiert sind. Wenn jedoch der Spalt in Richtung der Dicke durch Neigung der Chips etc. variiert, kann zwischen dem Kühlkörperelement und den IC-Chips ein Spalt verbleiben, was zu einer Verschlechterung der Wärmeleitung zwischen diesen beiden und damit zu einer Verschlechterung der Wärmeableitung führt.
  • Die Anordnung der Anzahl von IC-Chips, die auf der Silizium-Schaltkreis-Platte mit in Richtung der Dicke gleichförmigem Spalt dazwischen, fixiert sind, wird üblicherweise durch die Verwendung von Metallflecken realisiert, die entweder auf den IC-Chips oder der Schaltkreisplatte oder auf beiden vorgesehen sind, um für den Flip-Chip die Zwischenverbindung zu schaffen. Gemäß dem Verfahren, das beispielsweise in der japanischen Kokai-(P)-Veröffentlichung 63-141356, veröffentlicht am 13. Juni 1988 offenbart ist, sind Metallflecken jeweils aus Cu oder Au, deren Höhe größer ist als die Dicke eines Oberflächenisolierfilms aus SiO&sub2; oder SiN, der auf einem IC-Chip ausgebildet ist, gebildet. Andererseits ist der Isolierfilm mit Löchern an Positionen entsprechend diesen Flecken versehen und in jedes der Löcher wird Lot aus Sn, Pb und In etc., eingebracht. Das Lot wird geschmolzen, wenn die Löcher und die Flecken miteinander kontaktiert werden, so daß die IC-Chips an der Silizium- Schaltkreisplatte fixiert sind. Die Metallflecken definieren im wesentlichen den Spalt zwischen den IC-Chips und der Silizium-Schaltkreisplatte und das Lot trägt dazu bei, den Spalt fein zu regulieren.
  • Es ist eine Technik vorgeschlagen worden, bei der die elektrische Verbindung zwischen den IC-Chips und einer Sihzium-Schaltkreisplatte durchgeführt wird, indem kein Lot, sondern die Schrumpfwirkung von fotopolymerisierendem Kunststoff bei Bestrahlung mit Licht verwendet wird (vgl.
  • R. Harada et al, "Applications of new assembly method, "Micro Bump Bonding Method"", International Electronic Manufactoring Technology Symposium, ab Seite 47). Bei dieser Technik wird ein Spalt zwischen dem IC-Chip und der Silizium-Schaltkreisplatte hauptsächlich durch eine Summe aus Höhen der Metallflecken aus Au bestimmt, die auf beiden Teilen, dem IC-Chip und der Silizium-Schaltkreisplatte vorgesehen sind, und der fotopolymerisierende Kunststoff wird so verwendet, daß die Metallflecken zuverlässig elektrisch verbunden werden, wenn die Flecken miteinander kontaktiert werden. Wie aus dieser Konstruktion klar zu ersehen ist, ist es unmöglich, den Spalt zwischen dem Chip und der Schaltkreisplatte nach der Fotopolymerisation des Klebharzes fein zu regulieren.
  • Die Technik, die in der vorstehend genannten japanischen Kokai-Veröffentlichung offenbart ist, ist gegenüber anderen Techniken gemäß dem Stand der Technik vorteilhaft, da der Spalt zwischen dem IC-Chip und der Silizium-Schaltkreisplatte mittels des Lotes, welches in den Löchern des Oberflächenisoliersfilms eingebracht wird, fein reguliert werden kann. Sie hat jedoch einen Nachteil, daß wenn die Metallflecken der IC-Chips in den Löchern des Isolierfilms auf der Siliziumschaltkreisplatte befestigt sind, in jedem Loch ein hohlzylindrischer Spalt gebildet wird, der durch die Höhe des geschmolzenen Lotes, die Seitenwand des Loches und einen Bodenteil des Metallfleckens definiert ist. Luft, die in diesen zylindrischen Spalten eingeschlossen ist, kann sich durch die Temperaturerhöhung nach der Montage eines Multichipmoduls ausdehnen, die Elemente, welche den Raum begrenzen, deformieren oder im schlimmsten Fall einen Teil dieser Elemente zerstören. Bei der herkömmlichen Technik, die Lot verwendet, wird die Verbindung und das Fixieren der IC-Chips in einem einzelnen Schritt durchgeführt, und nach der Fixierung ist es schwierig, einen defekten IC- Chip oder Chips selektiv durch einen neuen oder neue Chips zu ersetzen, wenn ein derartiger Defekt ermittelt wird.
  • Auf den Seiten 95-96 von VLSI Technical Symposium, 4. bis 7. Juni 1990, ist ein Metallstumpf-Lotfleck-Verfahren zum Befestigen einer Halbleitervorrichtung an einer Halbleiter- Schaltkreisplatte unter Verwendung eines Kunstharz-Verbindungsmittels offenbart.
  • In der EP-A-270067 ist ein Verfahren zum Herstellen einer Halbleitervorrichtung mit ersten und zweiten Halbleiterschaltkreisbaueinheiten offenbart, bei dem eine Anzahl von Verbindungselektroden auf einer Oberfläche und eine elektrische Isolierschicht um die gesamte Oberfläche von wenigstens 2 Substraten ausgebildet ist.
    • Kurze Zusammenfassung der Erfindung
  • Daher ist es eine Aufgabe der vorliegenden Erfindung ein Verfahren zur Herstellung eines Multichip-Moduls, der eine Anzahl von IC-Chips auf einer Silizium-Schaltkreisplatte in Form einer Flip-Chip-Zwischenverbindung montiert hat, zu schaffen, bei dem ein Spalt zwischen den IC-Chips und der Schaltkreisplatte in Richtung der Dicke reguliert werden kann, ohne daß ein derartiger Luftraum erzeugt wird.
  • Eine andere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung eines Multichip-Moduls mit einer Anzahl von IC-Chips, die auf einer Silizium-Schaltkreisplatte in Form einer Flip-Chip-Zwischenverbindung montiert sind, zu schaffen, bei dem die elektrischen Charakteristika des Moduls in einem Zustand überprüft werden, in welchem die IC-Chips temporär fixiert sind, um defekte Chips zu detektieren, und bei dem, nachdem defekte Chips durch neue ersetzt worden sind, alle IC-Chips auf der Schaltkreisplatte permanent fixiert werden können.
  • Diese Aufgaben werden durch die Merkmale des Patentanspruchs 1 gelöst.
  • Bei der vorliegenden Erfindung kann das organische Isoliermaterial, welches den ersten Film und den zweiten Film bildet, ein aushärtbares Polyimid sein, und der im Schichtaufbringschritt verwendete Kleber vor dem Aushärten kann Polyimid sein.
  • Weiterhin kann bei der vorliegenden Erfindung die Dicke des ersten Films kleiner als die des zweiten Films sein.
  • Der Schritt des Ausfüllens der Durchgangslöcher mit dem Lötmetall kann einen ersten Schritt Ausfüllen der Durchgangslöcher mit einem Metall mit relativ hohem Schmelzpunkt und einen zweiten Schritt Ausfüllen der Durchgangslöcher mit einem Metall mit relativ niedrigem Schmelzpunkt aufweisen.
  • Weiterhin kann eine Summe der Dicken des ersten Films und des zweiten Films größer als eine Höhe der Metallflecken sein.
  • Das vorliegende Verfahren kann weiterhin den Schritt aufweisen Anordnen von Wärmesenketeilen auf den Oberflächen der IC-Chips gegenüber den einen Flächen derselben, wobei die Oberflächen der Wärmesenketeile in innigem Kontakt mit den gegenüberliegenden Oberflächen der IC-Chips liegen.
  • Bei der vorliegenden Erfindung umfaßt der Schritt des Schmelzens von Lötmetall einen Vorheizschritt zum Schmelzen des Metalls mit niedrigem Schmelzpunkt und einen Haupt- Heizschritt zum Schmelzen des Metalls mit hohem Schmelzpunkt, so daß, nachdem der Vorheizschritt beendet ist, der Multichipmodul auf elektrische Verbindung getestet werden kann.
    • Kurze Beschreibung der Figuren
  • Die vorstehenden und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung gehen aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung anhand der begleitenden Figuren hervor, in welchen zeigt:
  • Fig. 1 eine IC-Multichip-Packung zur Erläuterung einer Ausführungsform der vorliegenden Erfindung im Längsschnitt;
  • Fig. 2A bis 2C jeweils Teile der Fig. 1 in vergößertem Maßstab zur Erläuterung gewisser Schritte des Verfahrens gemäß der vorliegenden Erfindung; und
  • Fig. 3A und 3B eine Draufsicht auf einen IC-Chip, der auf einer Silizium-Schaltkreisplatte eines Multichip- Moduls zu Montieren ist, bzw. einen Querschnitt entlang der Schnittlinie A-A in Fig. 3A.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen Eine Ausführungsform, die im folgenden beschrieben wird, ist auf einen Multichipmodul gerichtet, der mit drei Mikroprozessoren ausgestattet ist, die jeweils für eine Ingenieurs-Workstation (EWS) für Hochgeschwindigkeits-Datenverarbeitung konzipiert sind. Anzumerken ist jedoch, daß das Herstellverfahren gemäß der vorliegenden Erfindung auch bei anderen Multichip-Modulen für allgemeine Verwendung angewendet werden kann. Bezugnehmend auf Fig. 1 zeigt diese einen Längsschnitt durch einen IC-Multichip-Modul, der gemäß der vorliegenden Erfindung hergestellt ist, wobei der Modul aufweist eine Siliziumschaltkreisplatte 1, drei IC-Chips 2, die auf der Oberfläche der Schaltkreisplatte 1 gemäß dem Schema mit dem Gesicht nach unten montiert sind, und eine Kühlrippe 13, die auf der Rückseite der IC-Chips 2 über Wärmefett 12 montiert ist. An einem peripheren Teil der Schaltkreisplatte 1 sind Verbindunganschlüsse 8 für die elektrische Verbindung mit Verbindungsanschlüssen 10 auf einer PCB 9, auf der der Modul montiert ist, über Zuführdrähte 11 für TAB (Automatische Bandverbindung) ausgebildet.
  • Bezugnehmend auf Figuren 2A bis 2C zeigen diese einen der drei IC-Chips 2, wobei der IC-Chip 2 ein vollständiger Mikroprozessorchip ist, der durch die vorbestimmten Schritte einschließlich solcher wie beispielsweise Diffusion erhalten worden ist. Auf einer Vorderfläche des IC-Chips 2 ist ein organischer Isolierfilm 5 mit einer ersten Dicke ausgebildet und durch selektives Ätzen mit einem Fotoresistfilm mit einem Muster versehen, um Durchgangslöcher an gewünschten Positionen zu bilden. In jedem dieser Durchgangslöcher wird eine Metallschicht 3b aus Titan (Ti) oder Chrom (Cr) etc., in einer Dicke von 0,1 bis 0,3 µm mittels Dampfabscheidung aufgebracht und weiterhin eine Metallschicht 3a aus Gold (Au) oder Kupfer (Cu) etc., ausgebildet. In diesem Schritt ist der Film 5 durch Schleuderbeschichten der IC- Chipfläche mit flüssigem Polyimid und Wärmeaushärten desselben durch Erwärmen auf eine Temperatur von 400ºC bis 450ºC gebildet. Die Dicke des Films 5, d.h. die erste Dicke hat einen gewählten Wert von 5 µm. Der Aufbau des IC-Chips 2 ist in der Fig. 3A in einer Draufsicht und in einem Schnitt entlang der Linie A-A in Fig. 3A in der Fig. 3B gezeigt. Das heißt, Luftablaßpfade sind in dem Film 5 vorgesehen.
  • Zurück zu Fig. 2 ist auf einer Oberfläche der Silizium- Schaltkreisplatte 1 ein anorganischer Isolierfilm 14 aus Siliziumdioxid (SiO&sub2;) oder einem Gemisch aus Siliziumdioxid und Siliziumnitrid (SiN) bis zu einer Dicke von 0,5 µm bis 2.0 µm durch ein Oxidationsschritt oder einen Dampfabscheideschritt ausgebildet, und auf dem Film 14 ist eine Substratverdrahtungsschicht 15 aus Kupfer (Cu), Gold (Au) oder Aluminium (Al) mit geeignetem Muster ausgebildet. Weiterhin ist auf der Verdrahtungsschicht 15 und dem Film 14 ein organischer Isolierfilm 6 mit einer zweiten Dicke ausgebildet, der eine Mehrschichtverdrahtung 6a enthält, die aus drei bis fünf Verdrahtungsschichten (in der Fig. 2 sind der Einfachheit halber nur zwei Schichten gezeigt) zusammengesetzt ist. Der organische Isolierfilm 6 ist durch Laminieren von Verdrahtungsschichten aus Kupfer (Cu), Gold (Au) oder Aluminium (Al) unter Verwendung von Polyimidschichten jeweils mit einer Dicke von 15 bis 29 µm und durch Schleuderbeschichten, wie im Fall des Films 5 auf dem Chip 2, als Zwischenisolierfilme und durch Erhitzen der abwechselnden Schichtung der Verdrahtungsschichten und der Polyimidschichten zur Wärmeaushärtung des Polyimids, aufgebracht.
  • In dem Isolierfilm 6 ist an einer vorbestimmten Position ein quadratisches Durchgangsloch mit jeweils einer Seitenlänge von 30 bis 100 µm ausgebildet, das heißt an einer Position entsprechend dem Metallflecken 3 des IC-Chips unter Verwendung eines ähnlichen Schrittes wie der, der bei der Herstellung des Durchgangsloches des Films 5 verwendet worden ist, und wird mit einem Lötmetall 4 gefüllt. Das Lötmetall 4 umfaßt eine dünne Basisschicht 4c aus Nickel (Ni), die auf der Substratverdrahtungsschicht 15 durch direktes Aufplattieren aufgebracht ist, eine Metallschicht 4b mit hohem Schmelzpunkt, die aus einem Metall mit einem relativ hohen Schmelzpunkt, wie beispielsweise einer Gold-Silizium(Au-Si) -Legierung oder einer Blei-Zinn-Legierung (95% Pb, 5% Sn) besteht, welche auf der Basisschicht 4c ausgebildet wird, und einer Metallschicht 4a mit niedrigem Schmelzpunkt aus Indium (In) oder Eutektischem Lot, etc., die auf der Schicht 4b ausgebildet wird.
  • Nachdem die vorstehend beschriebenen Arbeitsschritte bezüglich des IC-Chips 2 und der Silzium-Schaltkreisplatte 1 durchgeführt worden sind, werden entweder einer oder beide Filme 5 und 6 gleichmäßig mit flüssigem Polyimid bestrichen, um einen dünnen Polyimidfilm auszubilden, dann wird der IC-Chip 2 an die Silizium-Schaltkreisplatte 1 angedrückt, wobei die Metallflecken 3 mit dem Lötmetall 4 kontaktiert werden, um eine halbfertige Baugruppe zu bilden, und danach wird die halbfertige Baugruppe auf eine Temperatur etwas oberhalb eines Schmelzpunktes der Lötmetallschicht 4a und niedriger als der Schmelzpunkt der Lötmetallschicht 4b erhitzt. In diesem Schritt sind eine Anzahl von Tastköpfen (nicht dargestellt) einer Meßvorrichtung an die Verbindungsanschlüsse 8 angeschlossen, um die elektrischen Verbindungen zwischen den IC-Chips 2 und der Schaltkreisplatte 1 zu testen. Wenn bestimmt ist, daß als Ergebnis dieses Tests, die Verbindung zwischen gewissen Chips der IC-Chips 2 und der Siliziumschaltkreisplatte 1 außerhalb eines vorbestimmten Zustandes liegt, kann der gewisse IC-Chip 2 durch einen neuen Chip ersetzt werden. Wenn der Test zeigt, daß alle IC-Chips 2 in korrekten Verbindungszuständen sind, wird die halbfertige Baugruppe weiter auf eine Temperatur oberhalb des Schmelzpunktes der Lötmetallschicht 4b erhitzt, wobei der Druckkontakt der IC-Chips 2 mit der Silizium-Schaltkreisplatte 1 aufrechterhalten wird, um das Kleberharz 7 der dünnen Polyimidschichten durch Wärme auszuhärten, und die elektrische Verbindung zwischen dem Lötmetall 4 und dem Metallfleck 3 fertigzustellen (zu diesem Zeitpunkt sind die Lötmetallschichten 4a und 4b zusammengeschmolzen, so daß sie eine einzige Lötmetallschicht 4d bilden).
  • Um die Ausbildung eines geschlossenen Raums um den Metallfleck 3 durch die Seitenwände der Durchgangslöcher der Filme 5 und 6 bei dem vorstehend beschriebenen Druckkontakt- und Heizschritten zu vermeiden, haben diese Durchgangslöcher wenigstens in der Nähe jedes Loches in einer kreisförmigen oder quadratischen Umfangsrichtung um eine Achse des Metallfleckens 3 unterbrochene Wände (nicht dargestellt). Mit dieser Konstruktion kann das Problem, welches auftritt, wenn Luft in dem geschlossenen Raum verbleibt, das heißt das Problem, daß Baukomponenten einer Multichip-Packung infolge von Temperaturveränderung nach dem Zusammenbau verformt werden, verhindert werden.
  • Anstatt der Kühlrippen der IC-Multichip-Packung, wie in der Fig. 1 gezeigt, ist es möglich, einen Kühlblock anzukleben, der aus rostfreiem Stahl bestehen kann, welcher Kühlkanäle aufweist, durch welche Kühlwasser fließt und der gegenüber der Kühlwirkung der IC-Chips durch das Thermofett eine bessere Kühlwirkung zeigt.
  • Wie vorstehend beschrieben, ist bei der vorliegenden Erfindung ein Abstand zwischen den IC-Chips und der Silizium- Schaltkreisplatte durch die Dicken der organischen Isolierfilme, welche auf der IC-Chipseite bzw. der Schaltkreisplattenseite ausgebildet sind, definiert, um eine Gleichförmigkeit des Spaltes zwischen beiden zu erzielen. Das heißt, da die Höhe des Metallflecken so gewählt ist, daß sie kleiner als die Summe der Dicken dieser Filme ist, und die Durchgangslöcher dieser Filme diskontinuierliche Wände (nicht dargestellt) wenigstens in der Nähe jedes derselben in einer kreisförmigen oder quadratischen Umfangsrichtung um eine Achse des Metallfleckens haben, wird der Raum um den Metallflecken niemals eingeschlossen. Da weiterhin der organische Isolierfilm auf der Seite der Schaltkreisplatte dicker ausgeführt ist, um einen großen Raum für das geschmolzene Lot in seinem Durchgangsloch zu geben, ist es möglich, den Raum um den Metallflecken mit einer ausreichenden Menge geschmolzenen Lotes zu füllen, wenn sie in Lot eingetaucht wird. Daher ist die Ausbildung eines umschlossenen Raumes in dem organischen Isolierfilm infolge des Schmelzens von Lot zum Anschließen des Metallfleckens vermieden. Weiterhin ist es möglich, das Lot als eine Doppelschichtstruktur mit einem Metall mit relativ niedrigem Schmelzpunkt und einem Metall mit hohem Schmelzpunkt auszubilden, und während des Vorheizschrittes zum Schmelzen des Metalles mit niedrigem Schmelzpunkt einen elektrischen Verbindungstest durchzuführen.

Claims (8)

1. Verfahren zur Herstellung einer integrierten Schaltungschippackung, die ein Multichipmodul bildet, mit den Schritten:
elektrisches Verbinden einer Vielzahl von IC-Chips (2) auf einer einzelnen flachen Siliziumschaltkreisplatine in Form einer Flip-Chip-Zwischenverbindung, wobei die IC-Chips (2) jeweils eine Vielzahl von Verunreinigungs-Diffusionsbereichen an ihrer Vorderfläche haben und eine Vielzahl von Metallanschlüssen (3), die jeweils mit den Verunreinigungsdiffusionsbereichen an der Vorderfläche verbunden sind, wobei die einzelne flache Siliziumschaltkreisplatine (1) ein Verdrahtungsmuster (15, 6a) aufweist, wobei das Verfahren die Schritte aufweist:
Ausbilden eines ersten flachen Films (5) eines organischen Isolationsmaterials auf der Vorderfläche des IC-Chips (2) bis zu einer ersten Dicke;
Ausbilden einer Vielzahl von ersten Durchgangslöchern (3b) in dem ersten flachen Film (5),
Ausbilden einer Vielzahl von Luftablaßpfaden, die sich von der Vielzahl von ersten Durchgangslöchern (3b) zu einem Endteil des ersten flachen Films (5) erstrecken, wodurch die Durchgangslöcher diskontinuierliche Wandungen haben, und Ausbilden der Metallanschlüsse (3) in den Durchgangslöchern;
Ausbilden eines zweiten flachen Films (6) aus organischem Isolationsmaterial auf der Oberfläche der einzelnen flachen Siliziumschaltkreisplatine (1) bis zu einer zweiten Dicke; Ausbilden einer Vielzahl von zweiten Durchgangslöchern (4) in dem zweiten flachen Film (6);
Ausfüllen der Vielzahl von zweiten Durchgangslöchern (4) jeweils mit Lötmaterial (4a, 4b, 4c);
Ausbilden eines Klebers aus aushärtbarem organischen Isolationsmaterial (7) auf der Oberfläche des ersten (5) und/oder des zweiten flachen Films (6); und
Aufheizen der einzelnen flachen Siliziumschaltkreisplatine (1) unter Anpassung der Metallanschlüsse (3) ausgebildet in der Vielzahl der ersten Durchgangslöcher und des Lötmatenals, das in der Vielzahl der zweiten Durchgangslöcher (4) ausgebildet ist, um das Lötmetall zu schmelzen und den Kleber aus aushärtbarem organischen Isolationsmaterial auszuhärten.
2. Verfahren zur Herstellung einer integrierten Schaltungschippackung nach Anspruch 1, wobei das organische Isolationsmaterial, das den ersten Film (5) und den zweiten Film (6) bildet, ein aushärtbares Polyimid ist und der Kleber vor dem Aushärten ein Polyimid ist.
3. Verfahren zur Herstellung einer integrierten Schaltungschippackung nach Anspruch 2, wobei der erste Film (5) dünner ist als der zweite Film (6).
4. Verfahren zur Herstellung einer integrierten Schaltungschippackung nach Anspruch 1 oder 2, wobei der Schritt des Ausfüllens der zweiten Durchgangslöcher (4) mit dem Lötmetall einen ersten Schritt aufweist mit Ausfüllen der Durchgangslöcher (4) mit einem Metall mit relativ hohem Schmelzpunkt und einen zweiten Schritt des Ausfüllens der Durchgangslöcher (4) mit einem Metall mit einem relativ geringem Schmelzpunkt.
5. Verfahren zur Herstellung einer integrierten Schaltungschippackung nach Anspruch 1 oder 2, wobei die Summe der Dicken des ersten Films (5) und des zweiten Films (6) größer ist als die Höhe der Metallanschlüsse.
6. Verfahren zur Herstellung einer integrierten Schaltungschippackung nach Anspruch 1 oder 2, welches ferner aufweist den Schritt:
Anordnen auf der Oberfläche des IC-Chips (2) gegenüber der ersten Vorderfläche ein Wärmesenketeil (13), wobei die Oberfläche des Wärmesenketeils in nahem Kontakt mit der gegenüberliegenden Oberfläche des IC-Chips (2) ist.
7. Verfahren zur Herstellung einer integrierten Schaltungschippackung nach Anspruch 6, ferner mit dem Schritt vor dem Schritt des Anordnens, Anstreichen der entgegengesetzten Oberflächen mit Thermofett.
8. Verfahren zur Herstellung einer integrierten Schaltungschippackung nach Anspruch 4, wobei der Aufheizschritt einen Vorheizschritt aufweist zum Schmelzen des Metalls mit niedrigem Schmelzpunkt, und einen Hauptheizschritt zum Schmelzen des Metalls mit hohem Schmelzpunkt, so daß nach der Vollendung des Vorheizschrittes das Multichipmodul auf elektrische Verbindung getestet werden kann.
DE69128014T 1990-08-31 1991-08-30 Herstellungsverfahren für integrierte Schaltungschip Packung Expired - Fee Related DE69128014T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23041890 1990-08-31

Publications (2)

Publication Number Publication Date
DE69128014D1 DE69128014D1 (de) 1997-11-27
DE69128014T2 true DE69128014T2 (de) 1998-05-20

Family

ID=16907579

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69128014T Expired - Fee Related DE69128014T2 (de) 1990-08-31 1991-08-30 Herstellungsverfahren für integrierte Schaltungschip Packung

Country Status (2)

Country Link
EP (1) EP0475223B1 (de)
DE (1) DE69128014T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4225138A1 (de) * 1992-07-30 1994-02-03 Daimler Benz Ag Multichipmodul und Verfahren zu dessen Herstellung
JP3110922B2 (ja) * 1993-08-12 2000-11-20 富士通株式会社 マルチチップ・モジュール
JP2000012607A (ja) * 1998-05-28 2000-01-14 Xerox Corp 集積回路装置、及びフリップチップボンディングされたコンビネ―ションを作成する方法
FR2814279B1 (fr) * 2000-09-15 2003-02-28 Alstom Substrat pour circuit electronique et module electronique utilisant un tel substrat
DE102012113014A1 (de) 2012-12-21 2014-06-26 Epcos Ag Bauelementträger und Bauelementträgeranordnung
JP2014179419A (ja) * 2013-03-14 2014-09-25 Alpha- Design Kk 電子部品の接合方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
JPH01160028A (ja) * 1987-12-17 1989-06-22 Matsushita Electric Ind Co Ltd 電極の接続方法

Also Published As

Publication number Publication date
EP0475223A3 (en) 1993-01-27
EP0475223B1 (de) 1997-10-22
DE69128014D1 (de) 1997-11-27
EP0475223A2 (de) 1992-03-18

Similar Documents

Publication Publication Date Title
DE69027125T2 (de) Flip-chip-technologie mit elektrisch leitenden polymeren und dielektrika
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE69132685T2 (de) Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren
DE60224544T2 (de) Vorrichtung mit elastischen elektrischen anschlüssen, und verfahren zu deren herstellung
DE69525697T2 (de) Halbleiteranordnung vom Filmträgertyp mit Anschlusshöcher
DE69525280T2 (de) Herstellungsverfahren einer mit Anschlusshöckern versehenen Halbleiteranordnung vom Filmträgertyp
DE69605286T2 (de) Organischer chipträger für chips des drahtbondtpys
DE69527473T2 (de) Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
DE4008624C2 (de)
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE69218319T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
DE10250636B4 (de) Verfahren zum Herstellen einer Halbleiterstuktur und Halbleiterstruktur
DE69325749T2 (de) Gestapelte Mehrchip-Module und Verfahren zur Herstellung
DE69524756T2 (de) Vertikales zwischenverbindungsverfahren für silikonsegmente
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE19738158A1 (de) Integrale Kupfersäule mit Lotkontakthöcker-Flip-Chip
DE4338432B4 (de) Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür
DE69431023T2 (de) Halbleiteraufbau und Verfahren zur Herstellung
DE102019103952A1 (de) Kreuzwafer-RDLs in konstruierten Wafern
DE69518935T2 (de) Halbleiterpackung
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE112006002686T5 (de) Integrierte Mikrokanäle für 3D Through-Silicon-Architekturen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee