-
Die vorliegende Erfindung betrifft eine
Unterbrechungssteuerschaltung und ein diese verwendendes
Mikrocomputersystem zum Erzeugen eines Unterbrechungsanforderungssignals
für eine Steuerverarbeitungseinheit, die in einer
flankenauslösenden Betriebsart arbeitet.
-
Fig. 1 zeigt ein Blockschaltbild eines Beispiels einer
Ausgestaltung einer Unterbrechungssteuerschaltung im Stand
der Technik.
-
In Fig. 1 bezeichnen die Bezugszeichen 1P bzw. 2P
Baugruppen wie Unterbrechungssteuerschaltungen.
-
Die Baugruppen 1P und 2P sind jeweils durch eine
Unterbrechungssignalleitung 31, welche eine der Signalleitungen
von einem Systembus 3 ist, an diesen angeschlossen.
-
Die Baugruppen 1P und 2P sind wie folgt aufgebaut. Die
Bezugszeichen 11 und 12 bezeichnen eine erste und eine
zweite Unterbrechungsanforderungseinheit, die auf der
Baugruppe 1P vorgesehen sind, und die Bezugszeichen 21 und 22
bezeichnen dritte und vierte
Unterbrechungsanforderungseinheiten, die auf der Baugruppe 2P vorgesehen sind. An die
jeweiligen Unterbrechungsanforderungseinheiten 11, 12, 21
und 22 sind die ersten, zweiten, dritten bzw. vierten
Unterbrechungsanforderungsleitungen 13, 14, 23 bzw. 24
angeschlossen.
-
Die ersten und zweiten
Unterbrechungsanforderungsleitungen 13 und 14 der ersten und zweiten
Unterbrechungsanforderungseinheiten 11 und 12 sind mit einem
zweieingängigen ODER-Gatter 15 verbunden und die dritten und vierten
Unterbrechungsanforderungsleitungen 23 und 24 der dritten
und vierten Unterbrechungsanforderungseinheiten 21 und 22
sind mit einem zweiemgängigen ODER-Gatter 25 verbunden.
Das ODER-Gatter 15 gibt das ODER-Signal der
Unterbrechungsanforderungsleitungen
13 und 14 zu einem Invertergatter 16
eines Ausgangs mit einem offenen Kollektor aus und das
ODER-Gatter 25 gibt das ODER-Signal der
Unterbrechungsanforderungsleitungen 23 und 24 zu einem Invertergatter 26
eines Ausgangs mit einem offenen Kollektor aus. Ausgänge
der Invertergatter 16 und 17 sind über die
Unterbrechungssignalleitungen 31 zu dem Systembus 3 über einen Draht
ODER-verknüpft.
-
Fig. 2 zeigt ein Blockschaltbild eines Beispiels der
gesamten Ausgestaltung eines Mikrocomputersystems, bei
welchem die Baugruppen 1P und 2P als die so aufgebaute
Unterbrechungssteuerschaltung integriert sind.
-
In Fig. 2 bezeichnen die Bezugszeichen 4 und 5
Steuergruppen für ein periphere Vorrichtung und bezeichnet das
Bezugszeichen 6 eine zentrale Verarbeitungseinheitsgruppe
(hier im weiteren Verlauf als eine CPU-Gruppe bezeichnet)
als eine Steuerverarbeitungseinheit. Außerdem bezeichnen
die Bezugszeichen 1P und 2P die zuvor erwähnten Baugruppen.
Die Steuergruppen 4 und 5 für eine periphere Vorrichtung,
die CPU-Gruppe 6 und die Baugruppen 1P und 2P sind durch
den Systembus 3 verbunden.
-
In der Steuergruppe 4 für eine periphere Vorrichtung
sind eine Diskettenlaufwerksschnittstelle 41 für eine
Diskettenlaufwerkseinheit 82, eine Festplattenschnittstelle 42
für eine Festplatteneinheit 83 und eine
Druckerschnittstelle 43 für einen Drucker 84 beinhaltet.
-
Auf der Steuergruppe 5 für eine periphere Vorrichtung
sind eine Anzeigeschnittstelle 51 für eine
CRT-Anzeigeeinheit 85 und eine Mausschnittstelle 52 für eine Maus 85
vorgesehen.
-
In der CPU-Gruppe 6 sind eine CPU (zentrale
Verarbeitungseinheit) 61 zum Ausführen von Steuerverarbeitungen des
gesamten Systems, ein Speicher 62 zum Speichern von
Programmen und Daten für die CPU 61, eine
Unterbrechungssteuereinheit 63 zum Steuern einer Unterbrechung an der CPU 61,
eine DMA-Steuereinheit 64 zum Steuern eines direkten
Speicherzugriffs (DMA), eine Tastaturschnittstelle 65 für eine
Tastatur 81, ein zeitgeber 66 zum Zeitsteuern, ein Takt 67,
usw. beinhaltet. Jeweilige Komponentenelemente der CPU-
Gruppe 6 sind durch einen internen Bus 68 verbunden. Die
gesamte CPU-Gruppe 6 und der Systembus 3 sind durch eine
Busschnittstelle 69 verbunden.
-
Fig. 3 zeigt eine erläuternde Ansicht einer Zuweisung
der Unterbrechungsanforderung, die in das so aufgebaute
Mikrocomputersystem eingegeben wird.
-
Wie es in Fig. 3 gezeigt ist, wird das
Unterbrechungsanforderungseingangssignal achtmal von "0" bis "7"
vorbereitet, wobei sieben Signale aus diesen von "0" bis "6",
bereits der Reihe nach dem Systemzeitgeber 66, der Tastatur
81, dem Takt 67, dem Drucker 81, der Maus 86, der
Festplatteneinheit 83 und der Diskettenlaufwerkseinheit 83
zugewiesen sind. Deshalb verwenden die Baugruppen 1P und 2P das
verbleibende eine Signal "7" gemeinsam.
-
Als nächstes wird die Unterbrechungsverarbeitung des
Mikrocomputersystems im Stand der Technik beschrieben, das
aufgebaut ist, wie es zuvor erwähnt worden ist.
-
Im übrigen zeigt Fig. 4 ein Flußdiagramm, das die
Verarbeitungsabfolgen für eine Unterbrechungsanforderung von
den Baugruppen 1P und 2P darstellt, die von der CPU 61
verarbeitet wird, und zeigt Fig. 5 ein Zeitablaufdiagramm, das
den Zustand jeweiliger Signale in den Baugruppen 1P und 2P
darstellt.
-
Nun ändert sich zum Beispiel, wenn die
Unterbrechungsanforderung von der vierten Unterbrechungsanforderungsein-
heit 22 erzeugt wird, die vierte
Unterbrechungsanforderungsleitung 24 der vierten
Unterbrechungsanforderungseinheit 22, die in Fig. 5(d) gezeigt ist, zu einem hohen Pegel
und wird das Ausgangssignal des ODER-Gatters 25 ebenso zu
einem hohen Pegel geändert. Das Ausgangssignal des ODER-
Gatters 25 wird von dem Invertergatter 26 zu der
Unterbrechungssignalleitung 31 ausgegeben. Zu diesem Zeitpunkt
ändert sich, da das Invertergatter 26 der Ausgang mit einem
offenen Kollektor ist und mit der
Unterbrechungssignalleitung 31 über einen Draht ODER-verknüpft ist, ein Pegel des
Unterbrechungsanforderungssignals, das zu der
Unterbrechungssignalleitung 31 ausgegeben wird, wie es in Fig. 5(e)
gezeigt ist, von einem hohen Pegel, welcher ein normaler
Pegel ist, zu einem niedrigen Pegel, welcher ein
Anforderungspegel ist.
-
Die Unterbrechungssteuereinheit 63 der CPU-Gruppe 6
nimmt das Unterbrechungsanforderungssignal, das auf die
zuvor erwähnte Weise zu dem Systembus 3 ausgegeben wird, über
die Busschnittstelle 69 auf und wenn eine abfallende Flanke
von dem hohen Pegel zu dem niedrigen Pegel erfaßt wird,
informiert sie die CPU 61, daß die Baugruppe 1P oder 2P die
Unterbrechungsanforderung (zu dem Zeitpunkt T51) erzeugt.
-
Die CPU hält nach einem Erfassen, daß die
Unterbrechungsanforderung erzeugt worden ist, eine Verarbeitung,
die zu diesem Zeitpunkt ausgeführt wird, für eine Weile an
und führt die Unterbrechungsverarbeitung der Abfolgen aus,
die in Fig. 4 gezeigt sind.
-
Genauer gesagt entscheidet die CPU 61 zuerst zu dem
Zeitpunkt T52, ob die erzeugte Unterbrechungsverarbeitung
von der ersten Unterbrechungsverarbeitungseinheit 11 ist
oder nicht (Schritt ST1). In dem Fall, in dem das Ergebnis
"JA" ist, führt die CPU 61 eine Unterbrechungsverarbeitung
für die Unterbrechungsanforderung aus, die von der ersten
Unterbrechungsverarbeitungseinheit 11 erzeugt wird (Schritt
ST2),
wobei sich die Verarbeitung zum Schritt ST5 bewegt,
da das Entscheidungsergebnis in diesem Fall "NEIN" ist.
-
Als nächstes entscheidet die CPU 61 zu einem Zeitpunkt
T53, ob die erzeugte Unterbrechungsanforderung von der
zweiten Unterbrechungsanforderungseinheit 12 ist oder nicht
(Schritt ST3). In dem Fall, in dem das Ergebnis im Schritt
ST3 "JA" ist, führt die CPU 61 eine
Unterbrechungsverarbeitung für die Unterbrechungsanforderung aus, die von der
zweiten Unterbrechungsanforderungseinheit erzeugt wird
(Schritt ST4), wobei sich die Verarbeitung zum Schritt STS
bewegt, da das Entscheidungsergebnis in diesem Fall "NEIN"
ist.
-
Auf die gleiche Weise entscheidet die CPU 61 zu einem
Zeitpunkt T55, ob die erzeugte Unterbrechungsanforderung
von der vierten Unterbrechungsanforderungseinheit 22 ist
oder nicht (Schritt ST7). In diesem Fall führt, da das
Ergebnis im Schritt ST7 "JA" ist, die CPU 61 während der Pe
riode von dem Zeitpunkt T56 zu dem Zeitpunkt T57 eine
Unterbrechungsverarbeitung für eine Unterbrechungsanforderung
aus, die von der vierten Unterbrechungsanforderungseinheit
22 erzeugt wird (Schritt ST8), wodurch eine Abfolge von
Unterbrechungsverarbeitungen beendet ist.
-
Nach einem Beenden der vorhergehenden
Unterbrechungsverarbeitungen startet die CPU 61 erneut die
Verarbeitungen, die zuvor angehalten worden sind, in Übereinstimmung
mit dem Programmanweisungen und nimmt die vierte
Unterbrechungsverarbeitungseinheit 22 den Pegel des Ausgangssignals
an der vierten Unterbrechungsanforderungsleitung 24 von dem
hohen zu dem niedrigen Pegel zurück.
-
Hierbei wird in dem Fall, in dem die
Unterbrechungsanforderung von der dritten Unterbrechungsanforderungseinheit
21 zwischen dem Zeitpunkt T54, zu dem die CPU 61 im Schritt
ST5 ("NEIN") entscheidet, d.h., die
Unterbrechungsanforderung
ist nicht von der dritten
Unterbrechungsanforderungseinheit 21, und dem Zeitpunkt T57, zu dem die
Unterbrechungsverarbeitung zur Unterbrechungsanforderung von der
vierten Unterbrechungsanforderungseinheit 22 beendet ist,
erzeugt wird, wie es in Fig. 5(c) gezeigt ist, der Pegel
der dritten Unterbrechungsanforderungseinheit 23 zu diesem
Zeitpunkt zu dem hohen Pegel geändert. Demgeinäß bleibt, wie
es in Fig. 5(e) gezeigt ist, auch nachdem die
Unterbrechungsverarbeitung für eine Unterbrechungsanforderung von
der vierten Unterbrechungsanforderungseinheit 22 beendet
ist und der Pegel der vierten
Unterbrechungsanforderungsleitung 24 zu dem niedrigen Pegel zurückkehrt, das
Unterbrechungsanforderungssignal, das zu der
Unterbrechungssignalleitung 31 ausgegeben wird, am niedrigen Pegel und
ist unverändert.
-
Da die Unterbrechungssteuereinheit 63 der CPU-Gruppe 6
in einer flankenauslösenden Betriebsart betrieben wird, wie
es zuvor erwähnt worden ist, wird eine Änderung des
Unterbrechungsanforderungssignals von dem normalen Pegel zu dem
Anforderungspegel, das heißt, bei diesem Beispiel im Stand
der Technik, eine Änderung von dem hohen Pegel zu dem
niedrigen Pegel, lediglich als die Unterbrechungsanforderung
erfaßt. Deshalb wird die Unterbrechungsanforderung von der
dritten Unterbrechungsanforderungseinheit 21 nicht von der
CPU 61 zugelassen. Weiterhin können auch dann, wenn die
Unterbrechungsanforderung von der dritten
Unterbrechungsanforderungseinheit 21 gesperrt wird wie sie ist, und die
Unterbrechungsanforderung von den anderen Unterbrechungsan
forderungseinheiten 11, 12 oder 22 danach erzeugt werden,
diese nicht zugelassen werden.
-
Obgleich es betrachtet werden kann, das
Unterbrechungsanforderungssignal zu der Unterbrechungssignalleitung 31
als einen stabilen Puls auszugeben, muß dieses
Unterbrechungsanforderungssignal gehalten werden, bis die CPU 61
die Unterbrechungsanforderung zuläßt. Deshalb wird eine
technische Schwierigkeit hervorgerufen, da es unbestimmt
ist, wie lange der stabile Puls gehalten werden muß.
-
Da die zuvor erwähnte Ausgestaltung bei der
Unterbrechungssteuerschaltung im Stand der Technik angewendet wird,
gibt es, wenn die Unterbrechungsanforderungen von den
Unterbrechungsanforderungseinheiten 11, 12, 21 und 22, die
die Unterbrechungssignalleitung 31 gemeinsam verwenden,
aufeinanderfolgend zu genauen Zeitpunkten erzeugt werden,
eine Möglichkeit, daß einige von ihnen nicht von der CPU 61
zugelassen werden. Es gibt ebenso eine Schwierigkeit bei
einem System, bei dem eine schnelle Reaktion aufgrund der
Notwendigkeit einer Verarbeitung aller
Unterbrechungsanforderungen erforderlich ist, die in den
Unterbrechungsanforderungseinheiten 11, 12, 21 und 22 gleichzeitig erzeugt
werden. Unterdessen wird in dem Fall, in dem die
Unterbrechungssignalleitungen 31 gemeinsam in einer Anzahl von
Unterbrechungsanforderungseinheiten verwendet werden, ein
solches Problem verursacht, daß ein Überhang von
Unterbrechungsanforderungen, die gleichzeitig erzeugt werden,
problematisch wird, und die Anzahl von
Unterbrechungsanforderungen nicht auf mehr als ein bestimmtes Ausmaß erhöht
werden kann.
-
Die US-A-4,760,516 offenbart eine
Unterbrechungssteuerschaltung, bei der eine Mehrzahl von peripheren
Vorrichtungen alle mit einer Schaltung zum Signalisieren einer
Unterbrechungsanforderung zu einer zentralen Computereinheit
verbunden sind. Die Schaltung weist ein Flipflop auf,
dessen Setzeingang mit der peripheren Vorrichtung verbunden
ist. Weiterhin ist der Rücksetzeingang des Flipflops mit
der zentralen Computereinheit verbunden, welche außerdem
über eine gemeinsame Unterbrechungssignalleitung mit
Schaltungsausgängen verbunden ist.
-
Die EP-A-0 167 827 offenbart eine
Unterbrechungsschnittstellenschaltung, welche einen Pulsgenerator
aufweist,
der an eine externe Unterbrechungsleitung
angeschlossen ist, die sich andere ähnliche Schaltungen
gemeinsam teilen. Diese externe Unterbrechungsleitung wird auf
einen Sperreingang des Pulsgenerators zurückgeführt und
verriegelt, so daß jeder Puls auf der externen
Unterbrechungsleitung ein weiteres Pulsen verhindert. Aktive
interne Unterbrechungssignale können einen weiteren Puls
erzeugen. Dieses Konzept ist dazu gedacht, scheinbare
Unterbrechungen zu beseitigen und betriebliche Überhänge zu
minimieren.
-
Die US-A-4,764,893 offenbart eine
Unterbrechungsschnittstellenschaltung, die an eine geteilte
Unterbrechungsanforderungsleitung angeschlossen ist. Eine intern
erzeugte Unterbrechung unterdrückt alle weiteren
Unterbrechungsanforderungen, vorausgesetzt, daß die
Unterbrechungsanforderung eine minimale Dauer aufweist. Die Schaltung
besteht aus einer Mehrzahl von Flipflops und einem
Unterbrechungstreiber.
-
Die vorliegende Erfindung ist im Hinblick auf die zuvor
beschriebenen Umstände geschaffen worden, deshalb ist eine
hauptsächliche Aufgabe von ihr, eine
Unterbrechungssteuerschaltung und ein diese verwendendes Mikrocornputersystem zu
schaffen, welches in dem Fall, in dem eine Mehrzahl von
Unterbrechungsanforderungen zu genauen Zeitpunkten erzeugt
werden, diese zuverlässig zuläßt und das Problem eines
Überhangs löst.
-
Die Unterbrechungssteuerschaltung gemäß der
vorliegenden Erfindung weist die im Anspruch 1 angegebenen Merkmale
auf.
-
Das Mikrocomputersystern der vorliegenden Erfindung
weist die im Anspruch 2 angegebenen Merkmale auf.
-
Bei der Unterbrechungssteuerschaltung und dem
Mikrocomputersystem
der vorliegenden Erfindung wird in dem Fall, in
dem die Unterbrechungsanforderung von einer anderen
Unterbrechungsanforderungseinheit während einem Ausführen der
angeforderten Unterbrechungsverarbeitung erzeugt wird, wenn
die Unterbrechungsanforderungsschaltung ein vorbestimmtes
Signal aufnimmt, das anzeigt, daß die
Unterbrechungsverarbeitung, die ausgeführt wird, von der
Steuerverarbeitungseinheit beendet ist, da das
Unterbrechungsanforderungssignal einmal erzwungen zu dem normalen Pegel geändert
worden ist, es erneut zu dem Anforderungspegel geändert, wenn
eine Mehrzahl von Unterbrechungsanforderungssignalen
ausgegeben werden, so daß verhindert wird, daß die
Unterbrechungsanforderung gesperrt wird. Bei der
Steuerverarbeitungseinheit wird eine Mehrzahl von
Unterbrechungsanforderungen zuverlässig zugelassen, die zu genauen Zeitpunkten
erzeugt werden, womit das Problem eines Überhangs gelöst
wird.
-
Die vorhergehende und weitere Aufgaben und Merkmale der
Erfindung werden aus der folgenden detaillierten
Beschreibung mit der beiliegenden Zeichnung besser ersichtlich.
-
Fig. 1 zeigt ein Blockschaltbild eines Beispiels der
Ausgestaltung einer Unterbrechungssteuerschaltung im
Stand der Technik,
-
Fig. 2 zeigt ein Blockschaltbild eines Beispiels der
gesamten Ausgestaltung eines Mikrocomputersystems im
Stand der Technik, bei der die
Unterbrechungssteuerschaltung der Ausgestaltung in Fig. 1 integriert
ist,
-
Fig. 3 zeigt eine erläuternde Ansicht einer Zuweisung der
Unterbrechungsanforderung, die in das
Mikrocomputersystem im Stand der Technik der Ausgestaltung in
Fig. 2 eingegeben wird,
-
Fig. 4 zeigt ein Flußdiagramm von Verarbeitungsabfolgen
für eine Unterbrechungsanforderung von einer
Unterbrechungsanforderungsschaltung, die von einer
Steuerverarbeitungseinheit (CPU) verarbeitet wird,
-
Fig. 5 zeigt ein Zeitablaufdiagramm von Zuständen von
jeweiligen Signalen in der
Unterbrechungssteuerschaltung,
-
Fig. 6 zeigt ein Blockschaltbild eines
Ausführungsbeispiels der Ausgestaltung einer
Unterbrechungssteuerschaltung der vorliegenden Erfindung,
-
Fig. 7 zeigt ein Blockschaltbild eines Beispiels der
gesamten Ausgestaltung eines Mikrocomputersystems der
vorliegenden Erfindung, bei dem die
Unterbrechungssteuerschaltung der vorliegenden Erfindung der
Ausgestaltung in Fig. 6 integriert ist,
-
Fig. 8 zeigt ein Flußdiagramm von
Unterbrechungsverarbeitungsabfolgen für eine Unterbrechungsanforderung
von der Unterbrechungssteuerschaltung der
vorliegenden Erfindung, die von der
Steuerverarbeitungseinheit (CPU) verarbeitet wird, und
-
Fig. 9 zeigt ein Zeitablaufdiagramm von Zuständen von
jeweiligen Signalen in der
Unterbrechungssteuerschaltung 2.
-
Im folgenden Verlauf wird die vorliegende Erfindung im
Detail unter Bezugnahme auf die Zeichnung beschrieben, die
ihre Ausführungsbeispiele zeigt.
-
Fig. 6 zeigt ein Blockschaltbild, das ein
Ausführungsbeispiel einer Ausgestaltung einer
Unterbrechungssteuerschaltung der vorliegenden Erfindung darstellt.
-
In Fig. 6 bezeichnen die Bezugszeichen 1 und 2 jeweils
Baugruppen wie Unterbrechungssteuerschaltungen der
vorliegenden Erfindung. Die Baugruppen 1 und 2 sind jeweils durch
eine Unterbrechungssignalleitung 31, welche eine der
Signalleitungen eines Systembus 3 ist, an diesen
angeschlossen.
-
Die Baugruppen 1 und 2 sind wie folgt aufgebaut. Die
Bezugszeichen 11 und 12 bezeichnen erste und zweite
Unterbrechungsanforderungseinheiten, die auf der Baugruppe 1
vorgesehen sind, und die Bezugszeichen 21 und 22 bezeichnen
dritte und vierte Unterbrechungsanforderungseinheiten, die
auf der Baugruppe 2 vorgesehen sind. Mit den
Unterbrechungsanforderungseinheiten 11, 12, 21 und 22 sind erste,
zweite, dritte bzw. vierte
Unterbrechungsanforderungsleitungen 13, 14, 23 bzw. 24 verbunden.
-
Die ersten und zweiten
Unterbrechungsanforderungsleitungen 13 und 14 der ersten und zweiten Unterbrechungsan
forderungseinheiten 11 und 12 sind an ein zweieingängiges
ODER-Gatter 15 angeschlossen und die dritten und vierten
Unterbrechungsanforderungsleitungen 23 und 24 der dritten
und vierten Unterbrechungsanforderungseinheiten 21 und 22
sind an ein zweieingängiges ODER-Gatter 25 angeschlossen.
Das ODER-Gatter 15 erzielt ein ODER-Signal durch eine
logische ODER-Verknüpfung der
Unterbrechungsanforderungsleitungen 13 und 14 und gibt es zu einem Eingangsanschluß eines
negierten UND-Gatters 19 eines Ausgangs mit einem offenen
Kollektor einer Zwangsrückkehrschaltung 17 aus und das
ODER-Gatter 25 erzielt ein ODER-Signal durch eine logische
ODER-Verknüpfung der Unterbrechungsanforderungsleitungen 23
und 24 und gibt es zu einem Eingangsanschluß eines
negierten UND-Gatters 29 eines Ausgangs mit einem offenen
Kollektor einer Zwangsrückkehrschaltung 27 aus.
-
Die Zwangsrückkehrschaltungen 17 und 27 kehren nach
einem Aufnehmen des Unterbrechungsbeendigungssignals, welches
ausgegeben wird, wenn die CPU 61 die angeforderte
Unterbrechungsverarbeitung beendet, augenblicklich das
Unterbrechungsanforderungssignal, das zu der
Unterbrechungssignalleitung 31 ausgegeben wird, zwangsweise zu einem normalen
Pegel oder einem hohen Pegel um.
-
Genauer gesagt werden die Zwangsrückkehrschaltungen 17
und 27 durch die zuvor genannten negierten UND-Gatter 19
und 29 und Flipflops 18 und 28 gebildet. In einen
Eingangsanschluß der negierten UND-Gatter 19 und 29 werden
Ausgangssignale aus den ODER-Gattern 15 bzw. 25 eingegeben,
wie es zuvor erwähnt worden ist, und in den anderen
Eingangsanschluß werden Ausgangssignale der Flipflops 18 und
28 eingegeben. Die Ausgänge der negierten UND-Gatter 19 und
29 sind beide mit den Unterbrechungssignalleitungen 31
verbunden. Unterdessen sind Eingänge der Flipflops 18 und 28
mit dem Systembus 3 verbunden. Den Flipflops 18 und 28 ist
eine gleiche Adresse zugewiesen und sie dienen als ein
Merker der CPU 61. Genauer gesagt werden die Flipflops 18 und
28 gleichzeitig mit der CPU 61 durch Ausgeben des Signals
gesetzt und rückgesetzt, das die Beendigung einer
angeforderten Unterbrechungsverarbeitung an dem Systembus 3 mit
der Adresse, die den Flipflops 18 und 28 zugewiesen ist,
anzeigt. Das Setz/Rücksetzausgangssignal der Flipflops 18
und 28 wird zu den negierten UND-Gattern 19 und 29 gegeben.
-
Die Baugruppen 1 und 2, welche die
Unterbrechungssteuerschaltungen der vorliegenden Erfindung sind, sind wie ein
Blockschaltbild in Fig. 7, das ihre Ausgestaltung zeigt, in
einem Mikrocomputersystem der vorliegenden Erfindung
integriert, das die gleiche Ausgestaltung wie das im Stand der
Technik, das in Fig. 2 gezeigt, vorhergehend erwähnt und
verwendet worden ist, mit Ausnahme eines Ersetzens der
Baugruppen 1P und 2P aufweist. Somit ist ein Zuweisen der
Unterbrechungsanforderung, die in das Mikrocomputersystem der
vorliegenden Erfindung eingegeben wird, bei dem die
Unterbrechungssteuerschaltung der vorliegenden Erfindung
integriert
ist, das gleiche wie das im Stand der Technik, das
in Fig. 3 gezeigt ist, wie es zuvor erwähnt worden ist.
-
Als nächstes wird die Unterbrechungsverarbeitung des
Mikrocomputersystems erklärt, bei dem die
Unterbrechungssteuerschaltung der vorliegenden Erfindung integriert ist,
die die zuvor erwähnte Ausgestaltung aufweist.
-
Hierbei zeigt Fig. 8 ein Flußdiagramm, das die
Unterbrechungsverarbeitungsabfolgen für eine
Unterbrechungsanforderung von den Baugruppen 1 und 2 darstellt, welches die
Unterbrechungssteuerschaltungen der vorliegenden Erfindung
sind, die von der CPU 61 verarbeitet werden, und zeigt Fig.
9 ein Zeitablaufsdiagramm, das Zustände von jeweiligen
Signalen in den Baugruppen 1 und 2 darstellt.
-
Nun wird zum Beispiel, wenn die
Unterbrechungsanforderung von der vierten Unterbrechungsanforderungseinheit 22
erzeugt wird, die vierte Unterbrechungsanforderungsleitung
24 der vierten Unterbrechungsanforderungseinheit 22 zu
einem hohen Pegel geändert, wie es in Fig. 9(d) gezeigt ist.
Hierbei befinden sich die Flipflops 18 und 28 im
allgemeinen in dem gesetzten Zustand, das heißt, die
Ausgangssignale von diesen zu den negierten UND-Gattern 19 und 29
befinden sich in dem Zustand eines hohen Pegels. Demgemäß
wird das Ausgangssignal aus dem ODER-Gatter 25 von dem
negierten UND-Gatter 29, welches ein Ausgang mit einem
offenen Kollektor ist und mit der Unterbrechungssignalleitung
31 über einen Draht ODER-verknüpft ist, zu der
Unterbrechungssignalleitung 31 ausgegeben wie es ist, so daß ein
Pegel des Unterbrechungsanforderungssignals, das zu der
Unterbrechungssignalleitung 31 ausgegeben wird, von einem
hohen Pegel als dem normalen Pegel zu einem niedrigen Pegel
geändert wird, welches der Anforderungspegel ist.
-
Die Unterbrechungssteuereinheit 63 der CPU-Gruppe 6
nimmt das Unterbrechungsanforderungssignal, das zu dem
Systembus
3 ausgegeben wird, auf die gleiche Weise wie in dem
zuvor erwähnten Fall im Stand der Technik über die
Busschnittstelle 69 auf, und wenn sie die abfallende Flanke
von dem hohen Pegel zu dem niedrigen Pegel zu einem
Zeitpunkt T91 erfaßt, überträgt sie zu der CPU 61, daß die
Unterbrechungsanforderung von der Baugruppe 1 oder 2 erzeugt
worden ist.
-
Nach einem Erfassen, daß die Unterbrechungsanforderung
erzeugt worden ist, hält die CPU 61 die Verarbeitung, die
zu diesem Zeitpunkt ausgeführt wird, für eine Weile an und
führt die Unterbrechungsverarbeitung der Abfolgen aus, die
in einem Flußdiagramm in Fig. 8 gezeigt sind.
-
Genauer gesagt entscheidet die CPU 61 zuerst zu einem
Zeitpunkt T92, ob die erzeugte Unterbrechungsverarbeitung
von der ersten Unterbrechungsanforderungseinheit 11 ist
oder nicht (Schritt ST11). In dem Fall, in dem das Ergebnis
im Schritt ST11 "JA" ist, führt die CPU 61 die
Unterbrechungsverarbeitung für die erzeugte
Unterbrechungsanforderung von der ersten Unterbrechungsanforderungseinheit 11
aus (Schritt ST12) und verarbeitet danach ein
Setzen/Zurücksetzen des Merkers im Schritt ST19, wenn aber
dieser Fall "NEIN" ist, bewegt sich die Verarbeitung zu
einern Schritt ST13.
-
Als nächstes entscheidet die CPU 61 zu einem Zeitpunkt
T93, ob die erzeugte Unterbrechungsanforderung von der
zweiten Unterbrechungsanforderungseinheit 12 ist oder nicht
(Schritt ST13). In dem Fall, in dem das Ergebnis im Schritt
ST13 "JA" ist, führt die CPU 61 die
Unterbrechungsverarbeitung für die erzeugte Unterbrechungsanforderung von der
zweiten Unterbrechungsanforderungseinheit 12 aus (Schritt
ST14) und verarbeitet danach ein Setzen/Zurücksetzen des
Merkers im Schritt ST19, wenn aber dieser Fall "NEIN" ist,
bewegt sich die Verarbeitung zu einem Schritt ST15.
-
Auf die gleiche Weise entscheidet die CPU 61 zu einem
Zeitpunkt T95, ob die erzeugte Unterbrechungsanforderung
von der vierten Unterbrechungsanforderungseinheit 22 ist
oder nicht (Schritt ST17). In diesem Fall ist das Ergebnis
im Schritt ST17 "JA", so daß die CPU 61 die
Unterbrechungsverarbeitung für die erzeugte Unterbrechungsanforderung von
der vierten Unterbrechungsanforderungseinheit 22 während
der Zeitpunkte T96 bis T97 ausführt (Schritt ST18). Danach
verarbeitet die CPU 61 ein Setzen/Zurücksetzen des Merkers
im Schritt ST19 während der Zeitpunkte T98 bis T99, wodurch
eine Abfolge von Unterbrechungsverarbeitungen beendet ist.
-
Nach einem Beenden der zuvor genannten
Unterbrechungsverarbeitungen startet die CPU 61 in Übereinstimmung mit
den Programmanweisungen erneut die Verarbeitung, die zuvor
angehalten worden ist, und kehrt die vierte
Unterbrechungsanforderungseinheit 22 den Ausgangssignalpegel zu der
vierten Unterbrechungsanforderungsleitung 24 von dem hohen zu
dem niedrigen Pegel um.
-
Hierbei wird in dem Fall, in dem die
Unterbrechungsanforderung von der dritten Unterbrechungsanforderungseinheit
21 zwischen dem Zeitpunkt T94, zu dem die CPU 61 "NEIN"
entscheidet, d.h., die Unterbrechungsanforderung ist nicht
von der dritten Unterbrechungsanforderungseinheit 21, und
dem Zeitpunkt T97, zu dem die Unterbrechungsverarbeitung
für eine Unterbrechungsanforderung von der vierten
Unterbrechungsanforderungseinheit 22 beendet ist, erzeugt wird,
wie es in Fig. 9(c) gezeigt ist, der Pegel der dritten
Unterbrechungsanforderungseinheit 23 zu diesem Zeitpunkt zu
dem hohen Pegel geändert. In der vorliegenden Erfindung
kehrt jedoch durch Rücksetzen der Flipflops 18 und 28 das
Unterbrechungsanforderungssignal auf der
Unterbrechungssignalleitung 31, welches das Ausgangssignal der negierten
UND-Gatter 19 und 29 ist, wie es in Fig. 9(e) gezeigt ist,
zu dem hohen Pegel als dem normalen Pegel zurück und ändert
es unmittelbar danach erneut zu dem niedrigen Pegel als den
Anforderungspegel.
-
Da die Unterbrechungssteuerelnheit 63 der CPU-Gruppe 6
in einer flankenauslösenden Betriebsart betrieben wird, wie
es vorhergehend erwähnt worden ist, wird eine Änderung des
Pegels des Unterbrechungsanforderungssignals von dem
normalen Pegel zu dem Anforderungspegel oder eine Änderung von
dem hohen Pegel zu dem niedrigen Pegel lediglich als die
Unterbrechungsanforderung erfaßt. Deshalb wird die
Unterbrechungsanforderung von der dritten
Unterbrechungsanforderungseinheit 21 ebenso zuverlässig von der CPU 61 zu einem
Zeitpunkt T100 zugelassen.
-
Wie es in einem Flußdiagramm in Fig 8 gezeigt ist,
wird, wann immer die Unterbrechungsanforderung von einer
der Unterbrechungsanforderungseinheiten 11, 12, 21 oder 22
in einem Schritt ST12, ST14, ST16 oder ST18 verarbeitet
wird, ein Merker im Schritt ST19 gesetzt oder zurückgesetzt
und werden eine Reihe von Verarbeitungen beendet. Demgemäß
ist es auch in dem Fall, in dem die
Unterbrechungsanforderungen von jeder der Unterbrechungsanforderungseinheiten
11, 12, 21 und 22 gleichzeitig erzeugt werden, wenn eine
Unterbrechungsanforderung verarbeitet worden ist, möglich,
die Unterbrechungsverarbeitung für eine
Unterbrechungsanforderung auszuführen, welche unmittelbar danach erzeugt
wird und eine höhere Wertigkeit aufweist. Die Zeit, die für
die CPU 61 notwendig ist, um die Unterbrechungsanforderung
zu erfassen und die Setz/Rücksetzverarbeitung auszuführen
ist bei weitem kürzer als die Zeit, die zum Ausführen der
Unterbrechungsverarbeitung selbst notwendig ist, so daß die
Verarbeitungszeit für eine Unterbrechungsanforderung nicht
mehr als notwendig verlängert werden muß.
-
In dem zuvor genannten Ausführungsbeispiel, wie es in
einem Flußdiagramm in Fig. 8 gezeigt ist, kann es, wenn
Unterbrechungsfaktoren aufeinanderfolgend überprüft werden,
natürlich derart aufgebaut sein, daß die Unterbrechungsfak-
toren durch eine Eingabe/Ausgabeanweisung mit der gleichen
Eingangsadresse aufgenommen werden. Wenn es so aufgebaut
ist, wird die Zeit, die zum Erfassen der
Unterbrechungsanforderung erforderlich ist, weiter verkürzt.
-
Wie es insbesondere im vorhergehenden Verlauf
beschrieben worden ist, ist bei einer Unterbrechungssteuerschaltung
und einem diese aufweisenden Mikrocomputersystem diese so
aufgebaut, daß der Pegel des
Unterbrechungsanforderungssignals augenblicklich zwangsweise von einem
Anforderungspegel zu einem normalen Pegel geändert wird, wenn die CPU
das Signal aufnimmt, das das Beenden einer
Unterbrechungsverarbeitung, die ausgeführt wird, anzeigt, so daß die
Unterbrechungsanforderung nicht gesperrt wird und die
Unterbrechungsanforderungen, die andauernd bei genauen
Zeitpunkten erzeugt werden, zuverlässig zugelassen werden können,
und weiterhin wird die Zeit, die zur
Unterbrechungsverarbeitung für eine Unterbrechungsanforderung notwendig ist,
verkürzt, wodurch ein Problem eines Überhangs, das in dem
Beispiel im Stand der Technik zu sehen ist, gelöst wird.