DE69120596T2

DE69120596T2 - Datenverschlüsselungsvorrichtung und Verfahren zur Datenverschlüsselung

Info

Publication number: DE69120596T2
Application number: DE69120596T
Authority: DE
Inventors: Thomas I Elmer; Rung-Pan Lin; Tuan T Nguyen
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1990-05-03
Filing date: 1991-04-19
Publication date: 1997-02-20
Anticipated expiration: 2011-04-20
Also published as: EP0455064B1; EP0455064A2; US5058164A; JPH04229346A; DE69120596D1; KR100227875B1; EP0455064A3; KR910020560A

Description

Diese Erfindung befaßt sich mit dem Schutz von vertraulicher Information oder Algorithmen, die in dem physischen Speicher eines Computers abgelegt worden sind. Genauer gesagt, bezieht sich diese Erfindung auf den Transfer dieser Daten von dem Computer zwecks Untersuchung oder Transport ohne Offenbarung des ursprünglichen geschützen Algorithmus oder der Information. Die Technik, die verwendet wird, um dies durchzuführen, ist ein besonderes Verfahren der Verschlüsselung der transferierten Daten. Diese Technik ist auch anwendbar bei irgendwelchem Transport von privater oder geschützter Information.
Im vorliegenden Beispiel ist die Verschlüsselungstechnik vollständig innerhalb eines Speicherschutzschemas eingeschlossen. Das Ziel dieses Speicherschutzschemas besteht darin, unautorisierte Offenbarung des Inhalts eines bestimmten Computerspeichersegments zu verhindern, während die Möglichkeit beibehalten wird, bestimmte Diagnosen an diesen Daten auszuführen. Die vorliegende Ausführungsform befaßt sich mit dem Schutz des Speichers auf einem integrierten Schaltkreis, im einzelnen eines Mikroprozessors. In der vorliegenden Ausführungsform ist der Speicher, der für den Schutz ausgewählt wird, ein auf dem Chip befindliches EPROM und wird als OCEPROM (on chip EPROM) bezeichnet. Die anderen Arten von Speicher, auf die in dieser Beschreibung Bezug genommen wird, werden als nicht auf dem Chip befindliche EPROM-Speicher oder NOCEPROM (non on chip EPROM) für die Zwecke der Unterscheidung bezeichnet. NOCEPROM umfaßt irgendwelche anderen Speicher, als das erfindungsgemäß geschützte Segment. Speicher, die zu der Kategorie NOCEPROM gehören, können, müssen aber nicht, physisch auf dem integrierten Schaltkreis vorhanden sein, der OCEPROM enthält, und können beispielsweise die folgenden Speicher in der Kategorie NOCEPROM umfassen: auf dem Chip befindliches RAM, auf dem Chip befindliches ROM und irgendwelche Speicher außerhalb des Chips.
Figur 1 ist ein Diagramm, das ein typisches Mikroprozessorsystem nach dem Stand der Technik einschließlich eines Systemdaten/Adressbusses 105, Mikrosteuereinheit 101 und Speichereinrichtung 110 sowie Mikroprozessor 120 wiedergibt. Die Mikrosteuereinheit 101 ist mit dem Systemadress/Datenbus 105 über Bus 101-1 verbunden und enthält OCEPROM 101-2 und NOCEPROM 101-3. Die Speichereinrichtung 110 ist als NOCEPROM bezeichnet entsprechend der obigen Definition und ist mit dem Systemadress/Datenbus 105 über Bus 110-1 verbunden. Der Mikroprozessor 120 ist mit dem Systemadress/Datenbus über Bus 120-1 verbunden. Zwecks Erläuterung beschreibt die Beschreibung eine Situation, in der es erwünscht ist, die unautorisierte Offenbarung des Inhalts von OCEPROM 101-2, enthalten innerhalb der Mikrosteuereinheit 101, zu verhindern, beispielsweise durch irgendeinen Code, der vom NOCEPROM über die Mikrosteuereinheit 101, Mikroprozessor 120 oder andere (nicht dargestellte) Prozessoren exekutiert wird.
Wenn der Inhalt eines bestimmten Segments eines physischen Speichers der Mikrosteuereinheit gegen Offenbarung zu schützen ist, diktieren die vorhandenen Umstände der Mikrosteuereinheitsarchitektur und -anwendung mindestens zwei Überlegungspunkte. Der erste Überlegungspunkt ist, wie dieser Speicherinhalt während der "Laufzeit" zu schützen ist. Der zweite Überlegungspunkt ist, wie dieser Speicherinhalt während eines alternativen Betriebsmodus zu schützen ist.
"Laufzeit" wird hier mit der Bedeutung jenes Intervalls verwendet, während welchem der Prozessor der Mikrosteuereinheit Befehle aus dem Speicher holt und abarbeitet. Diese Befehle können verwendet werden, um Datenteile zu manipulieren. Die Daten, die derart in Verbindung mit einem Befehl gebracht werden, werden als "Operand(en)" des Befehls bezeichnet. Es ist vorstellbar, daß die Eigenbefehle einer Mikrosteuereinheit verwendet werden könnten, um den Inhalt eines geschützten Segmentes des physikalischen Speichers zu offenbaren. Beispielsweise könnte ein Datentransferbefehl verwendet werden, um Daten von dem geschützten Segment zu einem Ausgang zu transferieren.
Der alternative Betriebsmodus, der gegenwärtig praktiziert wird, wird generell für das Programmieren oder die Programmverifikation des geschützten Segments verwendet und wird üblicherweise als "Speicherabbau", "ROM-Abbau" oder "EPROM-Modus" bezeichnet. Gleichgültig, mit welchem Namen man diesen alternativen Betriebsmodus bezeichnet, ist er durch Konfigurieren der Mikrosteuereinheit in irgendeiner Weise charakterisiert, die anders ist als ihre normale Laufkonfiguration. Der Zweck dieses alternativen Modus besteht darin, eine Offenbarung des Inhalts irgendeines physikalischen Segments des Gesamtspeichers der Mikrosteuereinheit zu offenbaren oder darauf Zugriff zu nehmen. Generell macht diese alternative Konfiguration keinen Gebrauch von den auf dem Chip der Mikrosteuereinheit befindlichen Prozessormöglichkeiten.
Während die vorliegende Offenbarung sich in großem Umfang mit dem Schutz gegen unautorisierte Offenbarung von Information befaßt ("Leseschutz"), ist es auch üblich, Veränderung des Inhalts eines geschützten Speichersegments zu steuern oder zu verhindern. Dies wird mit "Schreibschutz" bezeichnet. Als Teil des Speicherschutzmechanismus kann "Schreibschutz" in Verbindung mit Maßnahmen praktiziert werden oder auch nicht, die so ausgelegt sind, daß die Offenbarung der Information verhindert wird.
Die meisten Speicherschutzmechanismen nach dem Stand der Technik für Mikrosteuereinheiten fallen in eine von zwei Klassen, die als Klasse 1 bzw. Klasse 2 zwecks Unterscheidung bezeichnet werden sollten. Mechanismen der Klasse 1 verwenden ein einziges Element (d.h. ein Computerbit oder irgendeine Schmelzsicherung), um den Zugriff auf geschützte Daten zu Steuern. Wenn dieses einzelne Element richtig konfiguriert ist, werden im allgemeinen die folgenden Maßnahmen ergriffen. Bei "Laufzeit" sind die einzigen Befehle, die Daten aus dem geschützten Speichersegment als Operand benutzen können, solche Befehle, die in dem betreffenden Speichersegment selbst gespeichert sind und aus diesem abgerufen werden. Kein Zugriff auf das geschützte Speichersegment ist in einem "Speicherabbau"-Modus zulässig. Mechanismen der Klasse 2 verwenden dieselben Beschränkungen bei "Laufzeit" wie jene, die bei Klasse 1 angewandt werden. Im "Speicherabbau"-Modus wird der Zugriff auf das geschützte Speichersegment im allgemeinen durch die Verwendung eines "Schlüssels" gesteuert. Ein solcher Schlüssel ist üblicherweise ein binärer Wert. Die Feldbreite des Schlüssels liegt typischerweise im Bereich von 128 bis 256 Bits entsprechend einem Bereich von 16 bis 32 8-Bit-Bytes. Feldbreiten dieser Größenordnung beinhalten eine ernorme Anzahl von möglichen Schlüsseln von 2¹²&sup8; bis 2²&sup5;&sup6; und machen das Abschätzen des einzigen korrekten Schlüssels zu einer schwierigen Aufgabe. Im Stand der Technik werden diese Schlüssel auf zwei Arten verwendet, um Software auf einem Chip zu schützen.
Ein erstes Verfahren nach dem Stand der Technik verwendet einfach den korrekten Schlüssel als Erlaubnis für den Zugriff des Speichers auf dem Chip. Das bedeutet, daß der Schlüssel einem integrierten Schaltkreis, der den geschützten Speicher enthält, präsentiert wird, und der integrierte Schaltkreis den präsentierten Schlüssel mit einem korrekten Schlüsselwert vergleicht, der auf dem integrierten Schaltkreis abgespeichert ist. Wenn diese beiden Werte zusammenpassen, wird die Erlaubnis erteilt, auf den Speicher auf dem Chip Zugriff zu nehmen. Dieser Ansatz beruht einfach auf der überwältigenden Anzahl möglicher Schlüsselwerte, ganz ähnlich einem Kombinationsschloß. Es gibt mehrere Nachteile bei diesem Ansatz: (1) der korrekte Schlüsselwert muß sicher aufbewahrt werden, (2) der korrekte Schlüsselwert muß auf dem Chip gespeichert werden unter Verbrauch von wertvoller Oberfläche des integrierten Schaltkreises und (3), wenn der Schlüssel entdeckt ist, versagt dieser Sicherheitsmechanismus in katastrophaler Weise, indem absolut kein Speicherschutz mehr beibehalten wird.
Ein zweites Verfahren nach dem Stand der Technik verwendet den Schlüssel, um die auf dem Chip gespeicherte Information zu verschlüsseln, bevor sie der Umgebung offenbart wird. Diese Verschlüsselung betrachtet gewöhnlich die geschützte Information als einen Strom von Bytes von dem Speicher auf dem Chip. Dieser Bytestrom wird üblicherweise wiederholt mit den Schlüsselbytes mit EXKLUSIV-ODER- oder EXKLUSIV-NICHT- ODER-Operationen verknüpft, bis der gesamte Speicherinhalt auf dem Chip verschlüsselt und ausgegeben worden ist. Wenn es 32 Schlüsselbytes gibt, wird demgemäß das erste Schlüsselbyte mit EXKLUSIV-NICHT-ODER mit dem ersten Byte von dem Speicher verknüpft, das zweite Schlüsselbyte wird mit dem zweiten Byte von dem Speicher EXKLUSIV-NICHT-ODER-verknüpft und so weiter bis zum 32. Byte. Das 33. Byte von dem Speicher wird dann EXKLUSIV-NICHT-ODER-verknüpft mit dem ersten Schlüsselbyte und der Prozeß wiederholt sich selbst. Es gibt mehrere Nachteile dieses Ansatzes nach dem Stand der Technik: (1) der Schlüssel muß auf dem Chip gespeichert werden unter Verbrauch wertvoller Oberfläche der integrierten Schaltung, (2) wenn der Schlüssel entdeckt ist, versagt der Sicherheitsmechanismus in einer katastrophalen Weise, und (3) wenn irgendwelche unprogrammierten Bytes aus dem Speicher auf dem Chip mit einem Schlüsselbyte EXKLUSIV-NICHT-ODER-verknüpft werden, wird das Schlüsselbyte bekannt.

Speicherschutzverfahren 1 nach dem Stand der Technik (Klasse 2)

Ein Verfahren nach dem Stand der Technik (beispielsweise in den INTEL-Komponententypen 839XBH, 879XBH und 87C196KB angewandt) verwendet zwei Bits, die sich in dem Chipkonfigurationsregister (CCR) einer integrierten Schaltung befinden, um vier Niveaus des Schutzes für einen auf dem Chip befindlichen Programmspeicher zu definieren. Diese Bits werden als LOC0 bzw. LOC1 bezeichnet und bewirken die folgenden Schutzniveaus: TABELLE 1
Wenn der Leseschutz entsperrt ist, gilt, (1) die letzten fünf Bytes des Speichers auf dem Chip können nicht für Programmspeicherung verwendet werden, (2) der Speicher auf dem Chip kann nur gelesen werden mittels Befehlen von auf dem Chip befindlichem Speicher, und (3) nichtmaskierbarer Interrupt (NMI) bewirkt, daß die integrierte Schaltung auf externe Exekution bis zum nächsten Rücksetzen schaltet. Diese drei Maßnahmen verhindern wahrscheinlich die Offenbarung von Daten, abgespeichert in dem geschützten Speicher auf dem Chip in der Laufzeit.
Der Wert von /EA (externer Zugriff, externer Speicher) ist mit dem Rücksetzen verriegelt, so daß der integrierte Schaltkreis während des Laufens nicht von externer auf interner Exekution schalten kann. Es ist möglich, daß dies als ein Aspekt der Laufzeitsicherheit gemacht wurde, um einen gespaltenen Befehl fetch:opcode vom externen Speicher, Operand vorn internen geschützten Speicher, zu verhindern. Dies kann manchmal bei integrierten Schaltkreisen, die nicht /EA verriegeln, durch clevere Steuerung dieses Signals ausgeführt werden.
Um einen Speicherabbau auszuführen, muß ein auf dem Chip befindlicher 16-Byte-Sicherheitsschlüssel angepaßt werden. Der Chip überprüft automatisch die Anpassung zwischen einem vorn Benutzer bereitgestellten Schlüssel, gespeichert an einer bestimmten Stelle im externen Speicher, und dem 16-Byte-Sicherheitsschlüssel, gespeichert auf dem integrierten Schaltkreis. Wenn die Überprüfung erfolgreich ist, werden die Inhalte des auf dem Chip befindlichen Speichers zum externen Speicher abgebaut. Wenn die Anpassung nicht erfolgreich ist, versetzt sich der Chip selbst in eine endlose Schleife der internen Exekution.
Wenn der Schreibschutz entsperrt ist, ist keine weitere Programmierung mehr für den Speicher auf dem Chip zulässig.

Speicherschutzverfahren 2 nach dem Stand der Technik (Klasse 2)

Dieses Verfahren (beispielsweise in den INTEL-Komponententypen 87C51, 87C51BH, 87C51FA, 87C51FB, 87C51GA und 8751BH angewandt) verwendet ebenfalls zwei EPROM-Bits auf dem integrierten Schaltkreis, um vier Schutzniveaus für den Programmspeicher auf dem Chip zu definieren. Bezeichnet man diese beiden Bits als B1 und B2, werden die Schutzniveaus, wiedergegeben in Tabelle 2, vorgesehen. TABELLE 2
Der Wert von /EA ist mit dem Rücksetzen immer dann verriegelt, wenn der auf dem Chip befindliche Speicher gegen Lesen geschützt ist. Unter diesen Umständen muß der "vorhandene" Wert von /EA mit dem verriegelten Wert übereinstimmen, um eine richtige Abarbeitung zu ermöglichen. Dies ist wahrscheinlich ein Aspekt des Laufzeitspeicherschutzes der Komponente.
Der Speicherabbau ist für alle Chips verschlüsselt, die dieses Verfahren benutzen. Eine auf dem Chip befindliche 32-Byte-Speichermatrix wird vom Benutzer programmiert. Diese Speichermatrix wird verwendet, um Programmbytes bei der Verifikation zu codieren. Jedes Programmbyte wird logisch EXKLUSIV-NICHT-ODER-verknüpft mit einem der 32 Schlüsselbytes von der Matrix. Die Schlüsselbytes werden sequentiell adressiert. Demgemäß wird das erste Byte des Programms mit dem ersten Byte der Matrix EXKLUSIV-NICHT-ODER-verknüpft. Das zweite Byte des Programms wird mit dem zweiten Byte der Matrix EXKLUSIV-NICHT-ODER-verknüpft und so weiter bis zum 32. Byte des Programms. Das 33. Byte des Programms wird dann mit dem ersten Byte der Matrix EXKLUSIV-NICHT-ODER-verknüpft. Der Verschlüsselungsalgorithmus wiederholt sich auf diese Weise für das gesamte Programm.

Speicherschutzverfahren 3 nach dem Stand der Technik (Klasse 1

Dieser Ansatz (beispielsweise in den INTEL-Komponententypen 8751H und 8744H angewandt) verwendet ein einziges Verriegelungsbit, versteckt auf dem integrierten Schaltkreis, um den Zugriff auf den Speicher auf dem Chip zu kontrollieren. Wenn dieses Bit programmiert ist, gilt: (1) der interne Programmspeicher kann nicht ausgelesen werden, (2) die Komponente kann nicht weiter programmiert werden, und (3) die Komponente kann keinen externen Speicher abarbeiten. Die Beschränkung der Komponente auf interne Arbeit ist ein Nachteil dieses Verfahrens. Das Verriegelungsbit wird typischerweise in einer EPROM-Zelle gespeichert, und Löschen des EPROM stellt die volle Funktionalität der Komponente wieder her.

Speicherschutzverfahren 4 nach dem Stand der Technik (Klasse 1)

Eine andere Technik nach dem Stand der Technik (beispielsweise in den INTEL-Komponententypen 8051AHP und 80C51BHP angewandt) begrenzt den Programmspeicherraum während der Laufzeit auf 4K Bytes. Dieser Raum muß in einer von zwei möglichen Weisen konfiguriert werden. Er ist entweder vollständig auf dem Chip enthalten oder er ist vollständig extern bezüglich des Chips. Datenzugriffe über diese 4K-Byte-Begrenzung können nur über Register Ri erfolgen, wobei geeignete Programmbefehle angewandt werden (wie MOVX&Ri,A oder MOVX A,&Ri). Offensichtlich reduziert die Verhinderung der kombinierten internen/externen Abarbeitung die Flexibilität dieses Schemas in Systemanwendungen.
Der Programmverifikationstestmodus, der in diesem Dokument als "ROM-Abbau" oder "EPROM-Modus" bezeichnet wird, ist bei diesen Komponenten einfach weggelassen.

Speicherschutzverfahren 5 nach dem Stand der Technik (Klasse 2)

Bestimmte Komponenten nach dem Stand der Technik (wie INTEL- Komponententypen 87C51FA und 83C51FB) verwenden ein einziges Verriegelungsbit zum Kontrollieren des Zugriffs auf den auf dem Chip befindlichen Speicher. Wenn dieses Bit unprogrammiert gelassen wird, ist kein Schutz vorgesehen. Wenn dieses Bit programmiert ist, gilt: (1) /EA ist mit Rücksetzen verriegelt, um die Komponente daran zu hindern, von externer auf interne Abarbeitung während des Laufs umzuschalten, und (2) MOVC-Befehle (verwendet zum Bewegen von Programrncodebytes), abgearbeitet von externem Speicher, werden nicht zugelassen, um Codebytes von dem internen Speicher abzufordern.
Zusätzlich wird eine 32-Byte-Verschlüsselungsmatrix verwendet, um den Speicherabbauausgang zu codieren, wie oben bei dem Verfahren 2 nach dem Stand der Technik erläutert. Diese Matrix wird immer über den Speicherabbauausgang umkartiert. Wenn diese Matrix unprogrammiert gelassen wird, bleiben die Speicherdaten unbeeinflußt. Wenn sie durch den Benutzer programmiert wird, werden die ROM-Daten codiert.

Speicherschutzverfahren 6 nach dem Stand der Technik (Klasse 2)

Eine andere Technik nach dem Stand der Technik (beispielsweise in der INTEL-Komponententype 8398 angewandt) verwendet ein einzelnes Verriegelungsbit, das in einer Speicherzelle gespeichert ist, welche auf dem integrierten Schaltkreis verborgen ist, um den Zugriff auf den Programmspeicher auf dem Chip zu steuern. Wenn dieses Bit programmiert ist, kann der Speicher auf dem Chip nicht von einem Programm gelesen werden, das von einem externen Speicher abarbeitet. Um einen Speicherabbau auszuführen, muß ein 16-Byte-Schlüssel auf dem Chip angepaßt werden. Beim Speicherabbaumodus wird der Schlüssel automatisch aus dem externen Speicher von dem integrierten Schaltkreis gelesen. Wenn der aus dem externen Speicher gelesene Schlüssel zu dem Schlüssel auf dem Chip paßt, erfolgt der Speicherabbau. Wenn er nicht paßt, wird der Speicherabbau unterbunden.

Speicherschutzverfahren 7 nach dem Stand der Technik

U.S.-Patent Nr. 4,698,617 beschreibt eine Variation einer Verschlüsselungstechnik, bei der der Schlüssel, der zum Verschlüsseln von Daten verwendet wird, sich ändert, wenn unterschiedliche Datenbytes gelesen werden. Dieses '617-Patent beschreibt die Verwendung eines Pseudozufallszählers zum Herstellen des Verschlüsselungsschlüssels, wobei seine Zählung von einem bekannten Wert ausgehend beginnt. Ein entsprechender Pseudozufallszähler, der mit seiner Zählung von demselben bekannten Wert ausgeht, wird in einem empfangenden integrierten Schaltkreis verwendet, um die verschlüsselten Daten zu entschlüsseln. Das '617-Patent zeigt auch ein Beispiel für eine Verschlüsselungstechnik, bei der der Verschlüsselungsschlüssel ganz einfach die Adresse der Daten ist, die gelesen werden sollen.
Dies sind Nachteile bei den Ausführungsformen des '617-Patents, wiedergegeben in seinen Figuren 1 und 4. Indem zunächst auf Figur 4 eingegangen wird, wird dort die Adresse zum Verschlüsseln des ROM- Ausgangs verwendet. Einer der beiden Operanden für die Codierschaltung ist ohne weiteres bekannt - die Adresse. Da die Codierung wahrscheinlich auf EXKLUSIV-ODER/EXKLUSIV-NICHT-ODER basiert (Figuren 5a und 5b), brauchen wir nur die feste Zuordnung von Adressbits zu ROM-Ausgangsbits zu bestimmen, um den übertragenen Bytestrom zu entziffern. ROMs benötigen generell ein festes Intervall zum Reagieren, gemessen von der letzten Adressänderung. Dieses Intervall sei mit Te bezeichnet. Während Te, halten ROMs gewöhnlich einen Konstantwertausgang Vo. Es ist festzuhalten, daß es keine Ausgangsabtastung für die Codierschaltung nach Figur 4 gibt, so daß ihre Ausgangsänderungen relativ unmittelbar bezüglich Änderungen auf Bus 10 oder Bus 7 erfolgen. Zum Bestimmen der Zuordnung wenden wir einfach entsprechende Adressmuster auf dem Bus 10 an mit einer Periodizität, die kleiner ist als Te, und beobachten den Effekt auf Vo am Bus 8.
Die Darstellung der Figur 1 des '617-Patents ist etwas mehr robust. Da kein Verschlüsselungsoperand bekannt ist, müssen wir gleichzeitig den Effekt auf einen unbekannten Operanden und eine unbekannte Zuordnung auf Vo beobachten. Da jedoch die Konstruktion uns ermöglicht, den ROM-Entsperrleiter zu steuern, können wir in der Lage sein, den Nettoeffekt zu bestimmen. Dies kann auf verschiedene Weise erfolgen. Erstens können wir einen konstanten aktiven Wert auf Leiter 11 halten, während die Adresse mit einer Periodizität größer als Te geändert wird. Dies ermöglicht uns, die Wirkung eines einzelnen Verschlüsselungsschlüssels auf verschiedene unterschiedliche Datenbytes zu beobachten.
Zweitens können wir die Adresse konstant halten und den Leiter 11 mit einer Periodizität größer als Te kommutieren. Dies ermöglicht uns, den Effekt jedes Verschlüsselungsschlüssels auf mehrere (oder alle) Datenbytes zu bestimmen.
Drittens können wir die Adresse konstant halten und den Leiter 11 mit einer Periodizität kleiner als Te kommutieren. Dies ermöglicht uns, den Effekt jedes Schlüsselbytes auf konstanten Wert Vo zu bestimmen.
Während keine dieser Maßnahmen mit Wahrscheinlichkeit direkt die Verschlüsselungszuordnung oder die geschützten Daten offenbart, offenbaren sie doch eine erhebliche Menge an Information, die für diesen Zweck verwendbar ist.
Es gibt erhebliche Nachteile bei den Lehren nach dem Stand der Technik, Verfahren 1 bis 6. Beispielsweise muß bei einer Ausführungsform, bei der ein 32-Byte-Schlüssel verwendet wird, um Programmdaten zu verschlüsseln, ein erheblicher Bereich der Oberfläche des integrierten Schaltkreises der Speicherung des 32-Byte-Schlüssels vorbehalten bleiben. Außerdem wird in dem verschlüsselten Ausgangsmuster alle 32 Byte das Verschlüsselungsbyte wiederholt. Demgemäß codiert jedes Schlüsselbyte 1/32 des Programms. Wenn man nur ein einziges Schlüsselbyte erkennt, so offenbart dies unmittelbar einen erheblichen Anteil des Programms, das gegen Offenbarung geschützt werden sollte. Wenn darüber hinaus ein unprogrammiertes Byte von OCEPROM mit einem der Schlüsselbytes codiert wird, wird dieses Schlüsselbyte bekannt. Dies kann vorkommen, wenn das geschützte Programm nicht vollständig den Raum einnimmt, der in OCEPROM verfügbar ist, und die unprogrammierten Abschnitte von OCEPROM während des Speicherabbaus ausgegeben werden. Zusätzlich muß der Schlüsselwert jederzeit sorgfältig sowohl auf als auch außerhalb des Chips aufbewahrt werden. Wenn schließlich der gesamte Schlüssel entdeckt ist, versagt der Schutzmechanismus in katastrophaler Weise, indem keinerlei Speicherschutz mehr beibehalten wird.
Die vorliegende Erfindung ist durch die Ansprüche 1 bzw. 11 definiert.
Gemäß einer Ausführungsform dieser Erfindung wählt ein Verschlüsselungsverfahren bestimmte Bytes der Daten, gespeichert in einem bestimmten, auf dem Chip befindlichen Speicher als Verschlüsselungsschlüssel. Diese gewählten Bytes werden verwendet, um sich selbst zu verschlüsseln wie auch alle verbleibenden Daten in dem oben erwähnten bestimmten Speicher. Die gewählten Bytes haben keine speziell für die Verschlüsselung zugeteilten Werte, sondern sie werden bloß entsprechend einer Regel aus der Masse der zu verschlüsselnden Daten gewählt. Wenn diese Technik implementiert wird, wird jedes Byte von Daten, gespeichert in dem erwähnten Speicher, mit einem der bezeichneten Verschlüsselungsschlüsselbytes kombiniert (beispielsweise unter Verwendung eins EXKLU- SIV-NICHT-ODER-Gatters), bevor es offenbart wird. Gemäß dieser Ausführungsform wird der Versuch eines Eindringlings, die Verschlüsselungsschlüsselbytes zu lesen, vereitelt, weil sie verwendet werden, um sich selbst zu verschlüsseln, was zu einem Ausgangsbyte führt, dessen Bits sämtlich den Logikwert 1 haben.
Es gibt bestimmte Vorteile bei der Anwendung dieser Technik. Der Benutzer braucht nicht einen Satz von Schlüsselbytes getrennt vorzusehen, zu programmieren oder aufzubewahren. Darüber hinaus wird keine Siliciumfläche für die Abspeicherung solcher Bytes verschwendet. Ein Eindringling müßte bestimmte Teile der ursprünglichen Daten kennen, um die Ergebnisse dieser Verschlüsselungstechnik entziffern zu können. Zusätzlich degradiert diese Technik sich in eleganter Weise. Die Schlüssel werden so gewählt, daß die verschlüsselten Daten nicht eine einzige gemeinsame Abhängigkeit haben. Demgemäß wird in dem Falle, daß ein einzelner Schlüssel entdeckt wird, nur ein sehr kleiner Anteil der verschlüsselten Daten offenbart.
Figur 1 ist ein Blockdiagramm zur Wiedergabe eines typischen Mikroprozessorsystems nach dem Stand der Technik;
Figur 2 ist ein Blockdiagramm zur Wiedergabe einer Ausführungsform eines Laufzeitspeicherschutzschemas, aufgebaut gemäß der Lehre der Erfindung;
Figur 3 ist ein Blockdiagramm zur Wiedergabe einer Ausführungsform eines Speicherschutzschemas, aufgebaut gemäß der Lehre dieser Erfindung;
Figur 4 ist ein Diagramm zur Wiedergabe der Anwendung eines Verfahrens der Erfindung für die deterministische Isolation von Bytefehlern und zeigt, wie die Lehre dieser Erfindung jedes Schlüsselbytes mit den Datenbytes assoziiert, für deren Verschlüsselung es eingesetzt wird; und
Figur 5 zeigt, wie die Lehre dieser Erfindung geschützten Code in Untersektionen unterteilt, wobei jeder mit seinem eigenen getrennten Schlüssel geschützt wird.
Gemäß der Lehre dieser Erfindung wird ein neuartiges Verfahren der Datenverschlüsselung ausgeführt, um einen Mechanismus für das Schützen des Inhalts von Speichern zu schaffen. Dies ist besonders gut geeignet für die Anwendung in einer Mikrosteuereinheit, und die folgende Dikussion der Verschlüsselungsstrukturen und -techniken dieser Erfindung richten sich auf die Anwendung bei einer Mikrosteuereinheit. Es versteht sich jedoch, daß die Verschlüsselungsstrukturen und -techniken dieser Erfindung für die Anwendung in anderen Speichersysternen als Mikrosteuereinheiten, Mikroprozessoren oder Prozessoren irgendeiner Größe und bei der Datenübertragung bei anderen als Speicherkomponenten geeignet ist.
Wir definieren das Segment des Speichers, das hier OCEPROM genannt wird, als einen physischen Teil einer Mikrosteuereinheit.
Eine Ausführungsform eines Laufzeitspeicherschutzschemas gemäß der Erfindung hat vier primäre Elemente, wie in Figur 2 gezeigt.
Der Befehlsoperationscode wird aus dem OCEPROM 21 mittels der Abruf-, Decodier- und Exekutiereinheit (FDE) 22 aufgerufen, und dieser Prozeß wird durch den Sicherheitsmonitor 23 überwacht. Die erste Beschränkung unseres Laufzeitsicherheitsmechanismus ist, daß nur eine FDE-Einheit auf OCEPROM 21 Zugriff nehmen kann. Die Mikrosteuereinheit FDE-Einheit mit diesem Privileg ist spezifisch diejenige Mikrosteuereinheit, die physikalisch OCEPROM 21 enthält. Diese Beschränkung eliminiert die Möglichkeit des Laufzeitdirektspeicherzugriffs (DMA) auf OCEPROM 21 und sperrt andere Laufzeitmehrfachzugriffsmechanismen. Wenn beispielsweise die Mikrosteuereinheit, welche OCEPROM 21 enthält, in einem Mehrfachprozessorsystem konstruiert wäre, wäre dieses OCEPROM bei Laufzeit nur durch die spezifische Mikrosteuereinheit zugreifbar, in welcher sie enthalten ist. In einer alternativen Ausführungsform ist mehrfach Exekutionszugriff auf geschützte Speichersegmente vorgesehen, beispielsweise durch eine Mehrzahl von Prozessoren oder Steuereinheiten, wie einen Mikroprozessor und einen DMA-Steuerer. In einer solchen Ausführungsform wird eine Mehrzahl von Sicherheitsmonitoren eingesetzt, einer für jede Komponente, die in der Lage ist, Zugriff auf den geschützten Speicher zu nehmen. In einer alternativen Ausführungsform wird ein einziger Sicherheitsmonitor verwendet, der etwas komplizierter ist und in der Lage ist, der Tatsache Rechnung zu tragen, daß es eine Mehrzahl von Exekutionsmöglichkeiten gibt. In dieser Ausführungsform wird beispielsweise der einzige Sicherheitsmonitor nicht nur die Adresse, auf die zugegriffen werden soll, bei der Festlegung, ob Information aus dem geschützten Speicher gelesen werden darf, in Betracht ziehen, sondern auch die Komponente, welche diesen Zugriff sucht.
Die folgenden Definitionen dienen der Illustration der Lese- und Schreibprivilegien in Verbindung mit einer Ausführungsform dieser Erfindung. Zusätzlich zu der folgenden Diskussion sind diese Privilegien in Tabelle 3 beschrieben.
Wir definieren "DATEN-Privileg zum Steuern des Laufzeitzugriffs auf OCEPROM. Es kann als ein Exekutionszugriff gedacht werden und ist ausgelegt, um ein feindliches Programm am Lesen des Inhalts der gesicherten OCEPROM als Daten zu hindern. Wenn das DATEN-Privileg erlaubt wird, dürfen Befehle, abgerufen und ausgeführt von NOCEPROM, OCEPROM als eine Quelle für Operanden verwenden. Wenn DATEN-Privileg nicht erlaubt ist, dürfen von NOCEPROM abgerufene Befehle nicht OCEPROM als Quelle für Operanden verwenden. Befehle, die von OCEPROM aufgerufen und verarbeitet werden, dürfen immer OCEPROM als Quelle für Operanden verwenden. Bei diesen Referenzen auf Befehle "abgerufen und ausgeführt" ist die Mikrosteuereinheit, die dieses Abrufen und Ausführen ausführt, spezifisch die Mikrosteuereinheit, die physikalisch OCEPROM enthält.
Wir definieren "SCHREIB"-Privileg zum Steuern des Versuchs, den Inhalt von OCEPROM zu verändern. Wenn das SCHREIB-Privileg erlaubt wird, kann OCEPROM durch vorgesehene Programmiermechanismen verändert werden. Wenn SCHREIB-Privileg nicht erlaubt ist, werden die vorgesehenen Programm-Mechanismen gesperrt und eine Veränderung des OCEPROM-Inhalts wird nicht zugelassen.
In einer Ausführungsform manifestiert eine Mikrosteuereinheit mehr als einen Betriebsmodus alternativ zu dem generell verstandenen normalen Laufmodus. Diese Moden sollen Programmierung und/oder Verifikation von OCEPROM ausführen und können die Resourcen der Mikrosteuereinheit für die Ausführung von Befehlen verwenden oder auch nicht. Sie unterliegen in jedem Falle der Geltendmachung der oben definierten "DATEN"-Privileg und "SCHREIB"-Privileg. Für diese Betriebsmoden definieren wird "VERIFIZIER"-Privileg, um zu bestimmen, ob die Daten, enthalten in OCEPROM, bei Anforderung offenbart werden dürfen. Solche Anforderungen werden durch spezifische Mechanismen erkannt, wenn die Mikrosteuereinheit in einem entsprechenden Betriebsmodus ist. Wenn VERIFIZIEREN erlaubt ist, sind die von OCEPROM offenbarten Daten eine genaue Repräsentation ihres gespeicherten Wertes. Wenn VERIFIZIEREN nicht erlaubt ist, werden keine Daten von OCEPROM offenbart. Wenn nur "verschlüsseltes VERIFIZIEREN" erlaubt ist, sind die von OCEPROM offenbarten Daten eine Verschlüsselung des tatsächlich gespeicherten Wertes. TABELLE 3
Diese vier Sicherheitsniveaus (Tabelle 3) sind ausgelegt, um nichtautorisierte Offenbarung von in OCEPROM gespeicherten Daten zu verhindern. Zusätzlich verhindern sie nichtautorisierte Veränderung dieser Daten. In einer Ausführungsform einer Mikrosteuereinheit unter Verwendung der Lehre dieser Erfindung befindet sich OCEPROM zwischen den Adressen COOO hex und FFFF hex, diese umfassend. Diese vier Sicherheitsniveaus steuern den Zugriff auf das gesamte OCEPROM. Zusätzlich sind die Chipkonfigurationsbytes, welche die Sicherheitsbits SB1 und SB0 enthalten, gegen Schreiben geschützt, wenn das SCHREIB-Privileg nicht zugelassen ist. Die Chipkonfigurationsbytes werden nicht verschlüsselt und sind in den vorgesehenen alternativen Betriebsmoden lesbar.
Figur 3 zeigt Teile einer Mikrosteuereinheit, die gemäß einer Ausführungsform dieser Erfindung aufgebaut ist. Die Mikrosteuereinheit 200 umfaßt NOCEPROM 201-3, das Adress-Signale vorn Adressbus 250-A empfängt und Datensignale auf Bus 250-F gibt. Da dies ein NOCEPROM ist, wird in Verbindung mit NOCEPROM 201-3 keine Verschlüsselung oder Berechtigungsschaltung verwendet.
Die Mikrosteuereinheit 200 enthält auch OCEPROM 201-2, das Adress-Signale vorn Adressbus 250-B sowie Adress-Signale vom Adressbus 250-C erhält. Auch OCEPROM 201-2 liefert Datensignale auf den Datenbus 250-D. Da es sich um OCEPROM handelt, werden zusätzliche Schaltkreise verwendet um sicherzustellen, daß der Zugriff auf die in ihm enthaltenen Daten autorisiert ist, und um die Daten, die auf Bus 250-E oder Bus 250-F bei Anforderung gegeben werden, verschlüsselt werden. Wie in Tabelle 3 gezeigt, steuern die programmierbaren Konfigurationsbits SB1 und SB0 den Betrieb der auf dem Chip vorgesehenen Sicherheitsschaltkreise. Im Folgenden wird der Betrieb dieser Schaltkreise und Strukturen der Figur 3 unter Bezugnahme auf die Kombinationen von Konfigurationsbit SB1 und Konfigurationsbit SB0, definiert in Tabelle 3, beschrieben.
Wenn die Konfigurationsbits SB1 und SB0 beide den Logikwert 1 haben, werden keine speziellen Vorkehrungen getroffen, um die Offenbarung des Inhalts von OCEPROM 201-2 im normalen Laufmodus zu offenbaren. Unter diesen Umständen kann auf die innerhalb OCEPROM 201-2 enthaltenen Daten zugegriffen werden, indem ein entsprechender Adresswert auf Adressbus 250-A präsentiert wird. Der Adressmonitor 205 gibt die von ihm empfangene Adresse auf Bus 250-A bis Bus 250-B, ohne daß Änderungen vorgenommen werden. Wenn dieser Adresswert nicht identisch mit dem vorhergehenden Adresswert ist, gibt der Adressmonitor 205 kurz einen Logik- 0-Impuls auf die neue Adresszuleitung 255. Die Verschlüsselungssteuerlogik 204 erkennt den Logik-1-Wert von SB1-Leiter 251 und den Logik-1- Wert von SB0-Leiter 252 und gibt dementsprechend einen Logik-0-Wert auf die Schlüsselleseabtastleitung 256. Die Nullschaltung 206 erkennt den Logik-0-Wert von Schlüsselleseabtastleitung 256 und gibt dementsprechend die Adressbits A(2,3,4), die sie von Bus 250-B empfängt, jeweils als Bits A(2,3,4) von Bus 250-C unverändert weiter. In Reaktion auf den kurzen Logik-0-Impuls des Neuadressleiters 255 liefert OCEPROM 201-2 Daten auf Datenbus 250-D entsprechend der Adresse, die auf Adressbus 250-B und 250-C ansteht. Der Laufzeitsicherheitsmonitor 202 liest den Logik-1-Wert von SB1-Leiter 251 und gibt dementsprechend den Logik-1- Wert auf Entsperrleitung 253. Der Datenbusselektor 203 überprüft den Modusbus 257 um festzustellen, daß die integrierte Schaltung gegenwärtig im normalen Laufmodus ist, und liefert entsprechend den Logik-1-Werten, die auf jede der Leitungen SB1 251, SB0 252 und Entsperren 253 vorhanden sind, die Daten, die auf dem Datenbus 250-D anstehen, unverändert auf den Laufzeitdatenbus 250-F, wenn er entsprechend den auf dem Status- und Zeitlagebus 254 vorhandenen Signalwerten angewiesen wird, so zu verfahren.
Wenn die Konfigurationsbits SB1 und SB0 beide Logikwert 1 haben, werden keinerlei spezielle Maßnahmen getroffen, um die Offenbarung des Inhalts von OCEPROM 201-2 in Operationsmoden zu verhindern, die primär für die Programmierung oder das Auslesen der genannten Inhalte vorgesehen sind. Diese Betriebsmoden wurden vorher als alternativ zu dem normalen Laufmodus beschrieben. Unter diesen Umständen kann auf die Daten, enthalten im OCEPROM 201-2, zugegriffen werden, indem ein entsprechender Adresswert auf Adressbus 250-A präsentiert wird. Der Adressmonitor 205 gibt die Adresse, die er auf Bus 250-A empfängt, unverändert auf Bus 250-B. Wenn dieser Adresswert nicht identisch mit dem vorherigen Adresswert ist, gibt der Adressmonitor kurz einen Logik-0-Impuls auf den Neuadressleiter 255. Die Verschlüsselungssteuerlogik 204 erkennt den Logikwert 1 von SB1 auf Leiter 251 und den Logikwert 1 von SB0 auf Leiter 252 und gibt in Übereinstimmung damit einen Logikwert 0 auf den Schlüsselleseabtastleiter 256 und einen Logikwert 0 auf den Ausgangsabtastleiter 259. Die Nullschaltung 206 erkennt den Logikwert 0 auf dem Schlüsselleseabtastleiter 256 und gibt infolgedessen die Adressbits A(2,3,4), die sie vom Bus 250-B empfängt, als Bits A(2,3,4) unverändert auf Bus 250-C. In Reaktion auf den kurzen Logik-0-Impuls auf der Neuadressleitung 255, gibt OCEPROM 201-2 Daten auf den Datenbus 250-D in Übereinstimmung mit der auf dem Adressbus 250-B und 250-C anstehenden Adresse. Wie durch die auf dem Modusbus 257 vorhandenen Signaiwerte festgelegt, können nun die Daten auf Datenbus 250-D nur auf einen von Datenbus 250-E oder Datenbus 250-F gegeben werden wie folgt. Die Verschlüsselungsschaltung 207 erkennt den Logikwert 0 der Ausgangsabtastleitung 259 und den Logikwert 1 der Konfigurationsbitleitung SB1 251, und wenn die Signaiwerte auf Modusbus 257 dementsprechend sind, gibt sie die Daten von Bus 250-D auf Bus 250-E, ohne sie zu verändern. Der Laufzeitsicherheitsmonitor 202 erkennt den Logikwert 1 von SB1-Leitung 251 und gibt dementsprechend einen Logikwert 1 auf die Entsperrleitung 253. Der Datenbusselektor 203 erkennt die Logikwerte 1 von allen Leitern SB1 251, SB0 252 und Entsperrung 253, und wenn die Signalwerte auf Modusbus 257 dementsprechend sind, gibt er Daten vom Bus 250-D ohne Änderungen auf Bus 250-F, wenn er so entsprechend den auf Status- und Zeitlagebus 254 vorhandenen Werten angewiesen wird.
Wenn die Konfigurationsbits SB1 uns SB0 beide den Logikwert 1 haben, werden keine speziellen Vorkehrungen getroffen, um das Programmieren von Daten des OCEPROM 201-2 zu verhindern. Unter diesen Umständen können in einem entsprechenden Operationsmodus Daten im OCEPROM 201-2 programmiert werden, indem eine Adresse auf Adressbus 250-A und Daten auf Datenbus 250-G präsentiert werden. Der Adressmonitor 205 gibt die von ihm auf Adressbus 250-A empfangene Adresse unverändert auf Bus 250-B weiter. Die Verschlüsselungssteuerlogik 204 liest den Logikwert 1 vom SB1-Leiter 251 und den Logikwert 1 von SB0-Leiter 252 und gibt dementsprechend einen Logikwert 0 auf den Schlüsselleseabtastleiter 256. Die Nullschaltung 206 erkennt den Logikwert 0 auf Schlüsselleseabtastleiter 256 und gibt dementsprechend die Adressbits A(2,3,4), die sie von dem Bus 250-B empfängt, als unveränderte Bits A(2,3,4) an Bus 250-C. Nach einem hinreichenden Adress- und Datenstabilisationsintervall wird ein kurzer Logikimpuls 0 an PGM-Leiter 262 angelegt. Dieser kurze Logikimpuls 0 veranlaßt die Verschlüsselungslogik 204, einen kurzen Logikimpuls O auf OPGM-Leiter 263 entsprechend dem Logikwert 1 des SB1-Leiters 251 und des Logikwertes 1 von SB0-Leiter 252 zu geben. OCEPROM 201-2 liest den kurzen Logikimpuls 0 auf OPGM-Leiter 263 und programmiert dementsprechend die Daten von Bus 250-G in die Stelle innerhalb OCEPROM 201-2 entsprechend dem Adresswert, der gleichzeitig von Bus 250-B und Bus 250-C präsentiert wird.
Wenn das Konfigurationsbit SB1 den Logikwert 1 hat und das Konfigurationsbit SB0 den Logikwert 0 hat, werden keine speziellen Vorkehrungen getroffen, um die Offenbarung des Inhalts von OCEPROM 201-2 im normalen Laufmodus zu verhindern. Unter diesen Umständen kann auf Daten, enthalten innerhalb OCEPROM 201-2, zugegriffen werden, indem ein entsprechender Adresswert auf Adressbus 250-A präsentiert wird. Der Adressmonitor 205 leitet die Adresse, die er auf Bus 250-A empfängt, unverändert auf Bus 250-B. Wenn dieser Adresswert nicht identisch mit dem vorherigen Adresswert ist, gibt der Adressmonitor 205 einen kurzen Logikimpuls 0 auf den Neuadressleiter 255. Die Verschlüsselungssteuerlogik 204 erkennt den Logikwert 1 von SB1-Leiter 251 und den Logikwert 0 von SB0-Leiter 252 und gibt infolgedessen einen Logikwert 0 auf den Schlüsselleseabtastleiter 256. Die Nullschaltung 20 erkennt den Logikwert 0 auf dem Schlüsselleseabtastleiter 256 und überführt die Adressbits A(2,3,4), die sie vom Bus 250-B empfängt, als Bits A(2,3,4) unverändert auf Bus 250-C. In Reaktion auf den kurzen Logikimpuls 0 auf dem Neuadressleiter 255 liefert OCEPROM 201-2 Daten an Datenbus 250-D entsprechend der Adresse, die auf Adressbus 250-B und 250-C ansteht. Der Laufzeitsicherheitsmonitor 202 liest den Logikwert 1 von SB1-Leiter 251 und stellt dementsprechend einen Logikwert 1 auf dem Entsperrleiter 253 zur Verfügung. Der Datenbusselektor 203 überprüft den Modusbus 257 um festzustellen, ob die integrierte Schaltung gegenwärtig im normalen Laufmodus ist, und, entsprechend den Logikwerten 1 auf dem SB1-Leiter 251 und Entsperrleiter 253 und in Übereinstimmung mit dem Logikwert auf dem SB0-Leiter 252, gibt die auf Datenbus 250-D vorhandenen Daten unverändert auf den Laufzeitdatenbus 250-F, wenn er entsprechend den Signalwerten, die auf dem Status- und Zeitlagebus 254 vorhanden sind, entsprechend angewiesen wird.
Wenn das Konfigurationsbit SB1 den Logikwert 1 hat und das Konfigurationsbit SB0 den Logikwert 0 hat, werden keine speziellen Vorkehrungen getroffen, um die Offenbarung des Inhalts von OCEPROM 201-2 in Betriebsmoden zu verhindern, die primär für das Programmieren oder Auslesen dieses Inhalts bestimmt sind. Diese Betriebsmoden sind oben beschrieben worden als alternativ zu dem normalen Laufmodus. Unter diesen Umständen kann auf Daten, enthalten im OCEPROM 201-2, zugegriffen werden, indem ein entsprechender Adresswert auf dem Adressbus 250-A präsentiert wird. Der Adressmonitor 205 überträgt die Adresse, der er auf Bus 250-A empfängt, unverändert auf Bus 250-B. Wenn dieser Adresswert nicht identisch ist mit dem vorherigen Adresswert, gibt der Adressmonitor 205 kurz einen Logik-0-Impuls auf den Neuadressleiter 255. Die Verschlüsselungssteuerlogik 204 erkennt den Logikwert 1 auf SB1-Leiter 251 und den Logikwert 0 auf SB0-Leiter 252 und überträgt demgemäß einen Logikwert 0 auf dem Schlüsselleseabtastleiter 256 und einen Logikwert 0 auf Ausgangsabtastleiter 259. Die Nullschaltung 206 erkennt den Logikwert 0 auf dem Schlüsselleseabtastleiter 256 und überträgt entsprechend die Adressbits A(2,3,4), die sie vom Bus 250-B empfängt, jeweils unverändert auf Bus 250-C als Bits A(2,3,4). In Reaktion auf den kurzen Logikimpuls 0 auf dem Neuadressleiter 255 liefert OCEPROM 201-2 Daten auf Datenbus 250-D entsprechend der Adresse, die auf dem Adressbus 250-B und 250-C anliegt. Wie durch die Signalwerte bestimmt, die auf dem Modusbus 257 anstehen, können die Daten, die nun auf Bus 250-D vorhanden sind, nur auf einen der Datenbusse 250-E oder Datenbus 250-F übertragen werden wie folgt. Die Verschlüsselungsschaltung 207 erkennt den Logikwert 0 des Ausgangsabtastleiters 259 und den Logikwert 1 des Konfigurationsbitleiters 251 für SB1 und, wenn die Signalwerte auf dem Modusbus 257 angemessen sind, gibt sie die Daten vom Bus 250-D unverändert auf Bus 250-E aus. Der Laufzeitsicherheitsmonitor 202 erkennt den Logikwert 1 von SB1-Leiter 251 und legt dementsprechend einen Logikwert 1 auf den Entsperrleiter 253. Der Datenbusselektor 203 erkennt den Logikwert 1 auf SB1-Leiter 251, den Logikwerk 0 auf SB0-Leiter 252 und den Logikwert 1 auf Entsperrleitung 253, und wenn die Signalwerte auf dem Modusbus 257 dementsprechend sind, legt er die Daten von Bus 250-D unverändert auf Bus 250-F, wenn er entsprechend den Signalwerten auf dem Status- und Zeitlagebus 254 angewiesen wird.
Wenn das Konfigurationsbit SB1 den Logikwert 1 hat und das Konfigurationsbit SB0 den Logikwert 0 hat, wird die Verschlüsselungssteuerlogik 204 keinen Logikimpuls 0 auf den OPGM-Leiter 263 legen, unabhängig vom Wert auf PGM-Leiter 262, womit wirksam das Programmieren von OCEPROM 201-2 verhindert wird.
Wenn Konfigurationsbit SB1 Logikwert 0 und Konfigurationsbit SB0 Logikwert 1 haben, werden spezielle Vorkehrungen im Normallaufmodus getroffen, um unautorisierte Offenbarung des Inhalts von OCEPROM 201-2 zu verhindern. In Übereinstimmung mit dem Logikwert 0 von SB1 überprüft der Laufzeitsicherheitsmonitor 202 die Signalwerte auf dem Status- und Zeitlagebus 254, urn die Quelle jedes Operationscodeabrufs aufzuzeichnen. Wenn ein bestimmter Operationscode vom OCEPROM 201-2 abgerufen wird, wird der Laufzeitsicherheitsmonitor 202 einen Logikwert 1 auf den Entsperrleiter 253 legen, sobald dieser Operationscode mit der Abarbeitung beginnt, wodurch dem Datenbusselektor 203 ermöglicht wird, Operandendaten vom Datenbus 250-D auf Bus 250-F zu transferieren, wie dies erforderlich ist, um den Operationscode auszuführen. Wenn ein bestimmter Operationscode vom NOCEPROM abgerufen wird, wird der Laufzeitsicherheitsmonitor 202 keinen Logikwert 1 auf den Entsperrleiter 253 während des Abarbeitens des Operationscodes legen, womit verhindert wird, daß der Datenbusselektor 203 irgendwelche Daten vom Bus 250-D auf 250-F überträgt. Auf diese Weise wird der Lesezugriff auf OCEPROM 201-2 gesperrt für irgendwelche Software, die vom NOCEPROM ausgeführt wird.
Wenn der Wert des Konfigurationsbits SB1 logisch 0 ist und der Wert des Konfigurationsbit SB0 logisch 1 ist, werden spezielle Vorkehrungen getroffen, um die Offenbarung des Inhalts von OCEPROM 201-2 in Betriebsmoden zu beschränken, die primär für das Programmieren oder Auslesen dieses Inhalts bestimmt sind. Diese Betriebsmoden sind oben als Alternativen zu dem normalen Laufmodus beschrieben worden. Unter diesen Umständen ist die Verifikation von Speicherstellen innerhalb OCEPROM 201-2 zulässig, und der Inhalt solcher Speicherstellen wird vor der Offenbarung verschlüsselt. Um die Verifikation durchzuführen, wird auf dem Adressbus 250-A eine Adresse präsentiert. Wenn diese Adresse nicht identisch mit der vorherigen Adresse ist, liefert der Adressmonitor 205 kurz einen Logikwert 0 als Impuls auf die Neuadressleitung 255. Dieser Impuls initialisiert die Verschlüsselungssteuerlogik 204 und bringt sie dazu, die folgenden Ausgangswerte zu erzeugen: Schlüsselleseabtastleiter 256 mit Logikwert 0, Datenlatchabtastleiter 258 mit Logikwert 1, Ausgangsabtastleiter 259 mit Logikwert 0, nstart-Leseleitung 261 mit Logikwert 1. Der Adressmonitor 205 gibt die von ihm auf Bus 250-A empfangene Adresse unverändert auf Bus 250-B weiter. Da der Wert der Schlüsselleseabtastung 256 jetzt logisch 0 ist, hat die Nullschaltung 206 keinen Einfluß auf die Adressbits A(2,3,4) und präsentiert diese Bits dem Bus 250-C unverändert. In Reaktion auf den logischen 0-Impuls auf der Neuadressleitung 255, erzeugt OCEPROM 201-2 Daten für Bus 250-D entsprechend der Adresse, kombiniert von Bus 250-B und 250-C. Nach Belassen von Zeit für diese Daten, um sich bis zu ihrem Ziel fortzupflanzen, erzeugt OCEPROM 201-2 einen Logikwert 1 auf der Datenausbreitungsleitung 260. Dies bewirkt, daß die Verschlüsselungssteuerlogik 204 einen Logikwert 0 auf der Datenlatchabtastleitung 258 erzeugt, was bewirkt, daß die Daten auf Bus 250-D von der Datenlatchschaltung 208 zwischengespeichert (gehalten) werden. Unmittelbar danach erzeugt die Verschlüsselungssteuerlogik 204 einen Logikwert 1 auf dem Schlüsselleseabtastleiter 256, um ein Verschlüsselungsschlüsselbyte vom OCEPROM 201-2 zu lesen. Die Nullschaltung 206 erkennt den Logikwert 1 auf dem Schlüsselleseabtastleiter 256 und erzeugt dementsprechend einen Logikwert 0 auf jedem der drei Adressbits des Adressbusses 250-C. Unmittelbar danach erzeugt die Verschlüsselungssteuerlogik 204 einen kurzen Logikimpuls 0 auf dem nstart- Leseleiter 261. Dies bringt OCEPROM 201-2 dazu, den Logikwert 0 auf dem Datenausbreitungsleiter 260 zu erzeugen und Daten für den Datenbus 250-D entsprechend der Adresse, kombiniert von Bus 250-B und von Bus 250-C, zu erzeugen, der gegenwärtig den Logikwert 0 hat. Nach Verstreichenlassen von Zeit, daß diese Daten sich zu ihrer Bestimmung ausbreiten können, und für den Verschlüsselungsschaltkreis 207, um die in der Datenlatchschaltung 208 gespeicherten Daten und auf Bus 261 präsentierten Daten mit dem Verschlüsselungsschlüsselwert auf Bus 250-D zu verschlüsseln, erzeugt OCEPROM 201-2 einen Logikwert 1 auf der Datenausbreitungsleitung 260. Unmittelbar danach erzeugt die Verschlüsselungssteuerlogik 204 einen Logikwert 1 auf Ausgangsabtastleiter 259, was die Verschlüsselungsschaltung 207 dazu bringt, die verschlüsselten Datenwerte auf Datenbus 250-E zu erzeugen. Wenn der Modusbus 257 von entsprechendem Wert ist, können die verschlüsselten Datenwerte nun auf Bus 250-E dem Laufzeitdatenbus 250-F verfügbar gemacht werden, und zwar über Selektor 203, wenn dieser dementsprechend durch die Signalwerte auf dem Status- und Zeitlagebus 254 angewiesen wird. Wenn zu irgendeinem Zeitpunkt während des obigen Verschlüsselungsprozesses der Adresswert auf Bus 250-A geändert wird, wird der Adressmonitor 205 kurz einen Logikimpuls 1 auf dem Neuadressleiter 255 erzeugen, was die Verschlüsselungssteuerlogik 204 dazu bringt, den Verschlüsselungsprozeß zu unterbrechen und einen neuen mit dem neuen Adresswert zu beginnen. In diesem Falle werden keine Daten von dem angehaltenen Verschlüsselungsprozeß auf Bus 250-E verfügbar gemacht, wodurch das beabsichtigte Sicherheitsniveau aufrechterhalten wird. Wenn der obige Verschlüsselungsprozeß weiter laufengelassen wird bis zur Beendigung durch Aufrechterhalten eines konstanten Adresswertes auf Bus 250-A über eine hinreichende Zeitperiode, kann ein zusätzliches verschlüsseltes Datenbyte angefordert werden, indem dann die entsprechenden Adresswerte auf Bus 250-A präsentiert werden.
Wenn das Konfigurationsbit SB1 den Logikwert 0 und das Konfigurationsbit SB0 den Logikwert 1 hat, wird die Verschlüsselungssteuerlogik 204 keinen Logikimpuls-O-opgm-Leiter 263 zuführen, unabhängig von dem Wert auf dem PGM-Leiter 262, womit wirksam das Programmieren von OCEPROM 201-2 verhindert wird.
Wenn der Leiter 251 das Konfigurationsbit SB1 mit Logikwert 0 führt und der Leiter 252 das Konfigurationsbit SB0 mit Logikwert 0 führt, werden spezielle Vorkehrungen im normalen Laufmodus getroffen, um die unautorisierte Offenbarung des Inhalts von OCEPROM 201-2 zu verhindern. In Übereinstimmung mit dem Logikwert 0 von SB1-Leiter 251 überprüft der Laufzeitsicherheitsmonitor 202 die Signalwerte auf dem Status- und dem Zeitlagebus 254, um die Quelle jeder Betriebscodeanforderung aufzuzeichnen. Wenn ein bestimmter Betriebscode vom OCEPROM 201-2 abgefordert wird, liefert der Laufzeitsicherheitsmonitor 202 einen Logikwert 1 auf die Entsperrleitung 253, sobald dieser Betriebscode mit der Abarbeitung beginnt, wodurch zugelassen wird, daß der Datenbusselektor 203 Operandendaten vom Datenbus 250-D auf Bus 250-F transferiert, wie dies für die Abarbeitung des Operationscodes erforderlich ist. Wenn ein bestimmter Operationscode von NOCEPROM abgefordert wird, liefert der Laufzeitsicherheitsmonitor 202 keinen Logikwert 1 auf die Entsperrleitung 253 während der Abarbeitung dieses Betriebscodes, wodurch der Datenbusselektor 203 gehindert ist, irgendwelche Daten vom Bus 250-D auf Bus 250-F zu transferieren. Auf diese Weise wird der Lesezugriff auf OCEPROM 201-2 für irgendwelche Software gesperrt, die von NOCEPROM abarbeitet.
Wenn der Wert des Konfigurationsbits SB1 logisch 0 ist und der Wert des Konfigurationsbits SB0 logisch 0 ist, ist die Verifikation (Auslesung) von Speicherstellen innerhalb OCEPROM 201-2 in Betriebsmoden unterbunden, die primär dazu bestimmt sind, deren Inhalt zu programmieren oder auszulesen. Dementsprechend erzeugt die Verschlüsselungssteuerlogik 204 keinen Logikwert 1 auf dem Ausgangsabtastleiter 259, und die Verschlüsselungsschaltung 207 überträgt keinerlei Daten von Datenbus 250-D auf Datenbus 250-E. Demgemäß macht der Selektor 203 keine Daten, die auf Datenbus 250-D anstehen, für den Laufzeitdatenbus 250-F verfügbar.
Wenn das Konfigurationsbit SB1 Logikwert 0 und Konfigurationsbit SB0 Logikwert 0 haben, wird die Verschlüsselungssteuerlogik 204 keinen Logikimpuls 0 auf OPGM-Leiter 263 legen, unabhängig vom Wert auf PGM-Leiter 262, womit wirksam das Programmieren von OCEPROM 201-2 verhindert wird.
Es ist hier von Interesse, daß ein Vorteil gegenüber dem Stand der Technik das Ausmaß ist, in welchem die Schaltungen und Strukturen der Ausführungsform der Figur 3, erforderlich für den Prozeß der Datenverschlüsselung, gegen irgendwelche potentiellen Eindringlinge isoliert sind. Wie beim Stand der Technik, dienen die Umhüllung der integrierten Schaltung und die physikalischen Abmessungen derselben dazu, dramatisch das Niveau der Schwierigkeit zu erhöhen, das beim Umgehen des Verschlüsselungsschemas vorliegt. Zusätzlich dazu werden nur zwei Signale durch die Verschlüsselungsstrukturen der Figur 3 verwendet, die ohne weiteres extern bezüglich der integrierten Schaltkreisumhüllung steuerbar sind. Diese Signale sind (1) der Adressbus 250-A und (2) die Gleichleistung, die erforderlich ist, um die Verschlüsselungsschaltungen zu betreiben. Wie vorerwähnt, bewirken irgendwelche Änderungen im Wert des Adressbus 250-A, daß die Verschlüsselungssteuerlogik 204 reinitialisiert wird, womit wirksam die Verschlüsselung des präsenten Datenbytes unterbrochen wird und eine neue mit dem neuen Adresswert beginnt. Änderungen in dem Gleichleistungssignal, erforderlich zum Betreiben dieser Schaltungen, bringt diese dann dazu, entweder schneller oder langsamer zu arbeiten. Unter diesen Umständen jedoch werden alle Schaltungen, enthalten in der integrierten Schaltungspackung, ihre Geschwindigkeit im gleichen Ausmaß erhöhen oder verhindern. Es ist demgemäß nicht möglich, konsistent die Verschlüsselungssteuerlogik 204 schneller oder langsamer als OCEPROM 201-2 arbeiten zu lassen. Dies dient dazu, die Integrität unseres Verschlüsselungsmechanismus aufrechtzuerhalten. Alle anderen Signale, die verwendet werden, um die Verschlüsselungsschaltungen arbeiten zu lassen, werden innerhalb des integrierten Schaltkreisgehäuses abgeleitet.
Von besonderem Interesse ist in einer Ausführungsform, daß wir jegliche externe steuerbare Takt-, Zeitlage- oder Synchronisationssignale eliminiert haben, die irgendwie verwendet würden, um die Art und Weise, in der die Verschlüsselung ausgeführt wird, zu beeinflussen. Um diese Eliminierung zu bewirken, haben wir die Verschlüsselungssteuerlogik 204 gemäß den vorliegenden Praktiken asynchroner sequentieller Schaltungsauslegung konstruiert. Von besonderem Interesse ist in dieser Ausführungsform die Verwendung der Signalneuadresse 255, um die Verschlüsselungssteuerlogik 204 zu reinitialisieren und um OCEPROM 201-2 dazu zu bringen, neue Daten auf dem Datenbus 250-D zu erzeugen. Es ist festzuhalten, daß das Signal neue Adresse 255 kein Entsperrsignal für OCEPROM 201-2 ist, sondern nur anzeigt, daß ein neuer Adresswert präsentiert worden ist. Die Verwendung dieses Signals in der Art und Weise, die wir gewählt haben, hindert jeden Eindringling daran, die Kontrolle über den Schlüsselwert auszuüben, der verwendet wird, um das angeforderte Datenbyte zu verschlüsseln. Dies mag früher durch Ändern der extern präsentierten Adresse durchgeführt worden sein, gerade wenn die Verschlüsselungssteuerlogik 204 OCEPROM 201-2 anwies, einen Verschlüsselungsschlüsselwert zu erzeugen. Von zusätzlichem Interesse ist in dieser Ausführungsform die Verwendung des Datenausbreitungsleiters 260, erzeugt durch OCEPROM 201-2. Das Datenausbreitungssignal zeigt an, daß Daten, angefordert von OCEPROM 201-2, bereitgestellt worden sind und ein hinreichendes Intervall gehabt haben, um sich längs der vorgesehenen Signalpfade zu ihrem Bestimmungsort auszubreiten. Die Verwendung dieses Signals hat uns ermöglicht, die externe Abhängigkeit von einem Zeitlage- oder Synchronisationssignal zu eliminieren. Von zusätzlichem Interesse ist in dieser Ausführungsform die Verwendung des Signals nstart-Lesesignals (auf Leiter 261), daß es der Verschlüsselungssteuerlogik 204 erlaubt, OCEPROM 201-2 anzuweisen, einen Verschlüsselungsschlüsselwert zu erzeugen. Diese drei Signale bei gemeinsamer Verwendung liefern ein neuartiges Mittel für die Steuerung des Prozesses der Verschlüsselung innerhalb eines einzigen integrierten Schaltkreisgehäuses. Keines dieser Signale ist direkt extern bezüglich der integrierten Schaltkreispackung steuerbar, und ihre gemeinsame Anwendung reduziert dramatisch die Verletzbarkeit dieses Verschlüsselungsmechanismus.

Anwendung der verschlüsselten Verifikation

Wenn eine integrierte Schaltung, aufgebaut gemäß der Lehre dieser Erfindung, konfiguriert wird, um verschlüsselte Verifikation durchzuführen, werden vom OCEPROM angeforderte Daten vor der Offenbarung verschlüsselt. Die Adresse des angeforderten Datenbytes wird von dem Anforderer bereitgestellt. Gemäß der Erfindung verwendet das Verschlüsselungsverfahren Bytes des Benutzercodes, gespeichert im OCEPROM als ein Verschlüsselungsschlüssel, wodurch keine Abspeicherung und Verwendung eines separaten Verschlüsselungsschlüssels erforderlich ist.
Um die Verschlüsselung eines angeforderten Datenbytes vor der Offenbarung zu bewirken, steuern auf dem Chip befindliche Schaltungen den folgenden Prozeß. Das angeforderte Datenbyte wird abgerufen und in einer zeitweiligen Speicherstelle gespeichert, dem "Datenregister". Die Adresse, bereitgestellt von dem Anfordernden, wird geändert, indem die Adressbits A&sub2;, A&sub3;, A&sub4; auf Null gesetzt werden. Diese Bits werden identifiziert durch Zählen von dem niedrigststelligen Ende des Adressfelds, beginnend mit dem Adressbit A&sub0;. Die neugebildete Adresse wird verwendet. um ein anderes Byte von OCEPROM abzurufen, das als Verschlüsselungsschlüsselbyte eingesetzt wird. Das Verschlüsselungsschlüsselbyte wird bitweise EXKLUSIV-NICHT-ODER-verknüpft mit dem in dem Datenregister gespeicherten Byte. Das bedeutet, daß das Bit K&sub0; des Verschlüsselungsschlüsselbytes mit Bit D&sub0; des Datenregisters EXKLUSIV-NICHT-ODER-verknüpft wird, das Bit K&sub1; des Schlüsselbytes mit dem Bit D&sub1; des Datenregisters EXKLUSIV-NICHT-ODER-verknüpft wird und so weiter. Der resultierende Wert wird dann als verschlüsselter Wert des angeforderten Datenbytes ausgegeben.
Ein Beispiel einer Ausführungsform dieser Verschlüsselungstechnik wird nun unter Bezugnahme auf Tabelle 4 wiedergegeben. Es sei angenommen, daß das von dem OCEPROM abgeforderte Datenbyte die Adresse COFF hex hat und den Datenwert AC hex. Das abgeforderte Datenbyte wird abgerufen und im Datenregister gespeichert. Die Adresse wird dann geändert auf den Wert COE3 hex. Das unter dieser Adresse abgelegte Byte wird abgerufen und bitweise mit dem im Datenregister gespeicherten Datenbyte EXKLUSIV-NICHT-ODER-verknüpft. Es sei angenommen, daß das Byte unter der Adresse COE3 hex den Wert 8B hex hat. Der resultierende verschlüsselte Wert ist D8 hex. Hierbei ist von Interesse, daß gemäß der Erfindung in dem verschlüsselten Verifikationsbetriebsmodus die Schlüsselbytes nicht durch einen unautorisierten Benutzer erkannt werden können, weil jedes Schlüsselbyte für seine eigene Verschlüsselung verwendet wird, was zu einem verschlüsselten Ausgang von Logik 1 for jedes Bit führt. Dies ist klar ein deutlicher Vorteil gegenüber Verfahren nach dem Stand der Technik, welche die Adressdaten als Verschlüsselungsschlüssel verwendet, was inhärent einem einzigen Programm bekannt ist. TABELLE 4
Natürlich kann irgendeine gewünschte Art und Weise der Auswahl von Information, gespeichert in dem auf dem Chip befindlichen Speicher, als Verschlüsselungsschlüssel verwendet werden, beispielsweise indem man eine unterschiedliche Kombination von Adressbits auf ausgewählte Werte setzt, etwa alle auf Eins, alle auf Null oder eine Kombination von Einsen und Nullen. Alternativ kann ein ausgewählter Satz von Adressbits verändert werden durch Ausführen einer logischen oder arithmetischen Operation an ihm, wobei ausgewählte Bits in der Adressspeicherstelle zu lesen sind. Mit derselben Berechtigung kann irgendeine gewünschte Art und Weise der Verschlüsselung der Daten unter Verwendung des Verschlüsselungsschlüssels verwendet werden, beispielsweise durch Ausführen von arithmetischen und/oder logischen Funktionen unter Verwendung des Datenbytes und des Schlüsselbytes. Darüber hinaus kann eine solche Verschlüsselung vorgesehen werden, die alle Bits oder alternativ ein oder mehr Bits unverschlüsselt läßt. Falls gewünscht, kann eine Auswahl bezüglich der zu verschlüsselnden Bits sich mit der Zeit ändern, beispielsweise abhängig von Daten, die in dem gewünschten Datenbyte enthalten sind und/oder entsprechend dem Wert des Verschlüsselungsschlüssels. Darüber hinaus können in einer alternativen Ausführungsform die Bits des Schlüsselbytes im wesentlichen verwürfelt werden, indem man ihre Ordnung vor ihrer Verwendung zum Verschlüsseln des Datenbytes ändert.

Deterministische Fehlerisolation

Unter Bezugnahme auf Figur 4 beschreiben wir, wie das besondere Verfahren der Verschlüsselung, das wir in einer Ausführungsform gewählt haben, die deterministische Isolation von Bitfehlern innerhalb des geschützten Speichersegments ohne Offenbarung der innerhalb des geschützten Segments enthaltenen Information ermöglicht. Figur 4 detailliert eine Ausführungsform der Paarung von Verschlüsselungsschlüsselbytes mit Datenbytes. Der verschlüsselte Speicherausgang wird generell mit einem Testvektor oder einem vertrauenswürdigen Strom verschlüsselter Daten verglichen. Diskrepanzen in diesen beiden Datenbyteströmen (Ungleichheiten) indizieren einen Fehler in entweder dem Testvektor oder in den verschlüsselten Daten, abgebaut aus dem Speicher. Wenn solche Diskrepanzen entdeckt werden und der Testvektor hat sich als korrekt erwiesen, schließen wir, daß der verschlüsselte Datenstrom fehlerhaft ist. Wir definieren einen Bytefehler als einen Zustand, bei dem ein oder mehrere Bits innerhalb des Bytes den falschen Binärwert haben - jeder von diesen wird als ein Bitfehler bezeichnet. Jedes Schlüsselbyte codiert 7 Datenbytes und sich selbst. Für ein bestimmtes 32-Byte-Segment können wir ein Schlüsselbyte KB&sub1; wählen und seine zugeordneten Datenbytes DB&sub1;&sub1;-DB&sub1;&sub7; für die folgende Diskussion. Die Fehlermoden, demonstriert in einem bestimmten Bytestrom, fallen generell in eine von 3 folgenden Klassen.
1) Einzelbitfehler in einem Datenbyte von dem Satz von Bytes (DB&sub1;&sub1;..,DB&sub4;&sub7;)
2) Einzelbitfehler in einem Schlüsselbyte von dem Satz von Bytes (KB&sub1;, KB&sub2;, KB&sub3;, KB&sub4;)
3) Doppelbitfehler, umfassend einen Fehler des Typs (1) und einen Fehler des Typs (2) derart, daß das Schlüssel- und Datenbyte durch das gewählte Verschlüsselungsmuster einander zugeordnet sind, und derart, daß die beiden fehlerhaften Bits dieselbe Relativposition innerhalb ihrer entsprechenden Bytes aufweisen. Ein Beispiel ist in Tabelle 5 wiedergegeben: Tabelle 5
Die indizierten Bits bilden einen Doppelbitfehler.
Einzelbitfehler in einem Datenbyte (Fehlermodus 1) sind einfach erfaßbar, weil sie nicht gleich ihren Gegenstücken in dem Testvektor sind. Mit einer Rückschau auf die Funktion, gewählt für die Verschlüsselung (EXKLUSIV-NICHT-ODER), wie in Tabelle 6 gezeigt, kann es zunächst so erscheinen, daß Einzelbitfehler in einem Schlüsselbyte unerkennbar sind (da jedes Schlüsselbyte für seine eigene Verschlüsselung verwendet wird - das Ergebnis also immer eine "1" sein wird). Tabelle 6
Es jedoch daran zu erinnern, daß jedes Schlüsselbyte auch 7 Datenbytes verschlüsselt. Der Schlüsseleinzelbitfehler wird repräsentiert als ein Datenbitfehler in jedem dieser 7 Datenbytes. Er wird als alleiniger Fehler durch die Tatsache identifiziert, daß jeder dieser 7 Datenbitfehler dieselben relativen Bitpositionen innerhalb der entsprechenden Bytes aufweist.
Das traditionelle Problem bei der Entdeckung von Doppelbitfehlern (Fehlermodus 3) bei Verschlüsselungsmechanismen, die eine EXKLUSIV- ODER/EXKLUSIV-NICHT-ODER-Verknüpfung verwenden, besteht darin, daß ein bestimmtes Schlüsselbyte nur ein Datenbyte codiert. Das bedeutet, daß der Fehlermodus 3 unerkennbar würde. Bei dem vorliegenden Verschlüsselungsschema manifestiert der Fehlermodus 3 sich selbst als ein Einzelbitfehler in jedern der 6 verbleibenden Datenbytes, zugeordnet dem jeweils fehlerbehafteten Schlüsselbyte/Bit. Als Beispiel wird auf den folgenden Vergleich von Testvektor und verschlüsselten Speicherdaten Bezug genommen.
Der korrekte verschlüsselte Datentestvektor wird mit dem verschlüsselten Datenstrom verglichen, um den Doppelbitfehler zu entdecken.
Dieser Ansatz für VERIFIKATION DER VERSCHLÜSSELUNG ermöglicht, daß die geschützte Information als ihr eigener VERSCHLÜSSELUNGSSCHLÜSSEL verwendet wird, wodurch der Benutzer nicht gezwungen ist, einen separaten Satz von Verschlüsselungsschlüsselbytes bereitzustellen, zu programmieren oder sicher aufzubewahren. Er unterstützt die deterministische Fehlerisolation, indern das genaue Fehlerbit, falls erforderlich, gefunden werden kann. Die Daten dienen als ihr eigener Verschlüsselungsschlüssel, so daß keine zusätzlichen Schaltkreise oder Oberfläche des integrierten Schaltkreises benötigt wird, um einen oder mehrere Sicherheitsschlüssel zu halten oder um einen Pseudozufallszähler zu schaffen, der eine Varietät von Verschlüsselungsschlüsseln, ausgehend von einem Startwert, erzeugt. Dieser Ansatz ermöglicht dem Benutzer, die verschlüsselte Version seines Programms für Verifikationszwecke wie Felddiagnose zu halten - dies ist inhärent sicherer als das Halten einer unverschlüsselten Version. Dieser Ansatz "versagt allmählich" - wenn irgendeines der Schlüsselbytes entdeckt wird, werden nur 8 Bytes der geschützten Daten offenbart. Diese 8 Bytes sind nicht benachbart und werden deshalb wahrscheinlich nicht einen vollständigen Rechnerbefehl offenbaren.
Die Verwendung der hier beschriebenen Speicherschutzarchitektur behält die Systemauslegungsflexibilität bei, wie sie auch ermöglicht, daß ein Rechnerprozessor entweder von einem internen Speicher arbeitet (wie man ihn bei einer Mikrosteuereinheit findet) oder von externem Speicher, ohne einen Kompromiß hinsichtlich der Sicherheit des geschützten Speichers eingehen zu müssen. Die Ausführung der spezifischen Schaltungen, die hier beschrieben sind, reduziert dramatisch die Verletzbarkeit dieser Speicherschutzarchitektur, da kein extern abgeleitetes Synchronisationssignal für den Prozeß der Verschlüsselung benötigt wird.
Das bestimmte hier wiedergegebene Beispiel unterteilt den geschützten Speicherinhalt in 32 Bytesegmente für die Verschlüsselungsverifikation. Jedes dieser 32 Bytesegmente wird durch eine 4 Bytetabelle verschlüsselt, die sich an der "Basis" des Segments befindet, wie in Figur 5 wiedergegeben. Alle 32 Bytesektionen der Ausgangsdaten sind schlüsselunabhängig.

Claims

1. Eine Dateneinrichtung, umfassend:

Speichermittel für das Speichern von Daten;

einen Adressenbus für den Empfang einer Datenadresse, die eine Stelle innerhalb der Speichermittel definiert;

einen Datenbus, auf welchem eines der genannten Daten, abgespeichert innerhalb des Speichermittels an einer Stelle, definiert durch die Datenadresse, vorgesehen ist;

Mittel für das Bereitstellen einer Schlüsseladresse, basierend auf der Datenadresse, welche Schlüsseladresse eine Stelle eines anderen der genannten Daten innerhalb des Speichermittels definiert, welches andere Datum als ein Verschlüsselungsschlüssel in Verbindung mit der genannten Adresse dient; und

Mittel für das Verschlüsseln des Datums mit dem Verschlüsselungsschlüssel, um ein verschlüsseltes Datum auf dem Datenbus bereitzustellen.

2. Eine Dateneinrichtung nach Anspruch 1, bei der die Mittel für das Bereitstellen einer Schlüsseladresse Mittel für das Verändern der Datenadresse zum Bereitstellen der Schlüsseladresse umfaßt.

3. Eine Dateneinrichtung nach Anspruch 2, bei der die Schlüsseladresse bereitgestellt wird durch Setzen eines oder mehrerer Bits der Datenadresse auf vorbestimmte Werte.

4. Eine Dateneinrichtung nach Anspruch 2, bei der die Schlüsseladresse bereitgestellt wird durch Ausführen logischer oder arithmetischer Funktionen an einem oder mehreren Bits der Datenadresse.

5. Eine Dateneinrichtung nach Anspruch 1, bei der die Mittel für das Verschlüsseln Mittel für das logische oder arithmetische Kombinieren eines oder mehrerer Bits der Daten und des Verschlüsselungsschlüssels umfaßt.

6. Eine Dateneinrichtung nach Anspruch 3, bei der sich die Auswahl von Bits, die als das eine oder mehrere Bits dienen, für unterschiedliche Datenadressen ändert.

7. Eine Dateneinrichtung nach Anspruch 6, bei der die Auswahl des einen oder mehreren Bits abhängt von dem Wert der Daten und/oder der Datenadresse.

8. Eine Dateneinrichtung nach Anspruch 4, bei der die Auswahl von Bits, die als das eine oder mehrere Bits dienen, abhängt vom Wert der Daten und/oder der Datenadresse.

9. Eine Dateneinrichtung nach Anspruch 8, bei der die Auswahl des einen oder mehreren Bits abhängt von dem Wert der Daten und/oder der Datenadresse.

10. Eine Dateneinrichtung nach Anspruch 5, bei der die Auswahl des einen oder mehreren Bits abhängt von dem Wert der Daten und/oder der Datenadresse.

11. Ein Verfahren zum Verschlüsseln von Daten, umfassend die Schritte:

Empfangen einer Datenadresse, die eine Stelle von einem der Daten innerhalb eines Speichermittels, das zu verschlüsselnde Daten enthält, definiert;

Bereitstellen einer Schlüsseladresse, basierend auf der Datenadresse, welche Schlüsseladresse eine Stelle eines anderen der Daten innerhalb des Speichermittels definiert, welche anderen Daten als ein Verschlüsselungsschlüssel dienen; und

Verwenden des Verschlüsselungsschlüssels zum Verschlüsseln der Daten, wodurch verschlüsselte Daten bereitgestellt werden.

12. Ein Verfahren nach Anspruch 11, bei dem der Schritt der Bereitstellung einer Schlüsseladresse den Schritt der Veränderung der Datenadresse zum Bereitstellen der Schlüsseladresse umfaßt.

13. Ein Verfahren nach Anspruch 12, bei dem der Schritt der Veränderung der Datenadresse zum Bereitstellen der Schlüsseladresse den Schritt des Setzens eines oder mehrerer Bits oder der Datenadresse auf vordefinierte Werte umfaßt.

14. Ein Verfahren nach Anspruch 12, bei dem der Schritt der Veränderung der Datenadresse zum Bereitstellen der Schlüsseladresse den Schritt der Ausführung einer logischen oder arithmetischen Funktion an einem oder mehreren Bits der Datenadresse umfaßt.

15. Ein Verfahren nach Anspruch 11, bei dem der Schritt der Verschlüsselung das logische oder arithmetische Kombinieren eines oder mehrerer Bits der Daten und des Verschlüsselungsschlüssels umfaßt.

16. Eine Dateneinrichtung nach Anspruch 1, bei dem die Dateneinrichtung einen integrierten Schaltkreis umfaßt und das Mittel für das Verschlüsseln in Reaktion auf mindestens ein Steuersignal arbeitet, das nicht ohne weiteres extern bezüglich des integrierten Schaltkreises verfügbar ist.

17. Eine Dateneinrichtung nach Anspruch 16, bei der das Mittel für das Verschlüsseln asynchron arbeitet.