JP4469783B2 - メモリ保護装置、メモリ保護システムおよびメモリ保護方法 - Google Patents
メモリ保護装置、メモリ保護システムおよびメモリ保護方法 Download PDFInfo
- Publication number
- JP4469783B2 JP4469783B2 JP2005342135A JP2005342135A JP4469783B2 JP 4469783 B2 JP4469783 B2 JP 4469783B2 JP 2005342135 A JP2005342135 A JP 2005342135A JP 2005342135 A JP2005342135 A JP 2005342135A JP 4469783 B2 JP4469783 B2 JP 4469783B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- access key
- parity
- data
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Storage Device Security (AREA)
Description
図1は、実施の形態1にかかるメモリ保護装置1の全体構成を示すブロック図である。メモリ保護装置1は、保護処理装置10と、プロセッサ20と、メモリコントローラ30と、メモリ40とを備えている。メモリコントローラ30とプロセッサ20とはプロセッサバス21を介して接続している。保護処理装置10は、メモリコントローラ30とメモリ40の間に挿入する独立の装置である。より具体的には、独立のLSI(Large Scale Integration)チップとして実装されてもよい。
次に、実施の形態2にかかるメモリ保護装置1について説明する。実施の形態2にかかるメモリ保護装置1においては、アクセスするメモリアドレスごとにアクセスキーが設定されている。
次に、実施の形態3にかかるメモリ保護装置1について説明する。実施の形態1および実施の形態2にかかるメモリ保護装置1においては、アクセスキーは任意に設定されたが、実施の形態3にかかるメモリ保護装置1においては、異なるアクセスキーでの読み出しをECCによって検出可能となるように、各アクセスキーを設定する。
実施の形態4にかかるメモリ保護装置1は、メモリ40のデータが不正に読み出されるのを防ぐようなアクセスキーを設定する。他の形態にかかるメモリ保護装置1においては、ECCのための情報とメモリ40保護のための情報を排他的論理和で重ねて記録している。したがって、正しいアクセスキーで読み出している限り、ECCの誤り検出/訂正は従来どおり動作し、メモリが1誤りを起こした場合は訂正され、2誤りを起こした場合は検出される。
次に、実施の形態5にかかるメモリ保護装置1について説明する。他の実施の形態において説明したようにアクセスキーとの排他的論理和をメモリ40に格納することにより他のプロセスからのアクセスを制限することができる。ただし、さらにメモリエラーにより例えば2誤りが3誤り(1誤り)となり訂正されて出力される場合が想定される。この場合には、正しいデータは読み出されないが、読み出されたデータには部分的に正しいデータが含まれている。
次に、実施の形態6にかかるメモリ保護装置1について説明する。他の実施の形態にかかるメモリ保護装置1においては、アクセスキーはプロセッサ側においてオペレーティングシステムなどが生成し、保護処理装置10のアクセスキーレジスタ110に設定したが、実施の形態6にかかるメモリ保護装置1においては、保護処理装置10がアクセスキーを生成する。
次に、実施の形態7にかかるメモリ保護装置1について説明する。実施の形態3において説明したように、64ビットのデータに8ビットのパリティをつける場合、有効なアクセスキーの数は最大128個である。実施の形態7にかかるメモリ保護装置1は、メモリのデータ幅を変えずにこの数を増やすべく、複数のアクセスキーを組み合わせて使う。
10 保護処理装置
11 システムLSI
12 ブリッジLSI
13 メモリチップ
20 プロセッサ
21 プロセッサバス
30 メモリコントローラ
40 メモリ
100 パリティ生成回路
102 排他的論理和回路
104 データ編集部
110 アクセスキーレジスタ
112 書込アクセスキーテーブル
114 書込許可部
116 読出アクセスキーテーブル
118 アクセスキー選択部
120 排他的論理和回路
122 シンドローム計算回路
124 誤り訂正回路
130 アクセスキー生成部
132 アクセスキー管理テーブル
Claims (14)
- メモリに書き込むべき元データのパリティを生成するパリティ生成手段と、
前記パリティ生成手段が生成した前記パリティを前記元データに付与するパリティ付与手段と、
前記メモリへのデータの書き込みを要求する要求元により設定された、前記メモリへのアクセスに利用される当該要求元固有のアクセスキーを保持するアクセスキーレジスタと、
前記パリティ付与手段により前記パリティが付与されたパリティ付与後データと、前記アクセスキーレジスタが保持している前記アクセスキーとの排他的論理和を算出する第1排他的論理和算出手段と、
前記第1排他的論理和算出手段により算出された第1演算後データを前記メモリに書き込む書込手段と、
前記メモリからのデータの読み出しを要求する要求元により前記アクセスキーレジスタに設定された、前記メモリへのアクセスに利用されるアクセスキーと、前記メモリに格納されている前記第1演算後データとの排他的論理和を算出する第2排他的論理和算出手段と、
前記第2排他的論理和算出手段により算出された第2演算後データからシンドロームを算出するシンドローム算出手段と、
前記シンドローム算出手段により算出された前記シンドロームに基づいて、第2演算後データを前記元データとして出力するか否かを判断する出力判断手段と
を備えたことを特徴とするメモリ保護装置。 - 前記要求元からアクセスキー生成指示を取得するアクセスキー生成指示取得手段と、
前記アクセスキー生成指示取得手段が前記アクセスキー生成指示を取得すると、前記要求元に固有のアクセスキーを生成するアクセスキー生成手段と、
前記アクセスキー生成手段により生成された前記アクセスキーを前記要求元に送るアクセスキー送信手段と
をさらに備えたことを特徴とする請求項1に記載のメモリ保護装置。 - 前記アクセスキー生成手段は、前記パリティが付与されたデータと、作成すべきアクセスキーと、既に生成されたいずれのアクセスキーとの排他的論理和からシンドロームを計算した場合にも、2誤りとして検出されるような前記アクセスキーを生成することを特徴とする請求項2に記載のメモリ保護装置。
- 前記アクセスキー生成手段は、既に生成されたいずれのアクセスキーとの間においても、ハミング距離が4以上となるような前記アクセスキーを生成することを特徴とする請求項3に記載のメモリ保護装置。
- 前記アクセスキー生成手段は、前記要求元が前記メモリにアクセスする単位に対応する複数のワードそれぞれに対し、アクセスキーを生成することを特徴とする請求項2から4のいずれか一項に記載のメモリ保護装置。
- 前記メモリのメモリアドレス領域と、前記アクセスキーとを対応付けて保持する書込アクセスキーテーブルと、
前記書込アクセスキーテーブルにおいて前記要求元により設定された前記アクセスキーに対応付けられている前記メモリアドレス領域への前記第1演算後データの書き込みを許可する書込許可手段と
をさらに備え、
前記書込手段は、前記書込許可手段により書き込み許可された前記メモリアドレス領域に対してのみ前記第1演算後データを書き込むことを特徴とする請求項1から5のいずれか一項に記載のメモリ保護装置。 - 前記メモリのメモリアドレスと、前記アクセスキーとを対応付けて保持する読出アクセスキーテーブルと、
前記要求元から前記メモリアドレスの指定を受け付けると、前記読出アクセスキーテーブルにおいて、指定された前記メモリアドレスに対応付けられている前記アクセスキーを選択するアクセスキー選択手段と
をさらに備え、
前記アクセスキーレジスタは、前記アクセスキー選択手段により選択された前記アクセスキーを保持することを特徴とする請求項1から6のいずれか一項に記載のメモリ保護装置。 - 前記メモリに書き込むべき1ビットのデータを4ビットのデータの排他的論理和で表し、前記4ビットそれぞれを異なるワードに配置し、さらに前記4ビットのうち第1ビットおよび第2ビットを第1のビット位置に配置し、第3ビットおよび第4ビットを第2のビット位置に配置し、前記第1ビットおよび前記第2ビットが配置されたワードの前記第2ビット位置には、それぞれ0および1を配置し、かつ前記第3ビットおよび第4ビットが配置されたワードの前記第1ビット位置には、それぞれ0および1を配置したデータを生成するデータ編集手段をさらに備え、
前記パリティ生成手段は、前記データ編集手段により得られた各ワードに対して前記パリティを生成することを特徴とする請求項1から7のいずれか一項に記載のメモリ保護装置。 - 前記第2排他的論理和算出手段は、前記要求元から前記元データの書き込み要求を取得した場合に、前記要求元により前記アクセスキーレジスタに設定された前記アクセスキーと、前記メモリに格納されている前記第1演算後データとの排他的論理和を算出し、
前記パリティ生成手段は、前記出力判断手段が前記第2排他的論理和算出手段により算出された前記排他的論理和に基づいて算出された前記シンドロームに基づいて、前記第2演算後データを前記元データとして出力すると判断した場合に、前記要求元からの前記元データのパリティを生成することを特徴とする請求項1から8のいずれか一項に記載のメモリ保護装置。 - 前記要求元は、プロセッサまたはプロセスであることを特徴とする請求項1から9のいずれか一項に記載のメモリ保護装置。
- プロセッサと、メモリコントローラと、外部メモリを保護するメモリ保護装置とを備えたメモリ保護システムであって、
前記メモリ保護装置は、
メモリに書き込むべき元データのパリティを生成するパリティ生成手段と、
前記パリティ生成手段が生成した前記パリティを前記元データに付与するパリティ付与手段と、
前記メモリへのデータの書き込みを要求する要求元により設定された、前記メモリへのアクセスに利用される当該要求元固有のアクセスキーを保持するアクセスキーレジスタと、
前記パリティ付与手段により前記パリティが付与されたパリティ付与後データと、前記アクセスキーレジスタが保持している前記アクセスキーとの排他的論理和を算出する第1排他的論理和算出手段と、
前記第1排他的論理和算出手段により算出された第1演算後データを前記メモリに書き込む書込手段と、
前記メモリからのデータの読み出しを要求する要求元により前記アクセスキーレジスタに設定された、前記メモリへのアクセスに利用されるアクセスキーと、前記メモリに格納されている前記第1演算後データとの排他的論理和を算出する第2排他的論理和算出手段と、
前記第2排他的論理和算出手段により算出された第2演算後データからシンドロームを算出するシンドローム算出手段と、
前記シンドローム算出手段により算出された前記シンドロームに基づいて、第2演算後データを前記元データとして出力するか否かを判断する出力判断手段と
を有することを特徴とするメモリ保護システム。 - メモリコントローラと、外部のメモリを保護するメモリ保護装置とを備えたメモリ保護システムであって、
前記メモリ保護装置は、
メモリに書き込むべき元データのパリティを生成するパリティ生成手段と、
前記パリティ生成手段が生成した前記パリティを前記元データに付与するパリティ付与手段と、
前記メモリへのデータの書き込みを要求する要求元により設定された、前記メモリへのアクセスに利用される当該要求元固有のアクセスキーを保持するアクセスキーレジスタと、
前記パリティ付与手段により前記パリティが付与されたパリティ付与後データと、前記アクセスキーレジスタが保持している前記アクセスキーとの排他的論理和を算出する第1排他的論理和算出手段と、
前記第1排他的論理和算出手段により算出された第1演算後データを前記メモリに書き込む書込手段と、
前記メモリからのデータの読み出しを要求する要求元により前記アクセスキーレジスタに設定された、前記メモリへのアクセスに利用されるアクセスキーと、前記メモリに格納されている前記第1演算後データとの排他的論理和を算出する第2排他的論理和算出手段と、
前記第2排他的論理和算出手段により算出された第2演算後データからシンドロームを算出するシンドローム算出手段と、
前記シンドローム算出手段により算出された前記シンドロームに基づいて、第2演算後データを前記元データとして出力するか否かを判断する出力判断手段と
を有することを特徴とするメモリ保護システム。 - メモリと、当該メモリを保護するメモリ保護装置とを備えたメモリ保護システムであって、
前記メモリ保護装置は、
メモリに書き込むべき元データのパリティを生成するパリティ生成手段と、
前記パリティ生成手段が生成した前記パリティを前記元データに付与するパリティ付与手段と、
前記メモリへのデータの書き込みを要求する要求元により設定された、前記メモリへのアクセスに利用される当該要求元固有のアクセスキーを保持するアクセスキーレジスタと、
前記パリティ付与手段により前記パリティが付与されたパリティ付与後データと、前記アクセスキーレジスタが保持している前記アクセスキーとの排他的論理和を算出する第1排他的論理和算出手段と、
前記第1排他的論理和算出手段により算出された第1演算後データを前記メモリに書き込む書込手段と、
前記メモリからのデータの読み出しを要求する要求元により前記アクセスキーレジスタに設定された、前記メモリへのアクセスに利用されるアクセスキーと、前記メモリに格納されている前記第1演算後データとの排他的論理和を算出する第2排他的論理和算出手段と、
前記第2排他的論理和算出手段により算出された第2演算後データからシンドロームを算出するシンドローム算出手段と、
前記シンドローム算出手段により算出された前記シンドロームに基づいて、第2演算後データを前記元データとして出力するか否かを判断する出力判断手段と
を有することを特徴とするメモリ保護システム。 - メモリに書き込むべき元データのパリティを生成するパリティ生成ステップと、
前記パリティ生成ステップにおいて生成した前記パリティを前記元データに付与するパリティ付与ステップと、
前記メモリへのデータの書き込みを要求する要求元が前記メモリへのアクセスに利用される当該要求元固有のアクセスキーをアクセスキーレジスタに設定するアクセスキー設定ステップと、
前記パリティ付与ステップにおいて前記パリティが付与されたパリティ付与後データと、前記アクセスキーレジスタが保持している前記アクセスキーとの排他的論理和を算出する第1排他的論理和算出ステップと、
前記第1排他的論理和算出ステップにおいて算出された第1演算後データを前記メモリに書き込む書込ステップと、
前記メモリからのデータの読み出しを要求する要求元により前記アクセスキーレジスタに設定された、前記メモリへのアクセスに利用されるアクセスキーと、前記メモリに格納されている前記第1演算後データとの排他的論理和を算出する第2排他的論理和算出ステップと、
前記第2排他的論理和算出ステップにおいて算出された第2演算後データからシンドロームを算出するシンドローム算出ステップと、
前記シンドローム算出ステップにおいて算出された前記シンドロームに基づいて、第2演算後データを前記元データとして出力するか否かを判断する出力判断ステップと
を有することを特徴とするメモリ保護方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005342135A JP4469783B2 (ja) | 2005-11-28 | 2005-11-28 | メモリ保護装置、メモリ保護システムおよびメモリ保護方法 |
US11/603,037 US7761780B2 (en) | 2005-11-28 | 2006-11-22 | Method, apparatus, and system for protecting memory |
CNB2006101604697A CN100478922C (zh) | 2005-11-28 | 2006-11-28 | 保护存储器的方法、装置和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005342135A JP4469783B2 (ja) | 2005-11-28 | 2005-11-28 | メモリ保護装置、メモリ保護システムおよびメモリ保護方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007148770A JP2007148770A (ja) | 2007-06-14 |
JP4469783B2 true JP4469783B2 (ja) | 2010-05-26 |
Family
ID=38088878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005342135A Expired - Fee Related JP4469783B2 (ja) | 2005-11-28 | 2005-11-28 | メモリ保護装置、メモリ保護システムおよびメモリ保護方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7761780B2 (ja) |
JP (1) | JP4469783B2 (ja) |
CN (1) | CN100478922C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11216390B2 (en) | 2019-07-25 | 2022-01-04 | Kioxia Corporation | Storage device, memory access control system, and memory access control method |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006010820A1 (de) * | 2006-03-07 | 2007-09-13 | Micronas Gmbh | Fehlerkorrektur- und Fehlererfassungs-Verfahren zum Auslesen von gespeicherten Informationsdaten und Speichersteuereinrichtung dafür |
US8291379B2 (en) * | 2006-12-13 | 2012-10-16 | International Business Machines Corporation | Runtime analysis of a computer program to identify improper memory accesses that cause further problems |
US8250452B2 (en) * | 2007-08-20 | 2012-08-21 | Infineon Technologies Ag | Method and apparatus for embedded memory security |
US20090055906A1 (en) * | 2007-08-20 | 2009-02-26 | Infineon Technologies Ag | Method and apparatus for embedded memory security |
WO2009031245A1 (ja) | 2007-09-04 | 2009-03-12 | Nintendo Co., Ltd. | ダウンロードセキュリティシステム |
WO2009031244A1 (ja) * | 2007-09-04 | 2009-03-12 | Nintendo Co., Ltd. | 書込み領域セキュリティシステム |
JP4968468B2 (ja) * | 2007-09-20 | 2012-07-04 | 大日本印刷株式会社 | 音響信号に対する情報の埋め込み装置および音響信号からの情報の抽出装置 |
US8037278B2 (en) * | 2008-01-11 | 2011-10-11 | International Business Machines Corporation | Dynamic address translation with format control |
US8019964B2 (en) | 2008-01-11 | 2011-09-13 | International Buisness Machines Corporation | Dynamic address translation with DAT protection |
US8117417B2 (en) | 2008-01-11 | 2012-02-14 | International Business Machines Corporation | Dynamic address translation with change record override |
US8335906B2 (en) * | 2008-01-11 | 2012-12-18 | International Business Machines Corporation | Perform frame management function instruction for clearing blocks of main storage |
US8417916B2 (en) * | 2008-01-11 | 2013-04-09 | International Business Machines Corporation | Perform frame management function instruction for setting storage keys and clearing blocks of main storage |
US8103851B2 (en) | 2008-01-11 | 2012-01-24 | International Business Machines Corporation | Dynamic address translation with translation table entry format control for indentifying format of the translation table entry |
US8041923B2 (en) | 2008-01-11 | 2011-10-18 | International Business Machines Corporation | Load page table entry address instruction execution based on an address translation format control field |
US8041922B2 (en) | 2008-01-11 | 2011-10-18 | International Business Machines Corporation | Enhanced dynamic address translation with load real address function |
US8082405B2 (en) * | 2008-01-11 | 2011-12-20 | International Business Machines Corporation | Dynamic address translation with fetch protection |
US8677098B2 (en) | 2008-01-11 | 2014-03-18 | International Business Machines Corporation | Dynamic address translation with fetch protection |
US8151083B2 (en) * | 2008-01-11 | 2012-04-03 | International Business Machines Corporation | Dynamic address translation with frame management |
US8086811B2 (en) | 2008-02-25 | 2011-12-27 | International Business Machines Corporation | Optimizations of a perform frame management function issued by pageable guests |
US8095773B2 (en) | 2008-02-26 | 2012-01-10 | International Business Machines Corporation | Dynamic address translation with translation exception qualifier |
CN102346715B (zh) * | 2010-07-30 | 2014-05-28 | 国际商业机器公司 | 保护内存中应用程序的方法、内存控制器和处理器 |
US9311181B2 (en) * | 2012-11-15 | 2016-04-12 | Samsung Electronics Co., Ltd. | Memory controller changing partial data in memory device and method for changing partial data thereof |
US20140181985A1 (en) * | 2012-12-21 | 2014-06-26 | Broadcom Corporation | Content Specific Data Scrambling |
US9369150B2 (en) * | 2014-07-29 | 2016-06-14 | Freescale Semiconductor, Inc. | Data storage device and method for protecting a data item against unauthorized access |
US20170180116A1 (en) * | 2015-12-22 | 2017-06-22 | Kirk S. Yap | End-to-end protection scheme involving encrypted memory and storage |
US10289486B2 (en) * | 2017-07-13 | 2019-05-14 | Omnivision Technologies, Inc. | Memory with pattern oriented error correction code |
EP3454216B1 (en) * | 2017-09-08 | 2020-11-18 | Nxp B.V. | Method for protecting unauthorized data access from a memory |
KR102490191B1 (ko) * | 2018-03-05 | 2023-01-18 | 삼성전자주식회사 | 데이터 스토리지 장치 및 이를 포함하는 raid 시스템 |
KR102583797B1 (ko) * | 2018-04-09 | 2023-10-05 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
KR20210092391A (ko) * | 2020-01-16 | 2021-07-26 | 삼성전자주식회사 | 반도체 메모리 장치의 에러 정정 회로 및 반도체 메모리 장치 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0668740B2 (ja) | 1983-04-11 | 1994-08-31 | 株式会社日立製作所 | デ−タ処理装置におけるデ−タの秘密保護装置 |
EP0357768B1 (en) * | 1988-03-14 | 1994-03-09 | Unisys Corporation | Record lock processor for multiprocessing data system |
US5226137A (en) * | 1989-05-15 | 1993-07-06 | Dallas Semiconductor Corp. | Electronic key with multiple password protected sub-keys using address and translation to implement a block data move between public and protected sub-keys |
US5058164A (en) | 1990-05-03 | 1991-10-15 | National Semiconductor Corp. | Encryption of streams of addressed information to be used for program code protection |
JP2000181802A (ja) | 1998-12-11 | 2000-06-30 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP4229346B2 (ja) | 1999-04-20 | 2009-02-25 | 富士電機ホールディングス株式会社 | 輸液ポンプ装置 |
US6731536B1 (en) * | 2001-03-05 | 2004-05-04 | Advanced Micro Devices, Inc. | Password and dynamic protection of flash memory data |
JP4490192B2 (ja) | 2004-07-02 | 2010-06-23 | 株式会社エヌ・ティ・ティ・ドコモ | マルチタスク実行システム |
US7577809B2 (en) * | 2005-11-02 | 2009-08-18 | Promethean Storage Llc | Content control systems and methods |
JP4643479B2 (ja) * | 2006-03-22 | 2011-03-02 | 株式会社東芝 | アクセス制御装置、アクセス制御システム、プロセッサ、アクセス制御方法およびメモリアクセス制御方法 |
-
2005
- 2005-11-28 JP JP2005342135A patent/JP4469783B2/ja not_active Expired - Fee Related
-
2006
- 2006-11-22 US US11/603,037 patent/US7761780B2/en not_active Expired - Fee Related
- 2006-11-28 CN CNB2006101604697A patent/CN100478922C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11216390B2 (en) | 2019-07-25 | 2022-01-04 | Kioxia Corporation | Storage device, memory access control system, and memory access control method |
Also Published As
Publication number | Publication date |
---|---|
JP2007148770A (ja) | 2007-06-14 |
CN1975697A (zh) | 2007-06-06 |
US20070124557A1 (en) | 2007-05-31 |
US7761780B2 (en) | 2010-07-20 |
CN100478922C (zh) | 2009-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4469783B2 (ja) | メモリ保護装置、メモリ保護システムおよびメモリ保護方法 | |
JP4643479B2 (ja) | アクセス制御装置、アクセス制御システム、プロセッサ、アクセス制御方法およびメモリアクセス制御方法 | |
JP4498295B2 (ja) | アクセス制御装置、アクセス制御システム、プロセッサ、アクセス制御方法 | |
US8468416B2 (en) | Combined group ECC protection and subgroup parity protection | |
US11726907B2 (en) | Method and system for in-line ECC protection | |
US10318377B2 (en) | Storing address of spare in failed memory location | |
US11372720B2 (en) | Systems and methods for encoding metadata | |
US10621336B2 (en) | Technologies for software attack detection using encoded access intent | |
US9369150B2 (en) | Data storage device and method for protecting a data item against unauthorized access | |
US7856588B2 (en) | Data allocation in memory chips | |
JP5507573B2 (ja) | ポイズン・ビット・エラー検査コード手法 | |
US6631489B2 (en) | Cache memory and system with partial error detection and correction of MESI protocol | |
JP6090489B1 (ja) | エラー検知装置、記憶装置およびエラー訂正方法 | |
Sullivan et al. | Implicit memory tagging: No-overhead memory safety using alias-free tagged ecc | |
US12045128B1 (en) | Secure error correcting code (ECC) trust execution environment (TEE) configuration metadata encoding | |
US11256569B2 (en) | Error correcting bits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100301 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |