DE68907261T2

DE68907261T2 - Verbindungsschaltung für Paketvermittlung.

Info

Publication number: DE68907261T2
Application number: DE89201051T
Authority: DE
Inventors: Eric Weldink
Original assignee: AT&T Network Systems International BV
Current assignee: AT&T Network Systems International BV
Priority date: 1988-04-29
Filing date: 1989-04-24
Publication date: 1993-09-30
Anticipated expiration: 2009-04-25
Also published as: NL8801120A; JPH0217743A; EP0339735B1; CA1322614C; US4937814A; EP0339735A1; JP2711134B2; DE68907261D1

Description

Die Erfindung betrifft ein Vermittlungsmodul mit wenigstens einem Verbindungspunktschalter zum Verbinden eines ersten Busses mit einem zweiten Bus, um paketförmig gepackte, digitale Information mit einem Adressenfeld und einem Datenfeld zu übertragen.
Ein Verbindungspunktschalter in einem derartigen Vermittlungsmodul wird zum Durchvermitteln paketförmig gepackter digitaler Information in Telekommunikationsnetzwerken verwendet. Ein Beispiel in diesem Kontext ist ein Netzwerk, in dem zwei oder eine Vielzahl von Computern miteinander zum Austausch digitaler Information gekoppelt sind.
Verschiedene Strukturen sind für die Netzwerkkonfiguration bekannt, wie z.B. das Banyan-Netzwerk, das Prelude-Netzwerk, Orwell- Ringe und der Zeit-Multiplex-Bus. Jede der Netzwerkstrukturen wird hierin kurz diskutiert.

a) Banyan-Netzwerk

Dieses Netzwerk ist aus einem Artikel mit dem Titel "Performance Analysis of a packet switch Based on Single-Buffered Banyan Network" aus IEEE Journal on Selected Areas in Communications, Band SAC-1, Nr. 6, Dezember 1983. Seiten 1014-1021, bekannt.
Das Banyan-Netzwerk besteht aus einer Matrix aus Modulen, von welchen jedes zwei Eingänge und zwei Ausgänge hat. Der Wert eines Adreßbits aus dem Adreßfeld eines Pakets bestimmt den Ausgang des Moduls, zu welchem das Paket durchvermittelt wird. Der Ausgang ist mit einem nächsten Modul verbunden, das die Pakete in der gleichen Weise in Abhängigkeit von dem Wert des nächsten Adreßbits durchvermittelt. Auf diese Weise werden n Modulstufen für ein Adreßfeld aus n Datenbits benötigt. Somit besteht eine Eigenschaft des Banyon-Netzwerkes in der Tatsache, daß die Größe des Netzwerkes durch die Größe des Adressenfeldes bestimmt ist und daß die Größe des Netzwerkes nicht in Abhängigkeit von dem Verkehrsbedarf aufgebaut werden kann.
Weiterhin ist es nachteilig, daß, wenn zu einem beliebigen Zeitpunkt ein äquivalentes Adreßbit an den zwei Eingängen eines Moduls auftritt, die Information in diesem Modul blockiert wird, was den Durchsatz stört. Um derartige Probleme zu lösen, würde ein komplizierter Sortiermechanismus zum Sortieren und Verteilen von Paketen über die korrekten Eingänge benötigt.

b) Prelude-Netzwerk

Das Prelude-Netzwerk ist aus dem Bericht einer Konferenz der GSLB, abgehalten in Albufeira, Portugal, 19. bis 20. Januar 1987, Seiten 114-127, bekannt.
Eine festgelegte Anzahl von eingehenden und ausgehenden Leitungen ist mit dem Prelude-Netzwerk verbunden. Die Signale auf den eingehenden Leitungen sind presiochron, das bedeutet, daß die Signale nominell synchron, aber nicht länger insgesamt synchron in Bezug aufeinander sind, aufgrund von z.B. Zittern und Störungen. Um zu erreichen, daß die Eingangssignale bit- und wortsynchron sind, wird eine Synchronisierungsschaltung zwischen den eingehenden Leitungen und dem Rest des Vermittlungsnetzwerkes eingesetzt.
Weiterhin sind zusätzliche Schaltungen zum Verschieben der Pakete in Bezug aufeinander auf den eingehenden Leitungen über ein Zeitintervall mit der Länge eines Adressenfeldes vorhanden. Konsequenterweise können die Adreßfelder zu einer Steuereinheit übertragen werden, während sie zeitlich gleich verteilt sind. Nachfolgend werden die Pakete durch den Rest des Vermittlungsnetzwerkes durchvermittelt.
Eine nachteilige Eigenschaft des Prelude-Netzwerkes besteht in der Tatsache, daß die Anzahl der eingehenden Leitungen beschränkt ist (dies bedeutet, gleich dem Verhältnis der Anzahl der Datenbits zu der Anzahl der Adreßbits); weiterhin müssen die eingehenden Leitungen nicht asynchron relativ zueinander funktionieren, und viele Schaltungen werden zur Synchronisierung der eingehenden Leitungen und zum Verschieben der Pakete relativ zueinander benötigt.

c) Orwell-Ringe

Dieses Netzwerk ist aus dem Bericht einer Konferenz der GSLB, abgehalten in Albufeira, Portugal, 19. bis 20. Januar 1987, Seiten 215 bis 224, bekannt.
Dieses Netzwerk enthält Stationen, die in einem ringförmigen Bus enthalten sind. Dieser ringförmige Bus enthält einen oder eine Vielzahl paralleler Ringe. Rahmen mit digitaler Information werden auf jedem Ring übertragen.
Dieses Netzwerk hat die nachteilige Eigenschaft, daß die Stationen relativ zueinander synchron sein müssen; weiterhin kann die Struktur des Netzwerkes nicht einfach in eine von einer ringförmigen Verschiedenen verändert werden, und zusätzlich nimmt die Benutzerkapazität pro Station entsprechend ab, wenn mehrere Stationen in dem Ring enthalten sind, da eine Beschränkung der Benutzerkapazität auf dem Bus besteht. Diese Eigenschaften bilden eine Einschränkung der Möglichkeiten der Verwendung dieses Netzwerkes.

d) Zeitmultiplex-Bus

Zeitmultiplex-Busse sind weithin bekannt. Eine Anzahl eingehender Datenleitungen ist über einen Multiplexer mit einem gemeinsamen Zeitmultiplex-Bus verbunden. Jede eingehende Leitung wird während einer zugehörigen Zeitlage ausgelesen und das derart erhaltene Datenpaket wird während dieser Zeitlage auf den gemeinsamen Bus gelegt. Da die Zeitlagen zu einem festgelegten Multiplexrahmen behören, dürfen die eingehenden Leitungen nicht asynchron sein.
Jede abgehende Leitung, die mit dem gemeinsamen Bus verbunden ist, hat eine einmalige Adresse. Die abgehenden Leitungen lesen zusammen den gemeinsamen Bus und, falls ein Paketadreßfeld einer Adresse einer abgehenden Leitung entspricht, wird das Paket auf die betreffende abgehende Leitung kopiert.
Zusätzlich zu dem Nachteil, daß die eingehenden Leitungen nicht asynchron sein sollen, werden ebenfalls Hochgeschwindigkeitsbusse benötigt, wenn viele Leitungen verbunden werden.
Ein bekanntes Wegführungsverfahren bei Telekommunikationsnetzwerken besteht in der Verwendung virtueller Schaltungen. Virtuelle Schaltungen werden angewendet, wenn ein Paket für einen bestimmten Ankunftsort mit einer sehr langen Weltadresse ausgestattet sein soll. Um diese lange Weltadresse zu vermeiden, wird es zu einer zentralen Steuereinheit von einer Station, die den Beginn der Übertragung dieser Pakete wünscht, übertragen, wobei die Steuereinheit in Antwort auf dieses virtuelle Schaltungen aufbaut.
Diese virtuellen Schaltungen werden durch Ausgabe eines virtuellen Schaltungsidentifizierers, kurz VCI genannt, pro Abschnitt der Gesamtverbindungen sowie Aufgabe der benötigten Wegführungsinformation dieser VCI-Werte an die Verbindungspunkte in diesem Abschnitt der Verbindungen gebildet. Diese (viel kürzeren) VCI-Werte ersetzen die Weltadresse. Die zentrale Steuereinheit informiert jeden Verbindungspunkt über den Wert des VCI, den das ankommende Paket haben wird und welchen neuen Wert der VCI des Paketes zur Wegführung des Paketes zu dem nächsten Verbindungspunkt annehmen wird.
Jeder Verbindungspunkt hat eine Umwandlungstabelle mit einer Kombination aus zwei VCI-Werten für jede virtuelle Schaltung; einen zu dem ankommenden Paket gehörenden VCI und einen VCI, mit dem das Paket weitergeführt wird. Wenn ein Paket an einem Verbindungspunkt ankommt, wird der VCI dieses ankommenden Paketes in der Umwandlungstabelle nachgesehen und durch den VCI ersetzt, der zu ihm gemäß der Umwandlungstabelle gehört. Nachfolgend wird das Paket mit dem neuen VCI zu dem nächsten Verbindungspunkt weitergeleitet. Die zu einer virtuellen Schaltung gehörenden VCI-Werte können so lange nicht für andere Schaltungen verwendet werden, wie die virtuelle Schaltung noch in Benutzung ist. Nur nachdem die zentrale Steuereinheit informiert wurde, daß die Kommunikation beendet werden kann, können die VCI-Werte der zugehörigen virtuellen Schaltungen durch die zentrale Steuereinheit freigegeben werden.
Der Erfindung liegt die Aufgabe zugrunde, ein Vermittlungsmodul mit wenigstens einem Vermittlungspunktschalter, der eine flexible Netzwerkstruktur ermöglicht, die zur Realisierung der Prinzipien der virtuellen Schaltungen geeignet ist und in dem die Eingangsleitungen wechselseitig asynchron und relativ zu den Ausgangsleitungen asynchron sein dürfen, zur Verfügung zu stellen.
Dazu ist das Vermittlungsmodul gemäß der Erfindung dadurch gekennzeichnet, daß der Vermittlungspunktschalter enthält:
einen Übersetzungsspeicher
mit einem Dateneingang zum Empfangen von Informationsworten von einer externen zentralen Steuereinheit mit einem Adresseneingang, an welchen die Adressenfelder der Pakete angelegt werden, und mit einem Datenausgang;
einen Komparator
mit einem Eingang, der an den Datenausgang des Ubersetzungsspeicher zum Vergleichen der von diesem Datenausgang ausgehenden Informationsworte mit einem vorbestimmten Informationswort angeschlossen ist, und mit einem Ausgang;
einen Warteschlangenspeicher in der Form eines elastischen Puffers mit einen ersten Dateneingang, an welchen die Datenfelder der Pakete angelegt werden, mit einem zweiten Dateneingang, der mit dem Datenausgang des Übersetzungsspeichers verbunden ist, und mit einem Schreibfreigabeeingang, der mit dem Komparatorausgang zum Bringen des Warteschlagenspeichers in die Schreibstellung verbunden ist; eine Einfügungsschaltung, die in den zweiten Bus eingefügt ist, mit einer Detektionsschaltung zum Detektieren verfügbaren Paketplatzes auf dem zweiten Bus, und
einer Schreibschaltung, die durch die Detektionsschaltung zum Schreiben eines von dem Datenausgang des Warteschlangenspeichers ausgehenden Pakets in den verfügbaren Paketplatz gesteuert ist.
Durch Realisierung der erfindungsgemäßen Maßnahmen wird erreicht, daß der übersetzungsspeicher ein Adressenfeld eines Pakets durch ein Informationswort ersetzt, das entweder einen neuen VCI-Wert oder einen Leerpaket-Code anzeigt.
Unter der Steuerung einer zentralen Steuereinheit und über den Dateneingang des Übersetzungsspeichers wird dieses Informationswort in einen Speicherplatz dieses übersetzungsspeichers geschrieben, dessen Adresse durch dieselbe zentrale Steuereinheitauf dem Adreßeingang des Übersetzungsspeichers durch dieselbe zentrale Steuereinheit plaziert wird. Falls dieses Informationswort mit dem Leerpaket-Code übereinstimmt, wird das Schreiben des Paketes in den Wartschlangenspeicher blockiert; somit wird solch ein Paket nicht durch den zweiten Bus vermittelt, sondern schreitet auf seinem Weg auf dem ersten Bus fort, wie es die Pakete tun, die tatsächlich durch den zweiten Bus vermittelt wurden. Falls der Komparator angibt, daß das Informationswort nicht mit dem Leerpaket-Code übereinstimmt, wird das einen neuen VCI-Wert und ein zugehöriges Datenfeld tragende Paket in den Wartschlangenspeicher geschrieben, und, wenn verfügbarer Paketplatz auf dem zweiten Bus durch die Einfügungsschaltung detektiert wird, auf den zweiten Bus plaziert. Mittels dieser Auswahl wird die Verbindungspunktschalterfunktion realisiert.
Da die Pakete, die von dem ersten Bus zu dem zweiten Bus zu leiten sind, zuerst in einen Warteschlangenspeicher plaziert werden und nachfolgend auf verfügbaren Paketplatz auf dem zweiten Bus warten müssen, dürfen der erste Bus und der zweite Bus wechselseitig asynchron sein.
Das Netzwerk kann insgesamt entsprechend den Verkehrsanforderungen strukturiert werden. Wenn irgendwo in dem Netzwerk der Verkehrsbedarf groß ist, werden viele Busse dort benötigt. Mit dem Verbindungspunktschalter gemäß der Erfindung kann der entsprechende Bedarf an Verbindungspunktschaltern einfach erfüllt werden. In dieser Weise wird vermieden, daß die Warteschlangenspeicher überlaufen, weil der Verkehrsfluß zu groß ist und somit Information verloren wird.
Das Verbindungsmodul ist gemäß der Erfindung weiterhin dadurch gekennzeichnet, daß die Einfügungsschaltung enthält:
ein Seriell/Parallel-Register für Paketinformation, das in einer seriellen Anordnung mit dem zweiten Bus verbunden ist, mit einem seriellen Dateneingang, der mit der Eingangsseite des zweiten Busses verbunden ist, mit einem seriellen Datenausgang, der mit der Ausgangsseite des zweiten Busses verbunden ist, mit einem parallelen Dateneingang, und mit einem parallelen Datenausgang;
einen Adressenlängenzähler
mit einem Eingang, der mit dem zweiten Bus zum Empfang von Taktimpulsen von diesem Bus verbunden ist, mit einem Rücksetzeingang, der ebenfalls mit dem zweiten Bus zum Empfangen von Paketsynchronisierungsimpulsen von diesem Bus verbunden ist, und mit
einem Ausgang;
einem Puffer
mit einem Schreibfreigabeeingang, der mit dem Ausgang des Adressenlängenzählers verbunden ist, mit einem Dateneingang, der mit dem parallelen Datenausgang des Seriell/Parallel-Registers verbunden ist, und mit einem Datenausgang;
einen zweiten Komparator mit einem Eingang, der mit dem Pufferdatenausgang zum Vergleichen des von diesem Datenausgang ausgehenden Informationswortes mit einem vorbestimmten Informationswort verbunden ist, und mit einem Ausgang; eine Gattereinrichtung zum Zuführen des an dem Ausgang des Warteschlangenspeichers auftretenden Paketes an den parallelen Dateneingang des Seriell/Parallel-Registers in Abhängigkeit von dem Signal an dem Ausgang des zweiten Komparators.
Ein Seriell/Parallel-Register ist ein Register, das sowohl serielles als auch paralleles Lesen und Schreiben erlaubt. Ein Paket auf dem zweiten Bus wird seriell in das Seriell/Parallel-Register eingeschrieben.
Mit Hilfe des Adressenlängenzählers wird das Adressenfeld einer Paketposition auf dem zweiten Bus parallel in den Pufferspeicher geschrieben, und mit Hilfe des zweiten Komparators wird festgestellt, ob diese Adresse den Leerpaket-Code enthält, so daß diese Paketposition mit einem Paket aus dem Warteschlangenspeicher gefüllt werden kann.
Das erfindungsgemäße Vermittlungsmodul ist weiterhin dadurch gekennzeichnet, daß der Verbindungspunktschalter einen zweiten und einen dritten Puffer enthält, die jeweils seriell mit dem ersten und dem zweiten Bus verbunden sind, wobei der zweite und der dritte einen mit dem jeweiligen Taktkanal des ersten und zweiten Busses verbundenen Takteingang und einen mit dem Takteingang durch ein Verzögerungselement verbundenen Rücksetzeingang enthalten.
Die Puffer sind auf den jeweiligen Ausgangsseiten des ersten Busses und des zweiten Busses angeordnet. Diese Puffer werden zum Eliminieren von Phasendifferenzen zwischen den Paketbits und den Taktbits verwendet, wobei die Phasendifferenzen durch den Verbindungsbzw. Vermittlungspunktschalter eingeführt sein können. Weiterhin wird hierdurch erreicht, daß die Dauer der Taktpulse im wesentlichen den gleichen Wert behalten, so daß es unmöglich ist, daß eine Taktdauer aufgrund der Kumulierung der Impulsdauer komplett durch einen Taktpuls gefüllt wird, so daß eine Taktdauer ausgelassen würde.
Die Erfindung und ihre Vorteile werden nachstehend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Es zeigen:
Fig. 1 ein Diagramm eines mit virtuellen Schaltungen arbeitenden paketvermittelten Netzwerkes,
Fig. 2 ein Diagramm eines Vermittlungsmoduls mit erfindungsgemäßen Verbindungspunktschaltern,
Fig. 3 ein Schaltungsdiagramm eines erfindungsgemäßen Verbindungspunktschalters.
Bei paketvermittelter Kommunikation können virtuelle Schaltungen verwendet werden, von welchen ein Beispiel in Fig. 1 dargestellt ist.
Es wird angenommen, daß die Terminalstation 1 die Übertragung von Information zur Terminalstation 2 wünscht. Jede Terminalstation in diesem Netzwerk ist durch eine einmalige Weltnummer gekennzeichnet, die in Analogie zu dem bereits existierenden Telefonnetzwerk z.B. aus einer Teilnehmernummer und möglicherweise einer Gebietsnummer und einer Landesnummer bestehen kann. Um zu vermeiden, daß eine lange Weltnummer zu einer extrem langen Paketadresse führt, bildet einee zentrale Steuereinheit 4 virtuelle Schaltungen mit den jeweiligen Verbindungspunkten 3-1, 3-2 bis 3-n zwischen der Terminalstation 1 und der Terminalstation 2, wobei die zentrale Steuereinheit 4 den Zwischenknotenverbindungen die jeweiligen VCI (VCI = virtueller Schaltungsidentifizierer) Werte 5-1, 5-2, 5-n-1 zuordnet. Wenn der Verbindungspunkt 1 ein Paket von der Terminalstation 1 empfängt, leitet der Verbindungspunkt 1 dieses Paket zum Verbindungspunkt 2 mit einem VCI-Wert 5-1. Der Verbindungspunkt 2 sieht den Wert 5-1 in seiner Umwandlungstabelle nach und findet dort den Wert 5-2. Das Paket wird dann zu dem VCI-Wert 5-2 geleitet. Schließlich kommt das Paket am Verbindungspunkt 3-n mit einem VCI-Wert 5-n-1 an. In der Umwandlungstabelle von Verbindungspunkt 3-n ist angegeben, daß ankommende Pakete mit dem VCI-Wert 5-n-1 zu dem Ausgang zu leiten sind, der mit der Terminalstation 2 verbunden ist.
Da der Verbindungspunktschalter gemäß der Erfindung einen Übersetzungsspeicher hat, der in der Lage ist, die Adreßcodes zu übersetzen, ist dieser Verbindungspunktschalter in herausragender Weise für die Verwendung in virtuellen Schaltungen geeignet.
Fig. 2 zeigt ein Vermittlungsmodul mit n, von 1 bis n bezeichneten, eingehenden Bussen und m, von n+1 bis n+m bezeichneten, ausgehenden Bussen.
Für jede Kommunikation zwischen einem der n eingehenden Busse und einem der m ausgehenden Busse wird jeweils ein Verbindungspunktschalter verwendet, dessen Eingang mit dem zugehörigen eingehenden Bus und dessen Ausgang mit dem zugehörigen ausgehenden Bus verbunden ist. Diese Verbindungspunktschalter werden ebenfalls zur Wegführung der digitalen Information durch das Netzwerk verwendet.
Fig. 3 zeigt ein Ausführungsbeispiel eines Umschalters gemäß der Erfindung. Die Ausgangsseite eines ersten Busses 14 nimmt einen Puffer 4 auf.
Dieser Bus 14 enthält drei Leiter 1, 2 und 3, wobei der Leiter 1 für das übertragen des Paketsynchronisierungssignals für die Pakete, die über Leiter 2 des ersten Busses 14 übertragen werden, verwendet wird. Diese Pakete bestehen aus einem Adressenfeld und einem Datenfeld. Der Leiter 3 überträgt das Taktsignal für die Bitsynchronisierung auf den Leitern 1 und 2 und ist über ein Zeitverzögerungselement 7 mit dem Rücksetzeingang des Puffers 4 verbunden. Die abfallende Flanke in einem Taktimpuls wird dann durch eine festgelegte Zeit mit der ansteigenden Flanke in Beziehung gesetzt, so daß die Taktimpulse keine vollständige Taktdauer als Ergebnis verschiedener wechselseitiger Verzögerungen in den ansteigenden und abfallenden Flanken keine vollständige Taktdauer füllen können.
Die Leiter 2 und 3 sind jeweils mit einem Dateneingang 41 und einem Takteingang 42 des Registers 5 verbunden. Die Pakete werden bitseriell in das Register 5 eingelesen.
Der Leiter 1 ist mit dem Schreibfreigabeeingang 43 des Puffers 6 verbunden. Der Dateneingang 45 des Puffers 6 ist in einer parallelen Anordnung mit dem Datenausgang 44 des Registers 5 verbunden, so daß ein Paket im Register 5 parallel in den Puffer 6 in Abhängigkeit von dem Paketsynchronisierungssignal am Leiter 1 geschrieben wird.
Ein erster Datenausgang 46 des Puffers 6 ist mit dem Dateneingang 48 des Warteschlangenspeichers 12 verbunden, um es einem Paketdatenfeld zu gestatten, parallel in den Warteschlangenspeicher 12 eingeschrieben zu werden; der andere Datenausgang 47 des Puffers 6 ist mit dem Dateneingang 49 des Multiplexers 8 zur parallelen Übertragung eines Paketadressenfeldes an diesen verbunden. Dieses Adressenfeld bildet einen VCI-Wert. Der Multiplexer 8 hat einen bitparallelen Ausgang 52, der mit dem Adresseneingang 53 des übersetzungsspeichers 9 verbunden ist. Ein paralleler Dateneingang 50 des Multiplexers 8, ein Auswahleingang 51 des Multiplexers 8 und ein Dateneingang 54 des übersetzungsspeichers 9 sind an die zentrale Steuereinheit CC gekoppelt.
Der parallele Datenausgang 55 des übersetzungsspeichers 9 ist mit dem Eingang 56 eines Komparators 10 verbunden, und ein vorbestimmtes Informationswort EPC1, das ein leeres Paket darstellt, wird an den anderen Eingang 57 des Komparators 10 angelegt. Der parallele Datenausgang 55 des übersetzungsspeichers 9 ist ebenfalls an den Dateneingang 57 des warteschlangenspeichers 12 angeschlossen. Der Ausgang 58 des Komparators 10 ist mit dem Eingang 60 eines UND-Gatters 11 verbunden, dessen Eingang 59 mit dem Leiter 1 des Busses 14 zur Paketsynchronisierung verbunden ist. Der Ausgang 61 des UND-Gatters 11 ist mit dem Schreibfreigabeeingang 62 des Wartschlangenspeichers 12 verbunden.
Über den Dateneingang 49 des Multiplexers 8 kann ein vom Puffer 6 kommender VCI-Wert und über den Dateneingang 50 des Multiplexers 8 eine von der zentralen Steuereinheit CC kommende Speicheradresse zum Adresseneingang 52 des übersetzungsspeichers 9 transportiert werden.
In Abhängigkeit von dem Wert des Auswahlsignals am Auswahleingang 51 des Multiplexers 8 wird entweder der VCI-Wert von dem Puffer 6 oder die Speicheradresse an den Adresseneingang 53 des übersetzungsspeichers 9 angelegt. Falls eine von der zentralen Steuereinheit CC kommende Speicheradresse geliefert wird, wird ein einen neuen VCI-Wert bildendes oder ein leeres Paket bezeichnendes Informationswort in den übersetzungsspeicher an der betroffenen Adresse geschrieben. Falls ein vom Puffer 6 kommender VCI-Wert an den Adresseneingang 53 des übersetzungsspeichers 9 angelegt wird, wird das Informationswort an der betroffenen Adresse ausgelesen und tritt am Datenausgang 55 auf. Dieses Informationswort wird dann an den Eingang 56 des Komparators 10 und den Dateneingang 63 des Warteschlangenspeichers 12 angelegt. Der Komparator 10 vergleicht das Informationswort am Eingang 56 mit dem Leerpaket-Code EPC1, der an den Eingang 57 des Komparators 10 geliefert ist, und, falls sie nicht übereinstimmen, wird der Schreibfreigabeeingang 62 des Warteschlangenspeichers 12 über das UND-Gatter 11 aktiviert. Dies führt zu dem neuen VCI-Wert und dem simultanen Einschreiben des zugehörigen Datenfeldes über die jeweiligen Dateneingänge 48 und 63 des Warteschlangenspeichers 12. Falls der Komparator 10 angibt, daß das Datenwort und der Leerpaket-Code EPC1 übereinstimmen, wird der Schreibfreigabeeingang 62 des Warteschlangenspeichers 12 nicht aktiviert. Dies ist der Fall bei Paketen, die vom Bus 14 auf der Basis ihres Ankunftsortes nicht zum Bus 17 durchvermittelt werden müssen. Das Adressenfeld und das Datenfeld an den jeweiligen Dateneingängen 48 und 63 des Warteschlangenspeichers 12 werden nun verworfen.
Das Paket, das in den Warteschlangenspeicher 12 geschrieben wird, wird zu dem zweiten Bus 17 durch eine Einfügungsschaltung 18 durchvermittelt. Diese Einfügungsschaltung 18 enthält eine Detektorschaltung 19 zum Angeben der Anwesenheit freien Paketplatzes auf dem zweiten Bus 16 und eine Schreibschaltung 20 zum Schreiben eines Paketes von dem Warteschlangenspeicher 12 in den freien Paketplatz in diesem Fall. Auf der Ausgangsseite des zweiten Busses 16 ist ein Puffer 24 angeordnet. Dieser Bus 16 enthält drei Leiter 21, 22 und 23, von denen der Leiter 21 für das Transportieren des Paketsynchronisierungssignals für die von dem Bus 16 über den Leiter 22 transportierten Pakete. Der Leiter 23 trägt das Taktsignal für die Bitsynchronisierung der Pakete auf den Leitern 21 und 22 und ist über ein Verzögerungselement 32 mit dem Rücksetzeingang 73 des Puffers 24 verbunden. Dies wird getan, um das Auslassen einer Taktdauer in dem Taktsignal zu vermeiden, wie es unter Bezugnahme auf die Beschreibung des Puffers 4 dargestellt wurde. Die Leiter 21 und 23 sind direkt mit dem Puffer 24 verbunden, und der Leiter 22 ist mit dem Puffer 24 über ein Seriell/Parallel-Register 25 verbunden.
Das Seriell/Parallel-Register 25 enthält einen seriellen Dateneingang 71, der mit dem Paketleiter 22 verbunden ist, einen mit dem Datenausgang 81 des Warteschlangenspeichers 12 verbundenen parallelen Dateneingang 74, einen mit dem Ausgang 82 des UND-Gatters 31 verbundenen Schreibfreigabeeingang 74, einen mit dem Paketleiter 22 verbundenen, seriellen Datenausgang 72 und einen mit dem Dateneingang 83 des Puffers 27 verbundenen Datenausgang 76.
Der Leiter 21 ist mit dem Rücksetzeingang 77 des Zählers 26 verbunden und der Leiter 23 mit dem Takteingang 78 des Zählers 26. Der Ausgang 79 des Zählers 26 ist mit dem Schreibfreigabeeingang 80 des Puffers 27 verbunden.
Der parallele Datenausgang 84 des Puffers 27 ist mit dem Eingang 85 des Komparators 28 verbunden. Ein vorbestimmtes Informationswort EPC2, das einen Leerpaket-Code bezeichnet, wird an den anderen Eingang 86 des Komparators 28 angelegt. Der Ausgang 87 des Komparators 28 ist mit dem Eingang 88 des UND-Gatters 29 verbunden, dessen Eingang 89 mit dem Warteschlangen-Leer-Ausgang 91 des Warteschlangenspeichers 12 verbunden ist. Der Ausgang 90 des UND-Gatters 29 ist mit dem Lesefreigabeeingang 92 des Warteschlangenspeichers 12 und dem Setz- Eingang 93 des Flip-Flops 30 verbunden.
Der Rücksetzeingang 97 des Flip-Flops 30 ist mit dem Paketleiter 21 über ein Verzögerungsgatter 33 verbunden. Das UND-Gatter 31 hat zwei Eingänge 95 und 96, wobei der Eingang 95 mit dem Ausgang 94 des Flip-Flops 30 verbunden ist und wobei der Eingang 96 mit dem Paketsynchronisierungsleiter 21 verbunden ist.
Die Pakete auf dem Leiter 32 werden bitseriell an den Dateneingang 71 des Seriell/Parallel-Registers 25 angelegt. Der Zähler 26 zählt die Anzahl der Bits von dem Paketsynchronisierungsimpuls, der seriell an das Seriell/Parallel-Register 25 angelegt ist, bis das vollständige Adressenfeld eines Paketes in das Seriell/Parallel- Register 25 geschrieben ist. Nachfolgend wird das Adressenfeld unter der Steuerung eines Schreibfreigabesignals an dem Schreibfreigabeeingang 80 des Puffers 27 parallel in den Puffer 27 geschrieben. Der Komparator 28 vergleicht das Adressenfeld im Puffer 27 mit dem Leerpaket-Code EPC2. Falls das Adressenfeld am Eingang 85 gleich dem Leerpaket-Code EPC2 am Eingang 26 des Komparators 28 ist und der Warteschlangenspeicher 12 ebenfalls ein Paket enthält, aktiviert das Ausgangssignal des UND-Gatters 29 den Lesefreigabeeingang 92 des Warteschlangenspeichers 12, um das nächste Paket im Warteschlangenspeicher 12 auszulesen. Das Ausgangssignal des UND-Gatters 29 wird in ähnlicher Weise angelegt, um den Eingang 93 des Flip-Flops 30 zu setzen, so daß ein Übernahmesignal am Ausgang 94 des Flip-Flops 30 erscheint. Wenn dieses Übernahmesignal am Ausgang 94 des Flip-Flops 30 und ein Paketsynchronisierungsimpuls am Eingang 96 des UND-Gatters 31 präsentiert wird, wird der Schreibfreigabeeingang 75 des Seriell/Parallel-Registers 25 aktiviert. Das Verzögerungsgatter 33, das mit dem Rücksetzeingang 97 des Flip-Flops 30 verbunden ist, hat eine Verzögerung, die angenähert dem halben Taktimpuls entspricht. Mit dieser Verzögerung wird es vermieden, daß das Übernahmesignal am Ausgang 94 des Flip-Flops 30 seinen Wert geändert hat, bevor der Schreibfreigabeeingang 75 des Seriell/Parallel-Registers 25 mittels des Übernahmesignals und eines Paketsynchroniserungsimpulses an den jeweiligen Eingängen des UND-Gatters 31 aktiviert werden kann. Zu dem Zeitpunkt, wenn die Paketbitpositionen im Seriell/Parallel-Register 25 mit den Paketbits auf dem parallelen Dateneingang 74 übereinstimmen, wird das Paket am Ausgang 81 des Warteschlangenspeichers 12 parallel in das Seriell/Parallel-Register 25 geschrieben. Hierdurch wird erreicht, daß ein Paket auf dem Bus 14 zum Bus 17 weitergeleitet wird, wodurch die Verbindungspunktfunktion des Schalters realisiert wird.

Claims

1. Vermittlungsmodul mit wenigsten einem Verbindungspunktschalter zum Anschalten eines ersten Busses an einen zweiten Bus zum Übertragen digitaler Information in der Art von Paketen mit einem Adress- und einem Datenfeld,

dadurch gekennzeichnet, daß der Verbindungspunktschalter enthält:

- einen Übersetzungsspeicher (9),

* mit einem Dateneingang zum Empfangen von Informationsworten von einer externen zentralen Steuereinheit,

* mit einem Adresseneingang, an welchen die Adressenfelder der Pakete angelegt werden, und

* mit einem Datenausgang;

- einen Komparator (10),

* mit einem Eingang, der an den Datenausgang des Übersetzungsspeicher zum Vergleichen der von diesem Datenausgang ausgehenden Informationsworte mit einem vorbestimmten Informationswort angeschlossen ist,

* und mit einem Ausgang;

- einen Warteschlangenspeicher (12) in der Form eines elastischen Puffers,

* mit einen ersten Dateneingang, an welchen die Datenfelder der Pakete angelegt werden,

* mit einem zweiten Dateneingang, der mit dem Datenausgang des Übersetzungsspeichers verbunden ist,

* und mit einem Schreibfreigabeeingang, der mit dem Komparatorausgang zum Bringen des Warteschlagenspeichers in die Schreibstellung verbunden ist;

- eine Einfügungsschaltung (18), die in den zweiten Bus eingefügt ist,

* mit einer Detektionsschaltung zum Detektieren verfügbaren Paketplatzes auf dem zweiten Bus,

* und einer Schreibschaltung (20), die durch die Detektionsschaltung zum Schreiben eines von dem Datenausgang des Warteschlangenspeichers ausgehenden Pakets in den verfügbaren Paketplatz gesteuert ist.

2. vermittlungsmodul nach Anspruch 1,

dadurch gekennzeichnet,

daß die Einfügungsschaltung (18) enthält:

- ein Seriell/Parallel-Register (25) für Paketinformation, das in einer seriellen Anordnung mit dem zweiten Bus verbunden ist,

* mit einem seriellen Dateneingang, der mit der Eingangsseite des zweiten Busses verbunden ist,

* mit einem seriellen Datenausgang, der mit der Ausgangsseite des zweiten Busses verbunden ist,

* mit einem parallelen Dateneingang,

* und mit einem parallelen Datenausgang,

- einem Adressenlängenzähler (26),

* mit einem Eingang, der mit dem zweiten Bus zum Empfang von Taktimpulsen von diesem Bus verbunden ist,

* mit einem Rücksetzeingang, der ebenfalls mit dem zweiten Bus zum Empfangen von Paketsynchronisierungsimpulsen von diesem Bus verbunden ist,

* und mit einem Ausgang,

- einem Puffer (27),

* mit einem Schreibfreigabeeingang, der mit dem Ausgang des Adressenlängenzählers verbunden ist,

* mit einem Dateneingang, der mit dem parallelen Datenausgang des Seriell/Parallel-Registers verbunden ist,

* und mit einem Datenausgang,

- einem zweiten Komparator (28),

* mit einem Eingang, der mit dem Pufferdatenausgang zum Vergleichen des von diesem Datenausgang ausgehenden Informationswortes mit einem vorbestimmten Informationswort verbunden ist,

* und mit einem Ausgang,

- einer Gattereinrichtung zum Zuführen des an dem Ausgang des eschlangenspeichers auftretenden Paketes an den parallelen Dateneingang des seriell/Parallel-Registers in Abhängigkeit von dem Signal an dem Ausgang des zweiten Komparators.

3. Vermittlungsmodul nach Anspruch 1 oder 2,

dadurch gekennzeichnet,

daß der Verbindungspunktschalter einen zweiten (4) und einen dritten (24) Puffer enthält, die jeweils seriell mit dem ersten und dem zweiten Bus verbunden sind, wobei der zweite und der dritte Puffer einen mit den jeweiligen Taktkanälen des ersten und zweiten Busses verbundenen Takteingang und einen mit dem Takteingang durch ein verzögerungselement verbundenen Rücksetzeingang enthalten.

4 Vermittlungsmodul nach Anspruch 1, 2 oder 3,

dadurch gekennzeichnet,

daß der Verbindungspunktschalter einen Multiplexler (3) enthält mit:

- einem ersten Dateneingang, der mit dem ersten Bus verbunden ist,

- einem zweiten Dateneingang, der mit der zentralen Steuereinheit verbunden ist,

- einem Datenausgang, der mit dem Adresseneingang des Überetzungsspeichers verbunden ist, und

- einem Auswahleingang, der mit der externen zentralen Steuereinheit zum wahlweisen Verbinden des ersten Dateneingangs mit dem Adresseneingang des übersetzungsspeichers oder des zweiten Dateneingangs mit dem Adresseneingang des Übersetzungsspeichers verbunden ist.