NL9000765A

NL9000765A - Digitale schakelmodule voor datapakketten voor het toewijzen van lege pakketten aan kruispuntschakelaar.

Info

Publication number: NL9000765A
Application number: NL9000765A
Authority: NL
Original assignee: Apt Nederland
Priority date: 1990-04-02
Filing date: 1990-04-02
Publication date: 1991-11-01
Also published as: EP0455281A1; EP0455281B1; CA2039480A1; DE69110192T2; JPH0738605A; CA2039480C; JP3179123B2; US5249180A; DE69110192D1

Description

APT Nederland B.V. en N.V. Philips' Gloeilampenfabrieken

Digitale schakelmodule voor datapakketten voor het toewijzen van lege pakketten aan kruispuntschakelaar.

De uitvinding heeft betrekking op een digitale schakelmodule voor data pakketten, welke schakelmodule voorzien is van een aantal ingangsbussen en tenminste één uitgangsbus, van kruispuntschakelaars die elk een eigen ingangsbus verbinden met de uitgangsbus, waarin elke kruispuntschakelaar voorzien is van een op de uitgangsbus aangesloten schrijfcircuit om pakketten in lege pakketten op de uitgangsbus te schrijven, envan allocatiemiddelen voor het oplossen van accessconflicten tussen pakketten waarvoor binnen dezelfde pakketperiode overdracht beoogd wordt naar dezelfde uitgangsbus.

Een dergelijke schakelmodule is bekend uit het Amerikaanse octrooischrift 4,821,528. De aldaar beschreven schakelmodule wordt gebruikt in een telecommunicatienetwerk voor het doorschakelen van pakketten. Bij het doorschakelen van pakketten in de schakelmodule kunnen accessconflicten optreden wanneer pakketten op een aantal ingangsbussen binnen dezelfde pakketperiode dienen te worden overgedragen.

In de schakelmodule volgens het bovengenoemde Amerikaanse octrooischrift zijn de allocatiemiddelen voor het oplossen van accessconflicten uitgevoerd met een eerst-in_eerst-uit wachtrijgeheugen per ingangsbus gevolgd door een codegenerator. Deze codegenerator geeft aan elk pakket op grond van herkomst en/of bestemming een kolomcode die correspondeert met de uitgangsbus(kolom) waar het pakket naar overgedragen moet worden. Tevens geeft de codegenerator een prioriteitscode af, eveneens op grond van herkomst en/of bestemming. In elk pakketperiode worden per uitgangsbus de prioriteitscodes van de pakketten die naar dezelfde uitgangsbus dienen overgedragen te worden, onderling vergeleken en het pakket met de hoogste prioriteit wordt overgedragen. Omtrent het lot van pakketten die een lagere prioriteit hebben is aan het bovengenoemde octrooischrift niets te ontnemen.

Een doorschakelfunctie die pakketten op de ingangsbussen in volgorde van aankomst doorschakelt naar de uitgangsbus wordt ook wel aangeduid als een methode volgens het strikte-FIFO (first in - first out) principe. Een eigenschap van het strikte-FIFO principe is dat de kans op vertraging en verlies voor elk pakket hetzelfde is. Tevens is de kans op verlies en vertraging van een pakket bij een gelijkblijvend aanbod van pakketten in het geval van de methode volgens het strikte-FIFO principe lager dan bij een andere doorschakelmethode.

De uitvinding beoogt een schakelmodule te verschaffen die het strikte-FIFO principe benadert om de aangeboden pakketten op de ingangsbussen in volgorde van aankomst naar de uitgangsbus over te dragen.

De schakelmodule volgens de uitvinding heeft het kenmerk dat aan elke kruispuntschakelaar een uniek adres is toegekend en dat deze kruispuntschakelaar voorzien is - van een requestuitgang voor het in responsie op de aanwezigheid van een over te dragen pakket afgeven van een requestsignaal aan de allocatiemiddelen, - van een op de uitgangsbus aangesloten detectiecircuit voor het detecteren op de uitgangsbus van lege pakketten met het adres van de betreffende kruispuntschakelaar, en welk schrijfcircuit geschikt is voor het onder besturing van het detectiecircuit schrijven van pakketten in de lege pakketten met het gedetecteerde adres; en dat de op de uitgangsbus aangesloten allocatiemiddelen lege pakketten genereren met het adres van een kruispuntschakelaar en zijn voorzien - van registratiemiddelen voor het binnen een pakketperiode registreren en vervolgens terugstellen van het requestsignaal van elke kruispuntschakelaar; - van een eerst-in_eerst-uit wachtrijgeheugen * met een dataingang voor het daaraan toevoeren van representaties van adressen van kruispuntschakelaars, - van een pakketgenerator voor het aan de representaties uit het wachtrijgeheugen ontlenen van de adressen en het voorzien van de lege pakketten van deze adressen.

De allocatiemiddelen registreren de requestsignalen waaraan de representatie van de unieke adressen van de kruispuntschakelaars ontleend worden. Deze representaties van de adressen worden in de volgorde waarin zij door de registratiemiddelen geregistreerd zijn door het eerst-in_eerst-uit wachtrijgeheugen ingeschreven en vervolgens in deze volgorde door de pakketgenerator uitgelezen. De pakketgenerator voorziet in deze volgorde lege pakketten van de adressen, waardoor het 'strikte-FIFO' gedrag van de schakelmodule goed benaderd is. Hierbij kan een minimale afwijking van 'strikt-FIFO' gedrag optreden doordat bij het later hoog worden van een eerste ingang dan een tweede ingang van de registratiemiddelen per pakketperiode, het requestsignaal op de eerste ingang toch eerder wordt afgewerkt dan het reguestsignaal op de tweede ingang. Dit wordt veroorzaakt door de volgorde waarin de registratiemiddelen de requestsignalen registreren. Echter alle requestsignalen op de ingangen van de registratiemiddelen worden binnen dezelfde pakketperiode ingelezen. Tevens worden requestsignalen die een pakketperiode later worden aangeboden op de ingang van de registratiemiddelen allemaal later afgewerkt dan de registratiesignalen die ten minste één pakketperiode op de ingangen zijn aangeboden.

De uitvinding en haar voordelen zullen thans nader worden toegelicht aan de hand van de tekening. Daarbij toont:

Figuur 1: een schema van de schakelmodule met kruispuntschakelaars en allocatiemiddelen volgens de uitvinding;

Figuur 2: een circuitdiagram van een kruispuntschakelaar volgens de uitvinding;

Figuur 3: een eerste uitvoeringsvorm van de allocatiemiddelen volgens de uitvindign;

Figuur 4: een uitvoeringsvoorbeeld van een poortschakeling van de registratiemiddelen in de allocatiemiddelen volgens figuur 3;

Figuur 5: een uitvoeringsvorm van de multiplexer voor het plaatsen van het adres van een kruispuntschakelaar in een leeg pakket;

Figuur 6: een tweede uitvoeringsvorm van de allocatiemiddelen; en

Figuur 7: een uitvoeringsvorm van selectiemiddelen in de allocatiemiddelen volgens figuur 6.

In figuur 1 is een schakelmodule getoond met n ingaande bussen genummerd 1-1 tot 1-n en met m uitgaande bussen, genummerd 2-1 tot 2-m.

Voor elke verbinding tussen één der n ingaande bussen en éên der uitgaande bussen wordt telkens een kruispuntschakelaar 4-ij gebruikt waarvan de ingang verbonden is met de desbetreffende ingaande bus en een eerste uitgang verbonden is met de desbetreffende uitgaande bus. Deze kruispuntschakelaars dienen om de digitale informatie door het netwerk te routeren. Elke kruispuntschakelaar 4-ij heeft een uniek adres en tevens een requestuitgang die verbonden is met allocatiemiddelen 3-j. Zodra een kruispuntschakelaar 4-ij een pakket met digitale informatie heeft ontvangen, wordt door de kruispuntschakelaar aan allocatiemiddelen 3-j om een leeg pakket verzocht. Per pakketperiode onderzoeken de allocatiemiddelen 3-j of de kruispuntschakelaars 4-1j tot en met 4-nj om een leeg pakket verzocht hebben. Indien dat het geval is wordt door de allocatiemiddelen 3-j aan elk van deze kruispuntschakelaars een leeg pakket voorzien van het adres van de betreffende kruispuntschakelaar toegezonden in volgorde van de kruispuntschakelaars.

In figuur 2 is een uitvoeringsvoorbeeld getoond van een kruispuntschakelaar volgens de uitvinding.

De ingangsbus 1-i bevat drie geleiders 5,6 en 7 waarvan geleider 5 dient voor het pakketsynchronisatiesignaal voor de pakketten die via geleider 6 worden verzonden. Deze pakketten bestaan uit een adresveld en een dataveld. De geleider 7 transporteert het kloksignaal voor de bitsynchronisatie op geleider 6.

De geleiders 6 en 7 zijn aangesloten op respectievelijk dataingang 41 en klokingang van het register 37. De pakketten worden bitserieel in het register 37 gelezen.

De pakketsynchronisatiegeleider 5 is aangesloten op de write-enable ingang 43 van buffer 38. De dataingang van de buffer 38 is in parallelle vorm aangesloten op de datauitgang 44 van register 37, zodat een pakket in register 37 parallel in het buffer 38 geschreven wordt in afhankelijkheid van het pakketsynchronisatiesignaal op geleider 5.

Een eerste datauitgang 46 van buffer 38 is aangesloten op dataingang 48 van buffergeheugen 12 om het dataveld van een pakket parallel in buffergeheugen 12 te kunnen schrijven; de andere datauitgang 47 van buffer 38 is aangesloten op dataingang 63 van buffergeheugen 12 om het adresveld van een pakket in buffergeheugen 12 te kunnen schrijven. De datauitgang 47 is ook aangesloten op ingang 56 van comparator 10. Aan de andere ingang 57 van comparator 10 wordt een vooraf vastgesteld informatiewoord IFC1 dat met een uitgangsbus 2-j correspondeert, toegevoerd.

De uitgang 58 van comparator 10 is aangesloten op ingang 60 van AND-gate 11 waarvan ingang 59 verbonden is met geleider 5 van bus 1-i voor de pakketsynchronisatie. De uitgang 61 van AND-gate 11 is aangesloten op de write-enable ingang 62 van buffergeheugen 12. Tevens vormt uitgang 61 de requestuitgang van de kruispuntschakelaar.

Comparator 10 vergelijkt het adresveld op ingang 56 met het informatiewoord IFC1 dat op ingang 57 van comparator 10 is toegevoerd en indien zij gelijk aan elkaar zijn wordt de write-enable ingang 62 van buffergeheugen 12 via AND-gate 11 geactiveerd. Dit heeft tot gevolg dat het adresveld en het bijbehorende dataveld via de respective dataingangen 48 en 63 buffergeheugen 12 parallel ingeschreven worden. Tevens wordt via uitgang 61 van AND-gate 11 een request signaaal i afgegeven met een signaalwaarde "1". Dit requestsignaal wordt aan de allocatiemiddelen 3-k toegevoerd om aan te geven dat een over te dragen pakket in het buffergeheugen 12 geschreven is. Verder wordt door middel van dit requestsignaal de allocatiemiddelen 3-k om een leeg pakket verzocht, welk leeg pakket specifiek voor deze kruispuntschakelaar bestemd is. Aan de hand van de figuren 3-7 wordt de afhandeling van het requestsignaal door de allocatiemiddelen 3-k uiteengezet. Indien comparator 10 vaststeld dat het adresveld en het informatiewoord IFC1 ongelijk aan elkaar zijn, wordt de write-enable ingang 62 van buffergeheugen 12 niet geactiveerd. Dit is het geval bij pakketten die op grond van hun bestemming niet van bus 1-i naar bus 2-j behoeven te worden doorgeschakeld. Het adresveld en het dataveld op de respectieve datagingangen 48 en 63 van wachtrijgeheugen worden nu genegeerd.

Het pakket dat in wachtrijgeheugen 12 is ingeschreven wordt door middel van een detectiecircuit 19 en een schrijfcircuit 20 doorgeschakeld naar de uitgangsbus 2-j. Het detectiecircuit dient om vast te stellen wanneer een leeg pakket op bus 2-j aanwezig is dat specifiek voor deze kruispuntschakelaar bestemd is. Dit is het geval wanneer het lege pakket voorzien is van het unieke adres van de kruispuntschakelaar of wanneer het lege pakket voorzien is van een leeg-pakket code IFC3 om aan tegeven dat het lege pakket door elke kruispuntschakelaar gebruikt mag worden. Het schrijfcircuit 20 dient om in dat geval een pakket uit buffergeheugen 12 in het lege pakket te schrijven. De uitgangsbus 2-j bevat drie geleiders 21, 22 en 23 waarvan geleider 21 dient voor transport van het pakketsynchronisatiesignaal voor de pakketten die via geleider 22 van bus 16 worden verzonden. Geleider 23 transporteert het kloksignaal voor de bitsynchronisatie van de pakketten op de geleider 22.

Serie/parallelregister 25 is voorzien van een seriële dataingang 71 die aangesloten is op pakketgeleider 22, een parallelle dataingang 74 die verbonden is met datauitgang 81 van buffergeheugen 12, een write-enable ingang 75 die verbonden is met uitgang 82 van AND-gate 31, een seriële datauitgang 72 die aangesloten is op de pakketgeleider 22 en een parallelle datauitgang 76 die verbonden is met dataingang 83 van buffer 27.

De geleider 21 is aangesloten op resetingang 77 van teller 26 en geleider 23 op klokingang 78 van teller 26. De uitgang 79 van teller 26 is verbonden met write-enable ingang 80 van buffer 27.

De parallelle datauitgang 85 van buffer 27 is verbonden met een ingang van comparator 33 en met een ingang van comparator 34. Aan een andere ingang van comparator 33 wordt een vooraf vastgestelde adrescode IFC2 toegevoerd dat het unieke met de kruispuntschakelaar corresponderende adres is. Aan de andere ingang van comparator 34 wordt een vooraf vastgesteld informatiewoord toegevoerd dat gelijk is aan de leeg-pakket code IFC3. De uitgangen 86 en 88 van respectievelijk comparator 33 en 34 zijn elk verbonden met een ingang vor OR-poort 35. Uitgang 89 van OR-poort 35 is verbonden met een ingang van AND-poort 29. Verder is queue-empty uitgang 91 van wachtrijgeheugen 12 via invertor 36 verbonden met een andere ingang van AND-gate 29. De uitgang 90 van AND-gate 29 is verbonden met de read-enable ingang 92 van wachtrijgeheugen 12 en setingang 93 van FLIP-FLOP 30.

De resetingang 97 van FLIP-FLOP 30 is via een vertragingspoort 65 verbonden met pakketgeleider 21. AND-gate 31 heeft twee ingangen 95 en 96, waarvan ingang 95 verbonden is met uitgang 94 van FLIP-FLOP 30 en waarvan de andere ingang 96 verbonden is met pakketsynchronisatiegeleider 21.

De pakketten op geleider 22 worden bitserieel aan dataingang 71 van serie/parallelregister 25 toegevoerd. De teller 26 telt het aantal bits vanaf de pakketsynchronisatiepuls, die serieel aan serie/parallelregister 25 worden toegevoerd totdat het gehele adresveld van een pakket in serie/parallelregister 25 geschreven is. Vervolgens wordt onder bestudering van een write-enable signaal op write-enable ingang 80 van buffer 27 het adresveld parallel in buffer 27 geschreven. Comparator 33 vergelijkt het adresveld in buffer 27 met de adrescode IFC2. Indien het adresveld op datauitgang 85 van buffer 27 gelijk is aan de adrescode IFC2 en tevens buffergeheugen 12 een pakket bevat, wordt door het uitgangssignaal van AND-gate 29 de read-enable ingang 92 van wachtrijgeheugen 12 geactiveerd om het eerstvolgende pakket in wachtrijgeheugen 12 uit te lezen. Tevens wordt een pakket uit buffergeheugen 12 gelezen, indien het adresveld in buffer 27 gelijk is aan de leeg-pakketcode IFC3 op comparator 34. In beide gevallen, dus wanneer het adresveld in buffer 27 gelijk is aan de adrescode IFC2 of aan de leeg-pakketcode IFC3, wordt het uitgangssignaal van AND-gate 29 aan set-ingang 93 van FLIP-FLOP 30 toegevoerd zodat een overname signaal op uitgang 94 van FLIP-FLOP 30 verschijnt.

Door dit overname signaal op uitgang 94 van FLIP-FLOP 30 en een pakketsynchronisatiepuls op ingang 96 van AND-gate 31 wordt write-enable ingang 75 van serie/parallelregister 25 geactiveerd. De vertragingspoort 65 die met resetingang 97 van FLIP-FLOP 30 verbonden is, heeft een vertraging ter grootte van ongeveer een halve klokpuls.

Door deze vertraging wordt voorkomen dat het overname signaal op uitgang 94 van FLIP-FLOP 30 van waarde is veranderd voordat de write-enable ingang 75 van serie/parellel register 25 geactiveerd kan worden door middel van het overname signaal en een pakketsynchronisatiepuls op de respectieve ingangen van AND-gate 31. Op het tijdstip dat de pakketbitplaatsen in serie/parallelregister 25 overeenkomen met de pakketbits op de parallelle dataingang 74 wordt het pakket op uitgang 81 van wachtrijgeheugen 12 parallel in parallelregister 25 geschreven. Hiermee is bereikt dat een pakket op een ingaande bus naar een uitgaande bus is overgedragen.

In figuur 3 is een eerste uitvoeringsvoorbeeld van de allocatiemiddelen 3-k gegeven. De allocatiemiddelen bevatten een pakketgenerator 103 om lege pakketten met een uniek adres op en uitgangsbus 16 te plaatsen onder besturing van een teller 109. De lege pakketten kunnen in dit uitvoeringsvoorbeeld voor 16 verschillende kruispuntschakelaars bedoeld zijn. De pakketgenerator 103 bevat een generator 135 voor het via de pakketgeleider 121 toevoeren van lege pakketten aan dataingang 127 van een multiplexer 108. De afvoerzijde van generator 135 is behalve op pakketgeleider 121 ook aangesloten op pakketsynchronisatiegeleider 122 en klokgeleider 123.

De multiplexer 108 in de pakketgenerator 103 heeft verder een dataingang 126 die direct aangesloten is op datauitgang 128 van een eerst-in_eerst-uit wachtrijgeheugen 107 om aan deze datauitgang 128 een uniek adres te ontlenen en een leeg pakket afkomstig van generator 135 daarvan te voorzien. Tevens heeft multiplexer 108 een datauitgang voor het afgeven van het lege pakket met het adres aan datageleider 22.

Tevens bevatten de allocatiemiddelen een 16-teller 102 waarvan de uitgang 132 via bus 111 met een decoder 104 en via bus 112 met een wachtrijgeheugen 107 verbonden is. Verder is teller 102 voorzien van een resetingang 130 die verbonden is met geleider 122 voor het pakketsynchronisatiesignaaal en van een klokingang 131 die verbonden is met klokuitgang 158 van klokgenerator 159.

Verder bevat de allocatiemiddelen 3-k zestien poortschakelingen 105-1, ... , 105-16 die gezamelijk de registratiemiddelen vormen. Elke poortschakeling is voorzien van een ingang 114, van een ingang 115, van een ingang 116, van een ingang 142 en van een uitgang 117. Een uitvoeringsvoorbeeld van een zodanige poortschakeling 105-i zal aan de hand van figuur 4 beschreven worden. De ingangen 142-1, ..., 142-16 zijn aangesloten op een niet weergegeven cenrale besturingseenheid CC voor het continu ontvangen van een signaal met waarde "1".

De ingangen 114-1, ---- 114-16 vormen respectievelijk de requestingangen die elk een requestuitgang 61 van de 16 respectieve kruispuntschakelaars verbonden zijn (zie figuur 2). De ingangen 115-1, ..., 115-16 zijn respectievelijk verbonden met de uitgangen 129-1, ..., 129-16 van decoder 104. De ingangen 116-1, ..., 116-16 zijn allen aangesloten op uitgang 158 van klokgenerator 159. De uitgangen 117-1, ..., 117-16 zijn verbonden met 0R-poort 106 waarvan uitgang 118 met write-enable ingang 119 van wachtrijgeheugen 107 verbonden is. Wachtrijgeheugen 107 is verder voorzien van een queue-empty uitgang 136 die via invertor 160 verbonden is met ingang 139 van AND-poort 113. Een andere ingang 140 van AND-poort 113 is verbonden met pakketsynchronisatiegeleiders 122, waarbij uitgang 165 van AND-poort 113 verbonden is met read-enable ingang 120 van wachtrijgeheugen 107. Multiplexer 108 is verder voorzien van een write-enable ingang 134 die aangesloten is op de uitgang van AND-poort 161. AND-poort 161 heeft een ingang 162 die aangesloten is op de uitgang van de invertor 160 en een ingang 163 die aangesloten is op de uitgang 137-1 van teller 109. Teller 109 is voorzien van uitgangen 137-1, ..., 137...X, welk aantal uitgangen overeenkomt met het aantal bytes in een leeg pakket. In responsie op het verschijnen van de bytes op de pakktegeleider 121 wordt door teller 109 achtereenvolgens de uitgangen 137-1, ..., 137-x gedurende een byteperiode de waarde "1" toegekend. In de tekening zijn slechts twee uitgangen, 137-1 en 137-2, weergegeven omdat alleen deze twee uitgangen voor de verklaring van de figuur en van de later te bespreken figuur 5 van belang zijn. Teller 109 heeft een resetuitgang 166 die aangesloten is op pakketsynchronisatiegeleider 122 en een klokingang 167 die aangesloten is op klokgeleider 123.

Klokgenerator 159 geeft gelijktijdig een kloksignaal af aan klokingang 131 van teller 102 en aan een ingang 116—i van poortschakeling 105-i. De teller 102 genereert in responsie op dit kloksignaal een telstand die overeenkomt met het unieke adres van de kruispuntschakelaar die een reguestsignaal via requestingang 114-i aan poortschakeling 105-i heeft afgegeven. De 16-teller 102 begint weer opnieuw te tellen nadat hij op zijn resetingang 130 een pakketsynchronisatiesignaal ontvangen heeft. Het door de telstand gerepresenteerde unieke adres op uitgang 132 van teller 102 wordt via bus 111 aan decoder 104 en via bus 112 aan wachtrijgeheugen 107 aangeboden. Decoder 104 plaatst afhankelijk van het adres op zijn ingang een tweewaardig signaal met waarde "1" op één van zijn 16 uitgangen, bijvoorbeeld 129-i, en op de overige uitgangen een signaal met waarde "0". Dit signaal met waarde "1" wordt aangeboden op een ingang 115-i van de poortschakeling 105-i. Indien tevens het tweewaardige requestsignaal op ingang 114-i de waarde "1" heeft, wordt na het kloksignaal van klokgenerator 159 op ingang 116—i een tweewaardig signaal met waarde "1“ op uitgang 117—i van de poortschakeling 105-i via de 0R-poort 106 afgegeven aan de write-enable ingang 119 van wachtrijgeheugen 107. In responsie op dit write-enable signaal wordt het adres op uitgang 132 van teller 102 via bus 102 in het wachtrijgeheugen 107 geschreven.

Wanneer een pakketsynchronisatiepuls op geleider 122 verschijnt en tevens wachtrijgeheugen 107 een uniek adres bevat, wordt via AND-poort 113 read-enable ingang 120 van wachtrijgeheugen 107 geactiveerd. In responsie hierop wordt het adres uit wachtrijgeheugen 107 aan dataingang 126 van multiplexer 108 toegevoerd. De teller 109 begint met tellen na het ontvangen van een pakketsynchronisatiepuls op zijn resetingang 166. Aangezien wachtrijgeheugen 107 een adres bevat plaatst uitgang 137-1 van teller 109 via AND-poort 161 in responsie op deze puls een signaal met een waarde “1" op ingang 134 van multiplexer 108 zodat het adres uit wachtrijgeheugen 107 via dataingang 126 op datawachtrijgeheugen 107 via dataingang 126 op datageleider 22 geplaatst wordt. Vervolgens verkrijgt het signaal op ingang 134 de waarde "0" onder besturing van teller 109, zodat via dataingang 127 van multiplexer 108 het resterende gedeelte van het lege pakket dat afkomstig is van generator 135 op datageleider 22 van uitgangsbus 2-j geplaatst wordt. Op 15 deze wijze is door de allocatiemiddelen een leeg pakket met een adres afgegeven waarbij dit adres overeenkomt met het unieke adres van de kruispuntschakelaar die om dit lege pakket door middel van een requestsignaal verzocht heeft. Wanneer het wachtrijgeheugen 107 geen met een telstand overeenkomend uniek adres bevat, dat wil zeggen dat er geen requestsignaal van een kruispuntschakelaar op de geleiders 101-1, ..., 101-16 is gedetecteerd, wordt een leeg pakket met de leeg-pakket code IFC3 via dataingang 127 van multiplexer 108 op datageleider 122 van uitgangsbus 2-j geplaatst.

Verder wordt nog opgemerkt dat indien via tijdsperiode tussen twee opeenvolgende pakketsynchronisatiepulsen gelijk is aan Tp het kloksignaal afkomstig van klokgenerator 159 een tijdperiode Td heeft die kleiner is dan Tp/16. Hierdoor kunnen binnen één tijdperiode Tp op de hierboven beschreven wijze de requestsignalen van alle 16 kruispuntschakelaars onderzocht worden. Tevens kan gedurende elk interval Tp een leeg pakket gegenereerd worden dat voorzien is van een uniek adres van één der kruispuntschakelaars.

In Figuur 4 is een uitvoeringsvoorbeeld van een Doorschakeling 105-i weergegeven dat onderdeel vormt van de registratiemiddelen zoals weergegeven in figuur 3. De poortschakeling 105-i bevat twee flipflop's 152 en 153, en een AND-poort 151. De AND-poort 151 is voorzien van een ingang 115-i die verbonden is met uitgang 129-i van decoder 104, van een ingang 116-i die verbonden is met uitgang 158 van klokgenerator 159 en van een ingang 156-i die verbonden is met uitgang 117-i van flip-flop 153. De uitgang van AND-poort 151 is aangesloten op de resetingang van flipflop 152. Deze flipflop 152 is verder voorzien van een set-ingang 142-i die verbonden is met een niet getekende centrale besturingseenheid CC voor the ontvangen van een tweewaardig signaal met waarde "1*, van een klokingang 114-i die met uitgang 61-i van éên kruispuntschakelaar verbonden is, en van een uitgang 146-i die met de set-ingang van flipflop 153 verbonden is. Flipflop 153 heeft een klokingang waarop uitgang 158 van klokgenerator 159 is aangesloten. De uitgang 117-i van flipflop 153 vormt de uitgang van de poortschakeling 105-i.

De uitgang 146-i van flipflop 152 neemt de waarde "1" op zijn set-ingang 142-i over zodra een requestsignaal afkomstig van een kruispuntschakelaar op zijn klokingang 114-i aangeboden wordt. Bij het volgende kloksignaal afkomstig van klokgenerator 159 verkrijgt het tweewaardig signaal op uitgang 117-i van flipflop 153 de waarde “1" dat vervolgens via de in figuur 3 weergegeven OR-poort 106 write-enable ingang 119 van wachtrijgeheugen 107 activeert. Flipflop 152 wordt via AND-poort 151 gereset wanneer het signaal op uitgang 117-i de waarde *1" heeft, er een kloksignaal van klokgenerator 159 op ingang 116—i ontvangen wordt en wanneer het signaal op uitgang 129-i van decoder 104 via het telsignaal van teller 102 de waarde "1" heeft aangenomen. Na het daarop volgende kloksignaal op de klokingang van flipflop 153 heeft het tweewaardig signaal op uitgang 117-i van de poortschakeling 105-i de waarde "0".

In figuur 5 is een uitvoeringsvoorbeeld van de multiplexer 108 weergegeven, waarbij is aangenomen dat het adresveld van een pakket 4 bits bevat. De pakketgeleider 121 voor het parallel transporteren van 8 bits, splitst zich in twee geleiders 181 en 182 die ieder 4 bits transporteren, waarvan geleider 181 op data ingang 124 van selector 175 is aangesloten.

Selector 175 is voorzien van een datauitgang waarop geleider 183 is aangesloten voor het parallel transporteren van 4 bits. De geleider 183 wordt vervolgens met geleider 182 samengevoegd tot datageleider 22. De selector 175 heeft verder een dataingang 126 waarop de uitgang 128 van wachtrijgeheugen 107 is aangesloten.

Multiplexer 108 bevat verder een flipflop 174 die voorzien is van een setingang die verbonden is met de uitgang van AND-poort 161 (zie figuur 3), van een resetingang die verbonden is met uitgang 137-2 van teller 109, en van een uitgang 177 die met selectieingang 178 van selector 175 is verbonden. Zoals aan de hand van figuur 3 vermeld is, verkrijgt uitgang 137-1 van teller 109 de bitwaarde "1" zodra een pakketsynchronisatiepuls op resetingang 166 van teller 109 is ontvangen. Deze signaalwaarde wordt via AND-poort 161 op de setingang van flipflop 174 aangeboden, die in responsie hierop een signaal met bitwaarde "l* op selectieingang 178 van selector 175 plaatst. In dat geval wordt dataingang 126 verbonden met de datauitgang van selector 175 waardoor een adres op datauitgang 128 naar geleider 183 overgedragen wordt. Bij de tweede byteperiode volgend op de pakketsynchronisatiepuls, verkrijgt uitgang 137-2 van teller 109 (zie figuur 3) de bitwaarde "1" zodat flipflop 174 gereset wordt. In responsie hierop verandert het signaal op selectieingang 178 naar bitwaarde "0", zodat nu dataingang 124 verbonden wordt met de datauitgang van de selector 175 waardoor de afgesplitste pakketinformatie op geleider 181 op geleider 183 geplaatst wordt.

In figuur 6 is een schema van een tweede uitvoeringsvoorbeeld van de allocatiemiddelen 3-k weergegeven. De elementen die figuur 6 en figuur 3 gemeenschappelijk hebben, worden met dezelfde verwijzingscijfers aangegeven.

De allocatiemiddelen bevatten detectiemiddelen 201-1, ..., 201-16 die gezamelijk de registratiemiddellen vormen, voor het detecteren van een requestsignaal op de 16 requestuitgangen 61-1, ..., 61-16 van de 16 kruispuntschakelaars. De allocatiemiddelen bevatten verder een eerst-in_eerst-uit wachtrijgeheugen 206 waarvan de dataingang op de respectieve uitgangen 235-1, ..., 235-16 van de detectiemiddelen 201-1, ... 201-16 aangesloten is.

De datauitgang van het wachtrijgeheugen 206 is via databus 231 met de dataingang van selectiemiddelen 209 verbonden. De datatuitgang van de selectiemiddelen 209 is via databus 232 verbonden met dataingang 126 van multiplexer 108.

De detectiemiddelen 201-i (i = 1, ..., 16) bevatten een flipflop 202-i, een flipflop 203-i en een AND-poort 204-i.

Flipflop 202-i is voorzien van een setingang die aangesloten is op een niet getekende centrale besturingseenheid CC voor het ontvangen van een signaal met waarde "1", een klokingang die de requestingang 101—i van de allocator vormt en een resetingang die aangesloten is op de uitgang van AND-poort 204-i.

De uitgang van flipflop 202-i is aangesloten op de set-ingang van flipflop 203-i. Deze flipflop 203-i heeft een klokingang die via klokgeleider 229 aangesloten is op klokgenerator 205 en een uitgang die de uitgang 235-i van de detectiemiddelen 201-i vormt. De AND-poort 204-i heeft twee ingangen waarvan één ingang op deze uitgang van flipflop 203-i aangesloten is en waarvan de andere ingang via klokgenerator 229 op de klokgenerator 205 aangesloten is.

De uitgangen 235-1, ..., 235-16 van de detectiemiddelen 201-1, ... 201-16 zijn via een databus 227 verbonden met de dataingang van wachtrijgeheugen 206 en via een databus 228 verbonden met een 0R-poort 207. De uitgang van de 0R-poort 207 is aangesloten op één der twee ingangen van AND-poort 208 waarvan de andere ingang via een vertragingselement 245 en klokgeleider 230 aangesloten is op klokgenerator 205. De uitgang van AND-poort 208 is aangesloten op write-enable ingang 236 van het wachtrijgeheugen 206.

De selectiemiddelen 209 waarvan in figuur 7 een uitvoeringsvoorbeeld is gegeven hebben verder een ingang 244 waarop de geleider 122 voor het pakketsynchronisatiesignaal is aangesloten en een klaar-signaal uitgang 239 die is aangesloten op een ingang van AND-poort 210 en op een ingang van AND-poort 213. AND-poorten 210 en 213 hebben beiden een ingang waarop geleider 122 is aangesloten. AND-poort 210 heeft verder een ingang waarop de queue-empty uitgang 237 van wachtrijgeheugen 206 via invertor 211 is aangesloten, en een uitgang die is aangesloten op read-enable ingang 238 van wachtrijgeheugen 206. De uitgang van AND-poort 213 is met write-enable ingang 243 van de selectiemiddelen 209 verbonden.

De requestsignalen afkomstig van de requestuitgangen 61-i (i= 1, ..., 6) (zie figuur 2) van de kruispuntschakelaars worden respectievelijk op de requestingangen 101-1, ..., 101-16 van de registratiemiddelen aangeboden. De uitgangen van de flipflop's 202-1, ..., 202-16 nemen de requestsignalen over.

De klokgenerator 205 geeft een kloksignaal gelijktijdig af aan de klokingangen van de flipflop's 203-1, ..., 203-16 binnen een tijdslot dat kleiner is dan de kleinst verwachtte pakketperiode van de pakketten die op de ingangsbussen 1-i, ..., 1-n, (zie figuur 1) getransporteerd worden. Hiermee wordt bereikt dat tijdens het overnemen binnen dit tijdslot van de signaalwaarden op de uitgangen van de flipflop's 202-1, ..., 202-16 door de uitgangen 235-1, ..., 235-16 van de flipflop's 203-1, ... 203-16 deze signaalwaarden niet van waarde veranderen. Tevens worden door het kloksignaal van klokgenerator 205 de flipflop's 202-1, ..., 202-16 gelijktijdig gereset.

De requestsignalen op de uitgangen 235-1, ..., 235-16 van de detectiemiddelen 201-1, ..., 201-16 vormen een 16 bit informatiewoord dat via databus 227 wordt aangeboden aan de dataingang van het wachtrijgheugen 206. Dit informatiewoord is een representatie van de unieke adressen van de kruispuntschakelaars. Op de hieronder beschreven wijze zullen de unieke adressen aan dit informatiewoord ontleend worden.

Het informatiewoord wordt tevens aan 0R-poort 207 aangeboden. Indien tenminste één der signaalwaarden op de uitgangen 235-1, ____ 235-16 de waarde "Γ heeft, wordt op het moment dat de klokgenerator 205 via klokgeleider 230 een kloksignaal afgeeft aan een ingang van AND-poort 208, de write-enable ingang 236 van wachtrijgeheugen 206 geactiveerd om het informatiewoord in het wachtrijgeheugen te schrijven. Door middel van het vertragingselement 245 op klokgeleiders 230 wordt bereikt dat het write-enable signaal pas op write-enable ingang 236 verschijnt nadat de signalen op de uitgangen 235-1, ..., 235-16 van de detectiemiddelen 201-1, ..., 201-16 niet meer veranderen.

Wanneer AND-poort 210 op zijn ingangen een pakketsychronisatiesignaal van geleider 122 een klaar-signaal van uitgang 239 van selectiemiddelen 209 en een queue-empty signaal van uitgang 237 van wachtrijgeheugen 206 gelijktijdig ontvangt, wordt read-enable ingang 238 van wachtrijgeheugen 206 geactiveerd om een informatiewoord op de dataingang van de selectiemiddelen 209 aan te bieden. Een reeds daarvoor op databus 231 aanwezig informatiewoord wordt via een write-enable signaal op write-enable ingang 243 van de selectiemiddelen 209 door de selectiemiddelen 209 overgenomen, zodra op de ingangen van AND-poort 213 het pakketsynchronisatiesignaal van geleider 122 en het klaarsignaal van uitgang 239 gelijktijdig worden ontvangen.

De selectiemiddelen 209 onderzoeken in een vaste volgorde de requestsignalen in het 16-bit informatiewaard en selecteren de informatiebits die de signaalwaarde "1" hebben. De selectiemiddelen 209 genereren vervolgens een met elk informatiebit corresponderend tweede 16-bit informatiewoord dat via databus 232 aan vertaalgeheugen 212 wordt aangeboden nadat een pakketsynchronisatiesignaal via geleider 122 op ingang 244 van de selectiemiddelen 209 verschenen is.

Dit tweede 16-bit informatiewoord op databus 232 heeft slechts één bitwaarde met de waarde "1" en de positie van deze bitwaarde in dit 16-bit informatiewoord komt overeen met de positie van het geselecteerde informatiebit in het 16-bit informatiewoord op databus 231. Vertaalgeheugen 212 genereert in responsie op het aangeboden 16-bit informatiewoord op databus 232 een daarmee corresponderend uniek 4-bit informatiewoord. Dit unieke 4-bit informatiewoord, dat het unieke adres van de kruispuntschakelaar aangeeft waarvan het oorspronkelijke requestsignaal afkomstig is, wordt aan de dataingang 126 van multiplexer 108 aangeboden. De verdere afwikkeling van het adres is overeenkomstig de beschrijving van figuur 3 en figuur 5 die daaraan gewijd is.

Aangezien het vertaalgebeuren 212 met bekende middelen en op een eveneens bekende wijze als een read-out memory (ROM) kan worden uitgevoerd, wordt hier niet verder op die uitvoering van een dergelijk vertaalgeheugen ingegaan.

Op de boven beschreven wijze wordt door de selectiemiddelen 209 en het vertaalgeheugen 212 bij elke bitwaarde in het 16-bit informatiewoord op databus 231 dat de waarde "1" heeft, een daarbij behorend uniek adres gegenereerd. Wanneer alle bitwaarden in dit 16-bit informatiewoord onderzocht zijn, geeft de klaar-signaal van de selectiemiddelen 209 een signaal met waarde *1" aan AND-poort 210 en aan AND-poort 213 af.

In figuur 7 is een uitvoeringsvoorbeeld van de selectiemiddelen 209 in figuur 6 weergegeven. De selectiemiddelen 209 bevatten 16 flipflop's 253-1, ..., 253-16 die via de poorten 256-1, ...

256-15 en 257-1, ... 257-15 met flip-flop's 258-1, ..., 258-16 verbonden zijn. De flipflop's 253-1, ..., 253-16 zijn elk voorzien van een setingang waarop een datageleider 231-i (i = 1, ..., 16) is aangesloten, welke datageleiders 231-1, ... 231-16 gezamelijk databus 231 vormen. De flipflop's 253-1, ..., 253-16 zijn verder elk voorzien van een resetingang waarop de uitgangen 251-1, ..., 251-16 van flipflop's 258-1, ..., 258-16 respectievelijk zijn aangesloten, en elk van een klokingang die op de write-enable ingang 243 van selectiemiddelen 209 is aangesloten. De uitgangen 251-1, ...251-16 van flipflop's 258-1, ..., 258-16 zijn tevens repectievelijk aangesloten op de datageleiders 232-1, ..., 232-16 die gezamelijk databus 232 vormen.

De niet-geinverteerde uitgang 254-1 van flipflop 253-1 is rechtstreeks aangesloten op de setingang van flipflop 258-1, zulks in tegenstelling tot de niet-geinverteerde uitgangen 254-2, ... 254-16 van de flipflop's 253-2, ..., 253-16 die respectievelijk via AND-poorten 257- 1, ... 257-15 op de setingang van de flipflop's 258-2, ..., 258-16 zijn aangesloten.

De andere ingang van AND-poort 257-j (j = 1, ..., 15) is verbonden met de uitgang van AND-poort 256-j. De geïnverteerde uitgangen van de flipflop's 253-1, ..., 253-15 zijn respectievelijk op één der twee ingangen van de AND-poorten 256-1, ..., 256-15 aangesloten. Op de andere ingang van AND-poort 256-1 is een signaal met waarde "1" aangesloten en de andere ingangen van AND-poorten 256-2, ..., 256-15 zijn respectievelijk aangesloten op de uitgangen van AND-poorten 256-1, ..., 256-14.

Tevens zijn de niet geïnverteerde uitgangen 254-1, ..., 254-16 van flipflop 253-1, ..., 253-16 via poort 255 verbonden met de setingang van flipflop 259. Flipflop 259 is voorzien van een klokingang waarop pakketsynchronisatiegeleider 122 via ingang 244 van selectiemiddelen 209 (zie figuur 6) op is aangesloten, en van een uitgang die de klaar-signaal uitgang 239 van de selectiemiddelen 209 vormt. Tevens is geleider 122 via ingang 244 verbonden met de ingangen van de flipflop's 258-1, ..., 258-16.

Zodra een kloksignaal via write-enable ingang 243 klokingangen van de flipflop's 253-1, ..., 253-16 verschijnt, wordt het gehele 16-bit informatiewaard op de datageleiders 231-1, ..., 231-16 overgenomen door de uitgangen 254-1, ..., 254-16 van de flipflop's 253-1, ..., 253-16.

De poorten 256-1, ..., 256-15 en 257-1, ..., 257-15 verbinden de flipflop's 253-1, ..., 253-16 met de flipflop's 258-1, ..., 258- 16 op een wijze die de uitgangen 254-1 tot en met 254-16 van flipflops 253-1, ..., 253-16 in deze volgorde gelegenheid geven om een eventuele signaalwaarde "1" via een flipflop 258-1 (i = 1, ..., 1-16) op de uitgangsbus 232 te plaatsen. Dus uitgang 254-1 wordt het eerst en uitgang 254-16 het laatst de gelegenheid gegeven om een eventuele signaalwaarde "1" op databus 232 de plaatsen.

Stel dat de eerste uitgang in deze volgorde die een signaalwaarde "1" heeft de uitgang 254-i van flipflop 253-i (i = 1, ... ,16) is.

De flipflop's 258-j (j < i) verkrijgen via AND-poorten 257- j een signalwaarde "0" op hun setingang en de flip-flop's 258-k (k>i) verkrijgen via de geïnverteerde uitgang van flipflop 253-i en via AND-poorten 256 (l>i) en AND-poorten 257 (l>i) de signaalwaarde "0" op hun setingang. Alleen op de setingang van flipflop 258-i wordt een signaal met waarde "1" aangeboden, welke signaalwaarde afkomstig is van uitgang 254-i van flipflop 253-i. Bij het eerstvolgende kloksignaal op klokingang 243 verschijnt op datageleider 232-i een signaal met waarde "1" en op de overige geleiders 232-m (m£i.) een signaal met waarde "0". Tevens wordt tegelijkertijd via uitgang 252-i flip-flop 253-i gereset.

Vervolgens wordt volgens de bovenbeschreven wijze de eerst-volgende uitgang 254-k (k>i) die een signaal met waarde T heeft doorverbonden met de setingang van flipflop 258-k. Op deze wijze wordt elke uitgang 254-i (i=1, ..., 16) achtereenvolgens de gelegenheid gegeven om een 16-bit informatiewoord op databus 232 te plaatsen waarbij op datageleiders 232-i een signaalwaarde "1“ staat en op de overige datageleiders signaalwaarde "0".

De poort 255 waarop alle uitgangen 254-1, ..., 254-16 van fliflop's 253-1, ..., 253-16 zijn aangesloten geeft een signaal met waarde "1“ af aan de setingang van flipflop 259 zodra één of meer uitgangen 254-1 (i = 1, ..16) een signaal met waarde "1“ heeft. Bij het eerst volgende kloksignaal via ingang 244 van de selectiemiddelen 209 aan de klokingang van de flipflop 259 wordt op de klaar-signaal uitgang 239 van de selectiemiddelen 209 een signaal met waarde "1" afgegeven aan AND-poort 210 en aan AND-poort 213 die in figuur 6 weergegeven zijn. Tegelijkertijd wordt door dit kloksignaal op klokingang 244 flipflop 258- i geactiveerd om het laatste signaal met waarde “Γ op uitgang 254-i op zijn uitgang 251-i over te nemen.

Hierna wordt het volgende informatiewoord op de dataingang van de selectiemiddelen 209 door de selectiemiddelen 209 ingelezen om vervolgens de 16 requestsignalen die gezamelijk het informatiewoord vormen te onderzoeken, waarna de bovenbeschreven cyclus wordt herhaald.

Claims

1. Digitale schakelmodule voor data pakketten, welke schakelmodule voorzien is van een aantal ingangsbussen en tenminste één uitgangsbus, van kruispuntschakelaars die elk een eigen ingangsbus verbinden met de uitgangsbus, waarin elke kruispuntschakelaar voorzien is van een op de uitgangsbus aangesloten schrijfcircuit om pakketten in lege pakketten op de uitgangsbus te schrijven, en van allocatiemiddelen voor het oplossen van accessconflicten tussen pakketten waarvoor binnen dezelfde pakketperiode overdracht beoogd wordt naar dezelfde uitgangsbus, met het kenmerk dat aan elke kruispuntschakelaar een uniek adres is toegekend en dat deze kruispuntschakelaar voorzien is - van een requestuitgang voor het in responsie op de aanwezigheid van een over te dragen pakket afgeven van een requestsignaal aan de allocatiemiddelen, - van een op de uitgangsbus aangesloten detectiecircuit voor het detecteren op de uitgangsbus van lege pakketten met het adres van de betreffende kruispuntschakelaar, en welk schrijfcircuit geschikt is voor het onder besturing van het detectiecircuit schrijven van pakketten in de lege pakketten met het gedetecteerde adres; en dat de op de uitgangsbus aangesloten allocatiemiddelen lege pakketten genereren met het adres van een kruispuntschakelaar en zijn voorzien - van registratiemiddelen voor het binnen een pakketperiode registreren en vervolgens terugstellen van het requestsignaal van elke kruispuntschakelaar; - van een eerst-in eerst-uit wachtrijgeheugen * met een dataingang voor het daaraan toevoeren van representaties van adressen van kruispuntschakelaars, - van een pakketgenerator voor het aan de representaties uit het wachtrijgeheugen ontlenen van de adressen en het voorzien van de lege pakketten van deze adressen.

2. Schakelmodule volgens conclusie 1, met het kenmerk dat de registratiemiddelen de requestsignalen sequentieel registreren, dat de allocatiemiddelen voorzien zijn van een teller voor het gelijktijdig met het registreren van één der requestsignalen afgeven van een telstand aan de dataingang van het wachtrijgeheugen, welk wachtrijgeheugen voorzien is van een write-enable ingang om het wachtrijgeheugen afhankelijk van het requestsignaal in de inschrijftoestand te brengen, en dat de pakketgenerator direct aangesloten is op de datauitgang van het wachtrijgeheugen voor het ontvangen van de telstand.

3. Schakelmodule volgens conclusie 1, met het kenmerk dat de registratiemiddelen een datawoord bevattende de requestsignalen van de kruispuntschakelaars registreren, welk datawoord representaties vormt van de adressen van de kruispuntschakelaars, en dat de pakketgenerator een op de datauitgang van het wachtrijgeheugen aangesloten vertaalgeheugen bevat die afhankelijk van het datawoord de door het datawoord gerepresenteerde adressen genereren.