DE60320219T2 - Aufteilung von strom-und erdungsebenen und durchkontaktverbindung zur nutzung von kanälen/gräben zur stromzufuhr - Google Patents
Aufteilung von strom-und erdungsebenen und durchkontaktverbindung zur nutzung von kanälen/gräben zur stromzufuhr Download PDFInfo
- Publication number
- DE60320219T2 DE60320219T2 DE60320219T DE60320219T DE60320219T2 DE 60320219 T2 DE60320219 T2 DE 60320219T2 DE 60320219 T DE60320219 T DE 60320219T DE 60320219 T DE60320219 T DE 60320219T DE 60320219 T2 DE60320219 T2 DE 60320219T2
- Authority
- DE
- Germany
- Prior art keywords
- metallized
- trenches
- conductive
- planes
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09981—Metallised walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0108—Male die used for patterning, punching or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/005—Punching of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
- Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Connector Housings Or Holding Contact Members (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Non-Insulated Conductors (AREA)
Description
- GEBIET DER ERFINDUNG
- Die vorliegende Erfindung betrifft allgemein das Schaltkreisdesign und insbesondere das Herstellen und Nutzen von leitfähigen Gräben zum Verbessern der Stromzufuhr, der EMI-Unterdrückung und/oder der Wärmeabfuhr innerhalb einer Schaltkreisstruktur.
- ALLGEMEINER STAND DER TECHNIK
- In dem Maße, wie die Designs gedruckter Leiterplatten komplexer geworden sind, ist der Bedarf an zusätzlichen Verbindungsleitungen zwischen den Komponenten, die mit den gedruckten Leiterplatten gekoppelt sind, gewachsen. Um diesen Bedarf zu befriedigen, haben die Hersteller gedruckte Mehrschicht-Leiterplatten auf den Markt gebracht, wo mehrere Schichten von Leitern durch Schichten aus dielektrischem Material getrennt werden. Gedruckte Leiterplatten (GLPs) enthalten im Allgemeinen vier oder mehr leitfähige Schichten, wobei mindestens eine leitfähige Schicht eine Erdungsebene ist und eine oder mehrere leitfähige Schichten Stromebenen und äußere leitfähige Schichten sind, die eine hoch-dichte Zwischenverbindung zum Koppeln verschiedener Komponenten oder Sockets bilden, die an der GLP montiert wurden. Diese Mehrschicht-Leiterplatten werden so hergestellt, daß die leitfähigen Schichten jeweils dergestalt durch eine dielektrische Schicht getrennt sind, daß die Zwischenverbinderschichten, welche die Strom- und die Erdungsebenen für die gedruckte Leiterplatten bilden, ausschließlich über Durchkontakte in Kontakt stehen.
1 veranschaulicht eine gedruckte Mehrschicht-Leiterplatte, wo unter den (nicht gezeigten) Zwischenverbindungsschichten eine erste metallisierte Schicht zum Zuführen von Strom und eine zweite metallisierte Schicht zum Bereitstellen einer Erdung geschichtet sind und wo die zwei metallisierten Schichten durch eine dielektrische Schicht (im Interesse der besseren Übersichtlichkeit weggelassen) getrennt sind. Es kann ein Freiraum in einer metallisierten Schicht um einen Durchkontakt herum angeordnet sein, um eine Verbindung mit dieser Schicht zu vermeiden. - Die leitfähigen Schichten der gedruckten Mehrschicht-Leiterplatten können mittels Durchkontakten miteinander verbunden werden, die mit leitfähigem Material plattiert sind, um plattierte Durchgangslöcher herzustellen.
- Die Durchkontakte sind über die gedruckte Leiterplatte verteilt und sind mit Montagestellen an den äußeren leitfähigen Ebenen unter Verwendung von Leiterbahnen verbunden. Das heißt, Montageinseln für integrierte Schaltkreise und oberflächenmontierte Komponenten brauchen nicht direkt mit plattierten Durchgangslöchern verbunden zu sein, sondern können mit den plattierten Durchgangslochstellen unter Verwendung einer strukturierten Leiterbahn verbunden sein. Mit der wachsenden Bestückungsdichte von integrierten Schaltkreisen nehmen die Bedenken hinsichtlich elektromagnetischer Interferenzen (EMI), Leistungs- und Wärmeabführung und Stromzufuhr zu.
- Aus den oben genannten Gründen, und aus anderen Gründen, die unten genannt werden und die dem Fachmann beim Lesen und Verstehen der vorliegenden Spezifikation offenbar werden, besteht auf diesem technischen Gebiet Bedarf an einer gedruckten Leiterplatte, welche die oben genannten Bedenken beseitigt, während gleichzeitig die derzeitige Montagequalität der Leiterplatten, einschließlich der Lötverbindungen beibehalten bleibt.
- Das
US-Patent Nr. 5,426,399 offenbart eine Filmträgersignalübertragungsleitung, die Folgendes enthält: ein dielektrisches Material, das eine erste, vordere Fläche und eine zweite, hintere Fläche, die der ersten Fläche gegenüberliegt, aufweist, wobei Signalleitungen in das dielektrische Material eingegraben sind, um ein superhochfrequentes Signal zu übertragen, und die von der ersten und der zweiten Fläche beabstandet sind und um ein regelmäßiges Intervall nebeneinander beabstandet sind, wobei ein erster Erdungsfilm auf der zweiten Fläche des dielektrischen Materials angeordnet ist; Trennungsrinnen in dem dielektrischen Material zwischen benachbarten Paaren von Signalleitungen, die parallel zu den Signalleitungen verlaufen; und zweite Erdungsfilme, die auf der ersten Fläche des dielektrischen Materials und in der Trennungsrinne angeordnet sind und elektrisch mit dem ersten Erdungsfilm in den Trennungsrinnen verbunden sind. - KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Die vorliegende Erfindung wird beispielhaft und in nicht-einschränkender Weise in den Figuren der begleitenden Zeichnungen veranschaulicht. In diesen Zeichnungen, in denen gleiche Bezugszahlen gleiche Elemente bezeichnen, ist Folgendes dargestellt:
-
1 veranschaulicht eine gedruckte Mehrschicht-Leiterplatte, wo unter den (nicht gezeigten) Zwischenverbindungsschichten eine erste metallisierte Schicht zum Zuführen von Strom und eine zweite metallisierte Schicht zum Bereitstellen einer Erdung geschichtet sind. -
2 ist eine Veranschaulichung einer Ausführungsform von segmentierten Strom- und Erdungsebenen, die durch leitfähige Gräben verbunden sind. -
3A ist eine Veranschaulichung einer strukturierten ersten Metallbeschichtung über einem dielektrischen Kernmaterial. -
3B ist eine Veranschaulichung der GLP nach dem Abscheiden einer dielektrischen Schicht über der strukturierten ersten Metallbeschichtung und dem Abscheiden oder Laminieren einer zweiten Metallbeschichtung über dem zweiten Dielektrikum und dem Bohren eines Durchkontakts durch die GLP-Schichten. -
3C ist eine Veranschaulichung des Beginns der Grabenbildung, indem zuerst eine Rinne durch die zweite Metallschicht und die zweite dielektrische Schicht gezogen wird, um Abschnitte der ersten Metallschicht frei zu legen. -
3D ist eine Veranschaulichung der Gräben und des Durchkontakts nach einem Metallisierensprozeß. -
4A –4D sind Veranschaulichungen einer weiteren Ausführungsform zum Herstellen metallisierter Gräben. -
4A ist eine Veranschaulichung der alternativen Ausführungsform zum Herstellen von Metallschaltkreisen. -
4B ist eine Veranschaulichung der alternativen Ausführungsform zum Hinzufügen von mehr Schichten zu der GLP. -
4C ist eine Veranschaulichung der alternativen Ausführungsform zum Verwenden eines Gesenks zum Prägen der GLP. -
4D ist eine Veranschaulichung des Gesenkprägens auf die GLP. -
5 ist eine Veranschaulichung weiterer Ausführungsformen von leitfähigen Gräben, die segmentierte metallisierte Ebenen auf einer GLP verbinden. -
6 ist eine Veranschaulichung einer 3D-Ansicht von metallisierten Gräben und segmentierten Flächen. -
7A veranschaulicht eine Querschnittsflächenvergrößerung mit der Anzahl von metallisierten Gräben und die vergrößerten Flächen, die den Graben definieren. -
7B veranschaulicht die metallisierten Gräben von der Seite (senkrecht zu der Länge des Grabens). -
8A ist eine Veranschaulichung einer alternativen Ausführungsform, wo leitfähige Gräben zum Herstellen eines Faradayschen Käfigs innerhalb des GLP-Substrats verwendet werden. -
8B ist eine Veranschaulichung der alternativen Ausführungsform mit einer Draufsicht auf leitfähige Gräben, die einen Teil des Faradayschen Käfigs bilden. - DETAILLIERTE BESCHREIBUNG
- Es werden ein Verfahren und eine Vorrichtung zum Herstellen und Nutzen leitfähiger Gräben zum Verbessern der Stromzufuhr, der EMI-Unterdrückung und/oder der Wärmeabfuhr innerhalb einer GLP-Struktur offenbart. Dieses Verfahren und diese Vorrichtung können eine oder mehrere metallisierte Schichten (Ebenen), die durch ein Dielektrikum getrennt sind, dergestalt segmentieren, daß die Verwendung der Gräben effektiv in einem Zwischenverbindungs/Durchkontakt-Feld eines Chipgehäuses realisiert werden kann. Für die Zwecke der Besprechung der Erfindung versteht es sich, daß durch den Fachmann verschiedene Begriffe verwendet werden, um Vorrichtungen, Techniken und Herangehensweisen zu beschreiben.
- In der folgenden Beschreibung sind zum Zweck der Erläuterung zahlreiche konkrete Details dargelegt, um ein gründliches Verstehen der vorliegenden Erfindung zu ermöglichen. Es ist für den Fachmann jedoch offenkundig, daß die vorliegende Erfindung auch ohne diese konkreten Details praktiziert werden kann. In einigen Fällen werden allseits bekannte Strukturen und Vorrichtungen in grober Form anstatt im Detail gezeigt, um zu vermeiden, daß die vorliegende Erfindung in den Hintergrund tritt. Diese Ausführungsformen werden hinreichend detailliert beschrieben, um es dem Fachmann zu erlauben, die Erfindung zu praktizieren, und es versteht sich, daß auch andere Ausführungsformen verwendet werden können und daß logische, mechanische, elektrische und andere Änderungen vorgenommen werden können, ohne vom Geltungsbereich der vorliegenden Erfindung abzuweichen.
- Diese Erfindung ermöglicht eine verbesserte Stromtransportfähigkeit, einen verringerten Spannungsabfall und/oder eine verbesserte Wärmeübertragung durch Hinzufügen von Kanälen, wodurch die Oberflächen in der Richtung des Stromflusses vergrößert werden. Die Kanäle können aus einem elektrisch leitfähigen Material hergestellt werden, und das Ergebnis kann eine Vergrößerung der Querschnittsfläche in der Richtung des Stromflusses sein. Ein solches elektrisch leitfähiges Material können zum Beispiel Metalle, eine metallisierte Paste oder elektrisch leitfähige Polymere sein. Die Kanäle können aus einem Material bestehen, das wärmeleitfähig ist, und können zu einer Verstärkung der Wärmeleitung entlang dieser vergrößerten Querschnittsfläche (ihren. Solche wärmeleitfähigen Materialien können Materialien wie zum Beispiel Metalle, Pasten und gefüllte Polymerverbundmaterialien sein. Des Weiteren können die Kanäle aus einem Material bestehen, das sowohl wärmeleitfähig als auch elektrisch leitfähig ist, wie zum Beispiel Metalle, metallisierte Polymere, leitfähige Verbundpasten usw.
- Der Kanal (Graben) wird gebildet, indem selektiv Abschnitte der äußeren metallisierten Schichten entfernt werden und Abschnitte von Grundmaterialschichten zwischen den äußeren metallisierten Schichten angeordnet werden. Die GLP kann als Grundmaterial, d. h. als eine oder mehrere nichtleitende Schichten, ein Laminat haben, wie zum Beispiel ein glasfaserverstärktes Epoxidharz, wobei eine solche Glasfaserversion FR4 ist. Außerdem kann der Graben tief genug sein, um auch Abschnitte von einer oder mehreren der inneren metallisierten Schichten, die sich zwischen den äußeren metallisierten Schichten befinden, zu entfernen. Der Graben kann so ausgebildet sein, daß die Richtung (Länge) des Grabens entlang eines Pfades verläuft, wo eine zusätzliche Querschnittsfläche erwünscht ist (im Fall der Stromzufuhr kann der Graben in der Richtung des Stromflusses verlaufen). Der Graben kann durch Techniken wie Laserablation, lichtentwickelte Strukturierung, Plasma, chemisch oder mechanisch ausgebildet werden. Der blanke Graben kann dann beschichtet werden, wie zum Beispiel mit einem der elektrisch und/oder wärmeleitfähigen Materialien, die oben genannt wurden und im Folgenden als eine leitfähige Beschichtung bezeichnet werden. Der Querschnitt dieser leitfähigen Beschichtung innerhalb des Grabens kann einen leitfähigen Pfad mit der verbesserten Querschnittsfläche bilden. Durch Vergrößern der Querschnittsfläche sinkt der Widerstand je Längeneinheit entsprechend, und der verringerte Widerstand senkt den IR (Strom multipliziert mit Widerstand)-Abfall eines Stromzufuhrschaltkreises. Dieses Vergrößerung der Querschnittsfläche, welche die Fähigkeit des Pfades verbessert, elektrischen Strom zu transportieren, kann auch Wärme leiten, und die Oberfläche der leitfähigen Beschichtung kann Wärme abführen. Der Graben, der nun mit einer leitfähigen Beschichtung versehen ist (d. h. ein leitfähiger Graben), kann Wärme von der leitfähigen Fläche fort abstrahlen und konvektieren, um Wärme aus dem Inneren der GLP abzuführen. Dies kann geschehen, wo der Graben eine leitfähige Verbindung zwischen einem inneren geschichteten Schaltkreis bzw. einer inneren geschichteten Ebene und einem äußersten (frei liegenden) Schaltkreis bzw. einer äußersten (frei liegenden) Ebene herstellt, dergestalt, daß die Wärmeabfuhr des inneren Schaltkreises bzw. der inneren Ebene verbessert wird.
-
2 ist eine Veranschaulichung einer Ausführungsform von segmentierten Strom- und Erdungsebenen, die durch Gräben und Durchkontakte verbunden sind. Wie in2 gezeigt, können eine obere metallisierten Ebene202 (Ebene) und eine untere metallisierte Ebene204 durch ein Dielektrikum (wegen der übersichtlicheren Darstellung weggelassen) auf einer gedruckten Leiterplatte (GLP)200 getrennt werden. Die obere und die untere metallisierte Ebene202 und204 sind als verallgemeinerte Ebenen, d. h. ohne spezifische Grenzen, in Strichlinien gezeigt. Die obere und die untere metallisierte Ebene202 und204 können segmentiert sein, wobei die getrennten oberen Segmente206 ,208 und210 mit den getrennten unteren Segmenten212 ,214 und216 durch leitfähige Gräben218 ,220 und222 verbunden sein können. Die oberen Segmente206 ,208 ,210 und die unteren Segmente212 ,214 ,216 können so gestapelt sein, daß Segmente von gleichem Potential (d. h. mit gleichen oder fast gleichen Flächen) in der vertikalen Achse224 aufeinander ausgerichtet sind, um durch die jeweiligen leitfähigen Gräben218 ,220 und222 verbunden zu werden. - Ein Graben wird gebildet, indem man die metallisierten Ebenen
202 und204 strukturätzt und dann das dielektrische Material entfernt, das die Ebenen202 und204 trennt. Jeder Graben218 ,220 und222 wird dann mit einem leitfähigen Material beschichtet, um eine elektrische und/oder thermische Verbindung zwischen den oberen Segmenten206 ,208 und210 und den unteren Segmenten212 ,214 und216 herzustellen. Die Beschichtungsdicke des leitfähigen Grabens kann für jede der metallisierten Ebenen202 und204 so gestaltet werden, daß Querschnitte entstehen, die größer sind als die Querschnittsflächen, die ohne einen Graben erhalten werden. Ein Segment210 und208 kann so strukturiert sein, daß es ein oder mehrere Durchkontakte226 bzw.229 umgibt und elektrisch verbindet und mit einem Graben222 bzw.220 verbindet, oder alternativ kann ein Segment210 und208 so strukturiert sein, daß es einen Durchkontakt227 bzw.228 umgibt, aber dennoch von ihm beabstandet ist (d. h. keine Verbindung herstellt). -
3A –3D veranschaulichen eine Ausführungsform eines Verfahrens zum Herstellen von segmentierten metallisierten Ebenen, die durch leitfähige Gräben und Durchkontakte auf einer GLP verbunden sind.3A ist eine Veranschaulichung einer strukturierten ersten metallisierten Schicht über einem Kerngrundmaterial. Die erste metallisierte Beschichtung302 kann Kupfer sein, das durch mehrere Verfahren als Deckschicht abgeschieden wird, wie zum Beispiel mittels CVD oder Laminierung. Ein Strukturieren, nach dem Abscheiden der Metallschicht302 , kann beinhalten, ein Bild in einer Photoresist-Beschichtung, die über der Metallschicht angeordnet ist, zu entwickeln. Ein Ätzprozeß kann dann die Kupferschicht302 segmentieren, wodurch das darunter befindliche Grundmaterial304 freigelegt wird. -
3B ist eine Veranschaulichung einer zweiten metallisierten Schicht und einer Dielektrikumschicht, die über der ersten metallisierten Schicht angeordnet ist. Eine zweite dielektrische Schicht306 wird über der strukturierten ersten metallisierten Beschichtung302 abgeschieden. Als nächstes wird eine zweite metallisierte Beschichtung308 über dem zweiten Dielektrikum306 abgeschieden oder laminiert, und ein Durchkontakt310 kann durch die GLP-Schichten hindurch gebohrt werden. Die zweite metallisierte Beschichtung308 kann Kupfer sein, und das zweite Dielektrikum306 kann ein Epoxidharz sein. -
3C ist eine Veranschaulichung des Beginns einer Grabenbildung. Rinnen312 und314 können durch die zweite Metallschicht308 und die zweite dielektrische Schicht306 hindurch auf eine Tiefe geätzt oder ablatiert werden, die Schaltkreisbahnen in der ersten Metallschicht302 freilegt. Das Ätzen/Ablatieren der Rinnen312 und314 in dem Dielektrikum306 kann mittels einer beliebigen Anzahl von Prozessen bewerkstelligt werden, wie zum Beispiel mechanisches Prägen, chemisches Ätzen, mechanische Verlegung oder Laserablation. Für das mechanische Prägen kann ein Verfahren ein (nicht gezeigtes) Metallgesenk verwenden, das eine Patrizenstruktur der Gräben aufweist, die in das Substrat zu prägen sind. Das mechanische Pressen des Gesenks auf das Substrat kann Material verdrängen und die Gräben bilden. Der Prozeß zum Entfernen von Metall von einem Bereich des Grabens312 und314 in der Metallschicht308 kann sich von einem Prozeß zum Entfernen des dielektrischen Materials306 in demselben Grabenbereich unterscheiden. -
3D ist eine Veranschaulichung von leitfähigen Gräben316 und318 und eines beschichteten Durchkontakts320 nach einem Beschichtungsprozeß, wie zum Beispiel CVD, Sputtern, chemischem Beschichten, elektrolytischem Plattieren oder einer Kombination solcher Prozesse. Die Beschichtung kann die Fläche des Grabens312 und314 (3C oben) bedecken, um eine vergrößerte leitfähige Querschnittsfläche zu erzeugen, wobei eine solche Fläche dimensional abgestimmt werden kann, indem man das Volumen von leitfähigem Material, wie zum Beispiel Metallablagerungen, Polymeren oder Pasten, das abgeschieden wird, steuert. -
4A –4D veranschaulichen eine alternative Ausführungsform eines Verfahrens zum Herstellen von segmentierten metallisierten Ebenen, die durch leitfähige Gräben und Durchkontakte auf einer GLP verbunden sind.4A ist eine Veranschaulichung einer strukturierten ersten metallisierten Schicht über einem Kerngrundmaterial, das ein Dielektrikum ist. Die erste metallisierte Beschichtung402 , wie zum Beispiel Kupfer, kann durch mehrere Verfahren als eine Deckschicht abgeschieden werden, wie zum Beispiel mittels CVD oder Laminierung. Das Strukturieren, nach dem Abscheiden der metallisierten Schicht402 , kann das Entwickeln eines Bildes in einer Photoresist-Beschichtung, die über der Metallschicht angeordnet ist, beinhalten. Mittels Ätzen kann dann die metallisierte Schicht402 segmentiert werden, wodurch das darunter befindliche Grundmaterial404 freigelegt wird. -
4B ist eine Veranschaulichung einer zweiten metallisierten Schicht und einer Dielektrikumschicht, die über der ersten metallisierten Schicht abgeschieden ist. Die zweite dielektrische Schicht406 kann über der strukturierten ersten metallisierten Beschichtung402 abgeschieden werden. Als nächstes kann eine zweite metallisierte Beschichtung408 über dem zweiten Dielektrikum406 abgeschieden oder laminiert werden, und dann kann ein Durchkontakt410 durch die GLP-Schichten hindurch gebohrt werden. Die zweite metallisierte Beschichtung408 kann Kupfer sein, und das zweite Dielektrikum406 kann ein Epoxidharz sein. -
4C ist eine Veranschaulichung des Herstellens einer Prägung, die zur Entstehung von leitfähigen Gräben führt. Eine mechanische Prägung, wie zum Beispiel unter Verwendung eines Metallgesenks412 , die eine Patrizenstruktur414 (d. h. ein Spiegelbild der herzustellenden Gräben) aufweist, kann auf die zweite oder oberste metallisierte Schicht412 des Substrats400 gepreßt werden416 . -
4D ist eine Veranschaulichung des Metallgesenks, das in das Substrat hineingepreßt ist, um die leitfähigen Gräben herzustellen. Das mechanische Pressen des Metallgesenks412 auf das Substrat400 kann gleichzeitig sowohl die metallisierte Schicht408 als auch das dielektrische Material406 verdängen, um die leitfähigen Gräben418 und419 auszubilden. - Der Prozeß zum Entfernen oder Verdrängen von dielektrischem Material zum Herstellen der Gräben kann sich von einem Prozeß unterscheiden, der zum Verdrängen oder Entfernen der metallisierten Schicht verwendet wird.
-
5 ist eine Veranschaulichung von anderen Ausführungsformen leitfähiger Gräben, welche die segmentierten metallisierten Ebenen auf einer GLP verbinden. Unter Verwendung der gleichen Prozesse wie oben beschrieben (3A –3D ) können die metallisierten Gräben502 und510 tiefer gestaltet werden und können mehr als zwei metallisierte Schichten512 ,514 und508 verbinden.5 veranschaulicht einen ersten metallisierten Graben502 , der zum Beispiel durch Hindurchätzen durch zwei Schichten aus Dielektrikum504 und506 gebildet wird, um eine dritte Metallschicht508 auf dem Boden der GLP freizulegen. Ein zweiter metallisierter Graben510 ist ebenfalls veranschaulicht, der durch zwei dielektrische Schichten504 und506 hindurch angeordnet ist, um Bahnen auf drei Metallschichten508 ,512 und514 zu verbinden. Ein dritter Graben516 kann die zweite metallisierte Schicht514 mit der dritten metallisierten Schicht408 verbinden. - Mit weiteren alternativen Ausführungsformen sind eine Vielzahl verschiedener Kombinationen möglich. So ist es zum Beispiel möglich, daß sich Gräben, wie zum Beispiel tiefere Gräben, an nur eine einzige Metallschicht anschließen, um die Oberfläche nur einer ersten Metallschicht zu vergrößern, um die Wärmeleitung und/oder die elektrische Leitfähigkeit zu verbessern.
-
6 ist eine 3D-Veranschaulichung einer Ausführungsform für Strukturen, die Segmente eines einzelnen Ebenenpaares602 und604 , einer ersten Metallschicht602 und einer zweiten Metallschicht604 definieren, wobei die Segmente der zwei Metallschichten602 und604 , die durch Gräben605 zu verbinden sind, einander gegenüberliegend angeordnet werden können. In dieser Ausführungsform kann das obere Maskenbild602 später mit einem (+)-Potential verbunden werden, und das untere Maskenbild604 kann an ein (–)-Potential angeschlossen werden. Die größere Oberfläche606 in dem oberen Maskenbild602 kann mit der Reihe kleinerer Oberflächensegmente oder Fingers609 und609' des unteren Maskenbildes604 verbunden sein. Umgekehrt kann die größere Oberfläche608 in dem unteren Maskenbild604 mit der Reihe kleinerer Oberflächensegmente oder Fingers607 und607' in dem oberen Maskenbild602 verbunden sein.6 ist eine Ausführungsform, welche die Realisierung mehrerer elektrischer oder thermischer Potentiale in zwei oder mehr Flächen ermöglicht, die leitfähig über die Gräben verbunden sind, um das Segmentieren von zwei oder mehr Flächen für Verbindungen in typische Wechselstrom-Erdungsfelder, die elektronischen Bauelementen verwendet werden, hinein zu gestatten. -
7A und7B sind Veranschaulichungen der Querschnitte eines metallisierten Grabens. Wie in7A veranschaulicht, wachst die Querschnittsfläche mit der Anzahl der metallisierten Gräben702 und702' und den vergrößerten Oberflächen, die den Graben definieren. Im Fall eines rechteckigen Grabens steht die Zunahme der Oberfläche für jeden metallisierten Graben702 und702' im Zusammenhang mit der Länge der Grabenseitenwand a und der Breite der Seitenwand b. Wie in7B gezeigt, ist beim Betrachten der metallisierten Gräben702 und702' von der Seite (senkrecht zu der Länge des Grabens) die Querschnittsfläche unverändert, und der leitfähige Pfad704 ist für jeden gekreuzten Graben702 und702' um (2a) länger. Im Fall der Stromzufuhr über das Zwischengitter eines (nicht gezeigten) Bauelements ist die Anzahl der metallisierten Gräben, die zwischen Chipgehäuse-Anschlußstiften angeordnet werden können, eine Funktion der Breite (a) der metallisierten Gräben und der Seitenverhältnisfähigkeit des Metallisierungsverfahrens. Die Oberfläche des Grabens und die Querschnittsfläche nach der leitfähigen Beschichtung können durch das Formen von Kanten und Konturen der Grabenoberfläche gesteuert oder vergrößert werden. -
8A und8B veranschaulichen eine alternative Ausführungsform von leitfähigen Gräben, die verwendet werden können, um einen Faradayschen Käfig innerhalb des GLP-Substrats herzustellen. Die vorliegende Erfindung kann eine neuartige Bauelementstruktur sein, um einzelne Schaltkreise vor leitfähiger und/oder abgestrahlter Energie abzuschirmen, wie zum Beispiel elektromagnetische Interferenzen (EMI) von Strahlung, die von außerhalb der gedruckten Leiterplatte oder von benachbarten Bauelementen auf der GLP stammt. In einer alternativen Ausführungsform wird ein Faradayscher Käfig auf und/oder innerhalb eines GLP-Substrats gebildet, um einen GLP-Schaltungsaufbau innerhalb einer Struktur aus Metall einzuschließen. - Ein Faradayscher Käfig, der in der Regel eine vollständige leitfähige Hülle ist, erfaßt Streuladungen und speichert sie – weil sich gleiche Ladungen gegenseitig abstoßen – auf der Außenseite (wo sie weiter auseinander liegen können als auf der Innenseite). Die elektrischen Felder, die durch diese Ladungen erzeugt werden, löschen sich dann auf der Innenseite des Käfigs gegenseitig aus. Ein Faradayscher Käfig wird oft verwendet, um empfindliche Funktechnik zu schützen.
- Wie gezeigt, ist
8A ein Querschnitt einer GLP mit einzelnen Schaltkreisen, die durch einen Faradayschen Käfig umgeben sind.8B ist eine Draufsicht auf einen leitfähigen Graben, der einen Teil des Faradayschen Käfigs bildet. Eine Anzahl von leitfähigen Gräben804 kann durch die oben beschriebenen Verfahren hergestellt werden. In einer Ausführungsform können die Schaltkreise801 und801' auf Schichten innerhalb der GLP800 ausgebildet werden. Gräben können in beiden Seiten802 und804 der GLP ausgebildet sein. Auf der Oberseite802 und der Unterseite806 kann eine metallisierte Schicht abgeschieden werden. Die Gräben804 und804' können in einer geschlossenen oder nahezu geschlossenen Schleife ausgebildet sein, d. h., wie zum Beispiel als ein Quadrat, wie hier gezeigt. Infolge dessen können ausgewählte Schaltkreise innerhalb der Ober- und der Unterseite der Gräben eingeschlossen sein, wodurch die ausgewählten Schaltkreise mit einem Faradayschen Käfig abgeschirmt werden. Andere Schaltkreise801' und Durchkontakte808 können außerhalb des Faradayschen Käfigs angeordnet sein. Alternativ können (nicht gezeigte) Durchkontakte durch die Struktur des Faradayschen Käfigs hindurch ausgebildet sein, wodurch eine gewisse Verschlechterung der Wirksamkeit des Faradayschen Käfigs erreicht wird. - Somit sind ein Verfahren und eine Vorrichtung zum Verbinden von zwei oder mehr metallisierten Ebenen mit einer Reihe von metallisierten Gräben mit Querschnittsflächen, die den thermisch und/oder elektrisch leitfähigen Pfad von einer oder mehreren metallisierten Ebenen vergrößern können, beschrieben worden. Des Weiteren kann eine Reihe von metallisierten Ebenen und leitfähigen Gräben so angeordnet werden, daß ein Faradayscher Käfig entsteht, der darin befindliche elektrische Schaltkreise und/oder elektrische Bauelemente schützt. Obgleich die vorliegende Erfindung anhand konkreter beispielhafter Ausführungsformen beschrieben wurde, versteht es sich, daß verschiedene Modifikationen und Änderungen an diesen Ausführungsformen vorgenommen werden können, ohne vom Geltungsbereich der Erfindung, wie er in den Ansprüchen dargelegt ist, abzuweichen. Dementsprechend sind die Spezifikation und die Zeichnungen in einem veranschaulichenden und nicht in einem einschränkenden Sinn zu verstehen.
Claims (18)
- Vorrichtung, welche das folgende umfaßt: mehrere metallisierte Ebenen (
508 ,512 ,514 ); eine oder mehrere dielektrische Schichten (504 ,506 ), welche die mehreren metallisierten Ebenen trennen; gekennzeichnet durch einen oder mehrere leitfähige Gräben (502 ,510 ), welche mehr als zwei der mehreren metallisierten Ebenen verbinden. - Vorrichtung nach Anspruch 1, wobei eine oder mehrere der mehreren metallisierten Ebenen (
508 ,512 ,512 ) mehrere separate Segmente aufweisen. - Vorrichtung nach Anspruch 2, wobei mindestens einer der leitfähigen Gräben (
502 ,510 ,516 ) mit mindestens einem der separaten Segmente verbunden ist. - Vorrichtung nach Anspruch 1, wobei mindestens eine der mehreren metallisierten Ebenen (
508 ,512 ,514 ) an eine Spannung angeschlossen ist. - Vorrichtung nach Anspruch 1, wobei mindestens eine der mehreren metallisierten Ebenen (
508 ,512 ,514 ) geerdet ist. - Vorrichtung nach Anspruch 3, wobei mindestens eines der separaten Segmente an eine Spannung angeschlossen ist.
- Vorrichtung nach Anspruch 3, wobei mindestens eines der separaten Segmente geerdet ist.
- Vorrichtung nach Anspruch 1, wobei mindestens einer der leitfähigen Gräben (
502 ,510 ,516 ) mit mindestens zwei der metallisierten Ebenen (508 ,512 ,514 ) verbunden ist und eine oder mehrere metallisierte Ebenen zwischen den verbundenen metallisierten Ebenen gegenüber dem verbindenden leitfähigen Graben isoliert sind. - Vorrichtung nach Anspruch 1, wobei mindestens einer der ein oder mehreren leitfähigen Gräben (
502 ,510 ,516 ) wärmeleitfähig ist. - Vorrichtung nach Anspruch 1, wobei mindestens einer der ein oder mehreren leitfähigen Gräben (
502 ,510 ,516 ) elektrisch leitfähig ist. - Verfahren, welches das folgende umfaßt: Erhalten eines ersten dielektrischen Kerns, welcher eine erste Metallbeschichtung aufweist, welche eine erste metallisierte Ebene (
202 ) bildet; Strukturieren der ersten metallisierten Ebene; Aufbringen einer zweiten dielektrischen Schicht über der ersten metallisierten Ebene; Aufbringen einer zweiten Metallbeschichtung über der zweiten dielektrischen Schicht, welche eine zweite metallisierte Ebene (204 ) bildet; Strukturieren der zweiten metallisierten Ebene; gekennzeichnet durch das Bohren mehrerer Durchkontaktierungen (228 ,229 ); Bilden einer oder mehrerer Grabennuten (218 ,220 ,222 ) zwischen zwei der mehreren Durchkontaktierungen, wobei die ersten mehreren Grabennuten so angeordnet sind, daß sie die erste metallisierte Ebene mit der zweiten metallisierten Ebene verbinden, und die ersten mehreren Grabennuten durch einen langen engen Kanal definiert werden, durch welchen sich eine Länge und eine Breite ergibt und welcher so angeordnet ist, daß die Länge der Grabennuten an einem Weg entlang verläuft, wo eine zusätzliche Querschnittsfläche gewünscht ist; und Metallisieren der Gräben. - Verfahren nach Anspruch 11, welches ferner das folgende umfaßt: Aufbringen einer dritten dielektrischen Schicht über der zweiten metallisierten Beschichtung (
204 ) und den ersten Gräben (218 ,220 ,222 ); Planarisieren der dritten dielektrischen Schicht; Aufbringen einer dritten Metallbeschichtung über der dritten dielektrischen Schicht; Strukturieren der dritten Metallbeschichtung; Bilden einer oder mehrerer Grabennuten; Beschichten der einen oder mehreren Grabennuten mit einem leitfähigen Material und Metallisieren der mehreren Durchkontaktierungen. - Verfahren nach Anspruch 12, wobei mindestens einer der zweiten Gräben die erste metallisierte Ebene (
202 ) mit der zweiten metallisierten Ebene verbindet und gegenüber der dritten Metallbeschichtung isoliert ist. - Verfahren nach Anspruch 12, wobei mindestens einer der zweiten Gräben die zweite metallisierte Ebene (
204 ) mit der dritten metallisierten Ebene verbindet und gegenüber der metallisierten Ebene (202 ) isoliert ist. - Verfahren nach Anspruch 12, wobei mindestens einer der zweiten Gräben die erste Metallbeschichtung mit der dritten metallisierten Ebene verbindet und gegenüber der zweiten metallisierten Ebene isoliert ist.
- Verfahren nach Anspruch 12, wobei die ein oder mehreren Grabennuten mit einem Prägestempel gebildet werden.
- Verfahren nach Anspruch 12, wobei die ein oder mehreren Grabennuten durch ein Ätzverfahren gebildet werden.
- Verfahren nach Anspruch 12, wobei mindestens eine der Grabennuten in einer „V"-Form gebildet werden.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US68229 | 1987-06-30 | ||
US10/068,229 US6747216B2 (en) | 2002-02-04 | 2002-02-04 | Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery |
PCT/US2003/002360 WO2003067943A2 (en) | 2002-02-04 | 2003-01-23 | Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery |
Publications (2)
Publication Number | Publication Date |
---|---|
DE60320219D1 DE60320219D1 (de) | 2008-05-21 |
DE60320219T2 true DE60320219T2 (de) | 2009-05-14 |
Family
ID=27658997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE60320219T Expired - Lifetime DE60320219T2 (de) | 2002-02-04 | 2003-01-23 | Aufteilung von strom-und erdungsebenen und durchkontaktverbindung zur nutzung von kanälen/gräben zur stromzufuhr |
Country Status (7)
Country | Link |
---|---|
US (5) | US6747216B2 (de) |
EP (1) | EP1472914B1 (de) |
CN (1) | CN1625925B (de) |
AT (1) | ATE392126T1 (de) |
AU (1) | AU2003207694A1 (de) |
DE (1) | DE60320219T2 (de) |
WO (1) | WO2003067943A2 (de) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003044863A1 (en) * | 2001-11-20 | 2003-05-30 | The Regents Of The University Of California | Methods of fabricating highly conductive regions in semiconductor substrates for radio frequency applications |
US7371659B1 (en) * | 2001-12-12 | 2008-05-13 | Lsi Logic Corporation | Substrate laser marking |
US6747216B2 (en) * | 2002-02-04 | 2004-06-08 | Intel Corporation | Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery |
US6743049B2 (en) * | 2002-06-24 | 2004-06-01 | Advanced Interconnections Corporation | High speed, high density interconnection device |
US7038917B2 (en) * | 2002-12-27 | 2006-05-02 | Vlt, Inc. | Low loss, high density array interconnection |
US20040219342A1 (en) * | 2003-01-07 | 2004-11-04 | Boggs David W. | Electronic substrate with direct inner layer component interconnection |
TWI297095B (en) * | 2003-10-02 | 2008-05-21 | Au Optronics Corp | Bonding pad structure for a display and fabrication method thereof |
US20050123860A1 (en) * | 2003-12-03 | 2005-06-09 | Paul Koning | Dielectric with fluorescent material |
US7265299B2 (en) * | 2004-03-04 | 2007-09-04 | Au Optronics Corporation | Method for reducing voltage drop across metal lines of electroluminescence display devices |
US7145083B2 (en) * | 2004-07-13 | 2006-12-05 | Nortel Networks Limited | Reducing or eliminating cross-talk at device-substrate interface |
KR20060008021A (ko) * | 2004-07-23 | 2006-01-26 | 삼성전자주식회사 | 인쇄회로기판 및 이를 이용한 평판표시장치 |
US7262368B2 (en) * | 2004-08-13 | 2007-08-28 | Tessera, Inc. | Connection structures for microelectronic devices and methods for forming such structures |
CN101292393B (zh) * | 2005-10-18 | 2013-04-17 | 日本电气株式会社 | 垂直信号路径、印刷电路板、半导体封装以及半导体芯片 |
US20070145595A1 (en) * | 2005-12-27 | 2007-06-28 | Hall Stephen H | High speed interconnect |
US20070274656A1 (en) * | 2005-12-30 | 2007-11-29 | Brist Gary A | Printed circuit board waveguide |
US7480435B2 (en) * | 2005-12-30 | 2009-01-20 | Intel Corporation | Embedded waveguide printed circuit board structure |
US20070154157A1 (en) * | 2005-12-30 | 2007-07-05 | Horine Bryce D | Quasi-waveguide printed circuit board structure |
US7800459B2 (en) | 2006-12-29 | 2010-09-21 | Intel Corporation | Ultra-high bandwidth interconnect for data transmission |
US8946873B2 (en) * | 2007-08-28 | 2015-02-03 | Micron Technology, Inc. | Redistribution structures for microfeature workpieces |
US7550853B2 (en) * | 2007-10-10 | 2009-06-23 | Itt Manufacturing Enterprises, Inc. | Electrical isolation of monolithic circuits using a conductive through-hole in the substrate |
AU2009219057B2 (en) * | 2008-02-29 | 2014-03-06 | Netgear, Inc. | Radio communication apparatus |
US8334590B1 (en) | 2008-09-04 | 2012-12-18 | Amkor Technology, Inc. | Semiconductor device having insulating and interconnection layers |
JP5304185B2 (ja) * | 2008-11-10 | 2013-10-02 | 富士通株式会社 | プリント配線板および電子装置 |
KR101018785B1 (ko) * | 2008-11-28 | 2011-03-03 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 회로 기판 |
US8134086B2 (en) * | 2009-02-17 | 2012-03-13 | Lockheed Martin Corporation | Electrical isolating structure for conductors in a substrate |
TWI384925B (zh) * | 2009-03-17 | 2013-02-01 | Advanced Semiconductor Eng | 內埋式線路基板之結構及其製造方法 |
US8432022B1 (en) * | 2009-09-29 | 2013-04-30 | Amkor Technology, Inc. | Shielded embedded electronic component substrate fabrication method and structure |
US8264848B2 (en) | 2009-10-30 | 2012-09-11 | Research In Motion Limited | Electrical assembly having impedance controlled signal traces |
US8148823B1 (en) * | 2009-12-14 | 2012-04-03 | Picor Corporation | Low loss package for electronic device |
US8429735B2 (en) * | 2010-01-26 | 2013-04-23 | Frampton E. Ellis | Method of using one or more secure private networks to actively configure the hardware of a computer or microchip |
US8388782B2 (en) | 2010-05-27 | 2013-03-05 | International Business Machines Corporation | Handler attachment for integrated circuit fabrication |
US8679280B2 (en) | 2010-05-27 | 2014-03-25 | International Business Machines Corporation | Laser ablation of adhesive for integrated circuit fabrication |
US8419895B2 (en) | 2010-05-27 | 2013-04-16 | International Business Machines Corporation | Laser ablation for integrated circuit fabrication |
KR101109190B1 (ko) * | 2010-06-04 | 2012-01-30 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
DE102011077206B4 (de) | 2011-06-08 | 2019-01-31 | Zf Friedrichshafen Ag | Leiterplatte und Steuergerät für ein Getriebe eines Fahrzeugs mit der Leiterplatte |
US9668859B2 (en) | 2011-08-05 | 2017-06-06 | California Institute Of Technology | Percutaneous heart valve delivery systems |
US9860985B1 (en) | 2012-12-17 | 2018-01-02 | Lockheed Martin Corporation | System and method for improving isolation in high-density laminated printed circuit boards |
EP2967945B1 (de) * | 2013-03-15 | 2020-10-28 | California Institute of Technology | Griffmechanismus und -funktionalität zur neupositionierung und entnahme von transkatheter-herzklappen |
US9136624B1 (en) * | 2013-03-28 | 2015-09-15 | Juniper Networks, Inc. | Orthogonal cross-connecting of printed circuit boards without a midplane board |
KR20140144487A (ko) * | 2013-06-11 | 2014-12-19 | 에스케이하이닉스 주식회사 | 패키지 기판 및 제조 방법 |
US9365947B2 (en) | 2013-10-04 | 2016-06-14 | Invensas Corporation | Method for preparing low cost substrates |
CN106817836A (zh) * | 2015-12-02 | 2017-06-09 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
JP7145068B2 (ja) * | 2018-12-28 | 2022-09-30 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
US11439002B2 (en) * | 2019-10-28 | 2022-09-06 | Nvidia Corporation | Inter-layer slot for increasing printed circuit board power performance |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE435091B (sv) * | 1983-01-31 | 1984-09-03 | Ergonomen Hb | Spenne for ett band spenne for ett band |
US4967314A (en) * | 1988-03-28 | 1990-10-30 | Prime Computer Inc. | Circuit board construction |
JP2767645B2 (ja) * | 1990-03-07 | 1998-06-18 | 富士通株式会社 | 多層配線基板の製造方法 |
JP2739726B2 (ja) * | 1990-09-27 | 1998-04-15 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層プリント回路板 |
US5129142A (en) * | 1990-10-30 | 1992-07-14 | International Business Machines Corporation | Encapsulated circuitized power core alignment and lamination |
US5473120A (en) * | 1992-04-27 | 1995-12-05 | Tokuyama Corporation | Multilayer board and fabrication method thereof |
US5304743A (en) * | 1992-05-12 | 1994-04-19 | Lsi Logic Corporation | Multilayer IC semiconductor package |
US5489554A (en) * | 1992-07-21 | 1996-02-06 | Hughes Aircraft Company | Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer |
JP3241139B2 (ja) | 1993-02-04 | 2001-12-25 | 三菱電機株式会社 | フィルムキャリア信号伝送線路 |
US5527741A (en) * | 1994-10-11 | 1996-06-18 | Martin Marietta Corporation | Fabrication and structures of circuit modules with flexible interconnect layers |
US5512514A (en) * | 1994-11-08 | 1996-04-30 | Spider Systems, Inc. | Self-aligned via and contact interconnect manufacturing method |
JP2638567B2 (ja) * | 1995-06-08 | 1997-08-06 | 日本電気株式会社 | 多層配線基板 |
US5745984A (en) * | 1995-07-10 | 1998-05-05 | Martin Marietta Corporation | Method for making an electronic module |
US6631558B2 (en) * | 1996-06-05 | 2003-10-14 | Laservia Corporation | Blind via laser drilling system |
JP4195731B2 (ja) * | 1996-07-25 | 2008-12-10 | 富士通株式会社 | 多層プリント板及びこれを利用した高周波回路装置 |
US5912809A (en) * | 1997-01-21 | 1999-06-15 | Dell Usa, L.P. | Printed circuit board (PCB) including channeled capacitive plane structure |
US6119338A (en) * | 1998-03-19 | 2000-09-19 | Industrial Technology Research Institute | Method for manufacturing high-density multilayer printed circuit boards |
US6000120A (en) * | 1998-04-16 | 1999-12-14 | Motorola, Inc. | Method of making coaxial transmission lines on a printed circuit board |
US20020130739A1 (en) * | 1998-09-10 | 2002-09-19 | Cotton Martin A. | Embedded waveguide and embedded electromagnetic shielding |
US6713685B1 (en) * | 1998-09-10 | 2004-03-30 | Viasystems Group, Inc. | Non-circular micro-via |
US6214445B1 (en) * | 1998-12-25 | 2001-04-10 | Ngk Spark Plug Co., Ltd. | Printed wiring board, core substrate, and method for fabricating the core substrate |
US6452117B2 (en) * | 1999-08-26 | 2002-09-17 | International Business Machines Corporation | Method for filling high aspect ratio via holes in electronic substrates and the resulting holes |
US6444922B1 (en) * | 1999-11-18 | 2002-09-03 | Nortel Networks Limited | Zero cross-talk signal line design |
US6441313B1 (en) * | 1999-11-23 | 2002-08-27 | Sun Microsystems, Inc. | Printed circuit board employing lossy power distribution network to reduce power plane resonances |
US7061095B2 (en) * | 2001-09-26 | 2006-06-13 | Intel Corporation | Printed circuit board conductor channeling |
US6747216B2 (en) * | 2002-02-04 | 2004-06-08 | Intel Corporation | Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery |
US6995322B2 (en) * | 2003-01-30 | 2006-02-07 | Endicott Interconnect Technologies, Inc. | High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same |
-
2002
- 2002-02-04 US US10/068,229 patent/US6747216B2/en not_active Expired - Fee Related
-
2003
- 2003-01-23 WO PCT/US2003/002360 patent/WO2003067943A2/en not_active Application Discontinuation
- 2003-01-23 CN CN03802980.4A patent/CN1625925B/zh not_active Expired - Fee Related
- 2003-01-23 AU AU2003207694A patent/AU2003207694A1/en not_active Abandoned
- 2003-01-23 EP EP03705923A patent/EP1472914B1/de not_active Expired - Lifetime
- 2003-01-23 AT AT03705923T patent/ATE392126T1/de not_active IP Right Cessation
- 2003-01-23 DE DE60320219T patent/DE60320219T2/de not_active Expired - Lifetime
- 2003-04-08 US US10/409,890 patent/US7269899B2/en not_active Expired - Fee Related
-
2007
- 2007-08-10 US US11/891,418 patent/US8056221B2/en not_active Expired - Fee Related
- 2007-08-10 US US11/891,398 patent/US7797826B2/en not_active Expired - Fee Related
-
2009
- 2009-10-23 US US12/605,198 patent/US8299369B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20030205407A1 (en) | 2003-11-06 |
US7797826B2 (en) | 2010-09-21 |
WO2003067943A2 (en) | 2003-08-14 |
AU2003207694A1 (en) | 2003-09-02 |
EP1472914A2 (de) | 2004-11-03 |
US20100038127A1 (en) | 2010-02-18 |
US6747216B2 (en) | 2004-06-08 |
CN1625925A (zh) | 2005-06-08 |
US20080029295A1 (en) | 2008-02-07 |
US7269899B2 (en) | 2007-09-18 |
US8299369B2 (en) | 2012-10-30 |
WO2003067943A3 (en) | 2003-11-06 |
US8056221B2 (en) | 2011-11-15 |
ATE392126T1 (de) | 2008-04-15 |
EP1472914B1 (de) | 2008-04-09 |
AU2003207694A8 (en) | 2003-09-02 |
US20080029296A1 (en) | 2008-02-07 |
CN1625925B (zh) | 2010-05-26 |
DE60320219D1 (de) | 2008-05-21 |
US20030146020A1 (en) | 2003-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60320219T2 (de) | Aufteilung von strom-und erdungsebenen und durchkontaktverbindung zur nutzung von kanälen/gräben zur stromzufuhr | |
DE69117381T2 (de) | Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung | |
EP0916237B1 (de) | Verfahren zur herstellung von verbindungsleitern | |
DE60131934T2 (de) | Vor- und rückseitig elektrisch leitendes Substrat und seine Herstellung | |
DE69215192T2 (de) | Leiterplatte mit abgeschirmten bereichen sowie herstellungsverfahren einer solchen leiterplatte | |
DE4002025C2 (de) | Leiterplatte | |
DE2911620C2 (de) | Verfahren zum Herstellen von leitenden durchgehenden Bohrungen in Schaltungsplatten | |
DE69934814T2 (de) | Nichtzirkuläre mikro-bohrung | |
DE112006003543T5 (de) | Eingebettete Wellenleiter-Leiterplatten-Struktur | |
DE2539925A1 (de) | Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte | |
DE19626977A1 (de) | Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung | |
DE10018358A1 (de) | Halbleiter-Bauteil und dessen Herstellungsverfahren | |
DE4134617A1 (de) | Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung | |
DE102013114472A1 (de) | Verfahren zur Herstellung einer Chipanordnung und Chipanordnung | |
DE102007060510A1 (de) | Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung | |
DE102007008490A1 (de) | Substrat mit vergrabenem Schaltbild und Herstellungsverfahren dafür | |
DE69300615T2 (de) | Mehrschichtige Leiterplatte und Herstellungsverfahren. | |
DE102020102372A1 (de) | Komponententräger mit Blindloch, das mit einem elektrisch leitfähigen Medium gefüllt ist und das eine Designregel für die Mindestdicke erfüllt | |
DE4134172A1 (de) | Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung | |
DE112006003395T5 (de) | Leiterplatten-Wellenleiter | |
DE112005000438B4 (de) | Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen | |
DE60216182T2 (de) | Verfahren zur Herstellung einer gedruckten Leiterplatte | |
EP0451541A1 (de) | Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte | |
EP0710432B1 (de) | Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge | |
DE102012112327A1 (de) | Ein-Integrierter-Schaltkreis-Gehäuse und ein Verfahren zum Herstellen eines Integrierter-Schaltkreis-Gehäuses |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |