DE60221536T2 - Rahmenerzeugung zur Synchronisation - Google Patents

Rahmenerzeugung zur Synchronisation Download PDF

Info

Publication number
DE60221536T2
DE60221536T2 DE60221536T DE60221536T DE60221536T2 DE 60221536 T2 DE60221536 T2 DE 60221536T2 DE 60221536 T DE60221536 T DE 60221536T DE 60221536 T DE60221536 T DE 60221536T DE 60221536 T2 DE60221536 T2 DE 60221536T2
Authority
DE
Germany
Prior art keywords
data
synchronization pattern
frame
output
coding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60221536T
Other languages
English (en)
Other versions
DE60221536D1 (de
Inventor
Paul Febvre
Panagiotis Fines
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inmarsat Global Ltd
Original Assignee
Inmarsat Global Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inmarsat Global Ltd filed Critical Inmarsat Global Ltd
Publication of DE60221536D1 publication Critical patent/DE60221536D1/de
Application granted granted Critical
Publication of DE60221536T2 publication Critical patent/DE60221536T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation
    • H04L1/005Iterative decoding, including iteration between signal detection and decoding operation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0067Rate matching
    • H04L1/0068Rate matching by puncturing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072Error control for data other than payload data, e.g. control data
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0066Parallel concatenated codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/048Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Error Detection And Correction (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Telephone Function (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren, eine Vorrichtung, ein Programm und/oder ein Signal zur Datenkommunikation über einen Kanal, der für Störungen anfällig ist. Die vorliegende Erfindung betrifft insbesondere, aber nicht ausschließlich, eine Rahmensynchronisationstechnik unter Verwendung von Vorwärtsfehlerkorrektur (FEC – Forward Error Correction).
  • FEC-Techniken wurden entwickelt, die ein sehr niedriges Signalenergie-Rausch-Verhältnis (Es/N0) aufweisen. Ein Beispiel ist die "Turbo"-Codierung, wie in "Near Shannon Limit error-correcting coding and decoding: Turbo codes" von C. Berrou, A. Glavieux und P. Thitimajshima, Proc. IEEE ICC, Genf, Schweiz, Mai 1993, beschrieben. Diese FEC-Techniken erfordern jedoch die präzise Definierung der Start- und Endgrenze der Datenübertragung durch den Empfänger, bevor der FEC-Decodierungsprozess beginnt. Die Detektion der Übertragungsgrenzen ist als Rahmensynchronisation bekannt.
  • Die Rahmensynchronisation ist eine der ersten Operationen in dem Demodulationsprozess; auf den Demodulationsprozess folgt üblicherweise der FEC-Prozess, so dass ein zeitlicher Abstand zwischen der Rahmensynchronisation und dem FEC-Prozess vorliegt. Innerhalb dieses zeitlichen Abstands muss die Rahmensynchronisation erfolgreich mit dem kleinsten von dem FEC-Prozess erforderlichen Es/N0 hergestellt werden. Bekannte Rahmensynchronisationstechniken, wie beispielsweise in "Optimum Frame Synchronization" von J. L. Massey, IEEE Trans. Commun., Band 20, Nr. 2, April 1972, und "Frame Synchronization Techniques" von R. Scholtz, IEEE Trans. Commun., Band 28, Nr. 8, August 1980, beschrieben, erzielen eine Rahmensynchronisation bei einem niedrigen EsIN0 mit Hilfe von längeren Unique Words (UW – einzigartige Wörter), speziell ausgelegten Datenmustern, die zu jeder Paketübertragung hinzugefügt werden. Die einzigartigen Wörter be legen eine Bandbreite, die ansonsten zum Tragen von Benutzer- oder Zeichengebungsdaten verwendet werden könnte.
  • Die Verwendung von längeren einzigartigen Wörtern kostet insbesondere in Mehrbenutzerumgebungen Bandbreite, wo Kanalbedingungen im Lauf der Zeit und pro Benutzer variieren, so dass jede Burst-Übertragung eine unabhängige Erfassung am Empfänger erfordert. Eine derartige Umgebung ist ein TDMA-Verfahren, wo es wünschenswert ist, kleine Burst-Längen zu verwenden zur Minimierung der Latenzzeit und für ein effizientes Ressourcenmanagement; dies führt jedoch zu einem hohen Verhältnis an Rahmungsaufwand zu Daten innerhalb von Bursts.
  • Es wäre wünschenswert, eine Rahmensynchronisationstechnik zu finden, die die Datenübertragungseffizienz verbessert, ohne dass Rahmensynchronisationsqualität geopfert wird.
  • Aus dem Referat "Decoder-assisted Frame Synchronisation for Turbo Coded System" von H. Howlader, Y. Wu und B. Woerner, 2nd International Symposium an Turbo Codes, Brest, Frankreich, September 2000, ist eine decoderunterstützte Rahmensynchronisationstechnik bekannt, bei der ein Synchronisationswort vor der Codierung in ein Datenpaket eingebettet wird. Dem Synchronisationswort werden eine Reihe von Spülbits vorausgesetzt, die erforderlich sind, um das Turbo-Decodiergitter in einen bekannten Zustand zu bringen. Das Synchronisationswort führt dann das Decodiergitter durch eine Sequenz bekannter Zustände, wenn die korrekte Synchronisation detektiert worden ist.
  • Patentanmeldung EP 0946013 betrifft eine Vorrichtung und ein Verfahren zur Übertragung und Demodulation von Rahmensynchronisationssignalen, die in einem Synchronisationsregister enthalten sind, die von einer Reed-Solomon-Codierungs-Schaltung Reed-Solomon-codiert, dann von einer Interleave-Schaltung verschachtelt, von einer Faltungscodierungsschaltung faltungscodiert, von einer Zuordnungsschaltung zugeordnet und dann ausgegeben werden. Somit können Rahmensynchronisationssignale stabil und rasch ermittelt werden.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Erzeugen eines Rahmens vorwärtsfehlerkorrigierter Daten bereitgestellt, umfassend die Schritte zum Empfangen von Daten; und Faltungscodieren der Daten zusammen mit einem Synchronisationsmuster in einem ersten Codierschritt, wobei das Synchronisationsmuster eingegeben wird, bevor die Daten eingegeben werden, um als Ausgabe eine von dem Synchronisationsmuster abhängige und von den Daten unabhängige erste codierte Ausgabe und eine von den Daten abhängige zweite codierte Ausgabe zu erzeugen; wobei das Verfahren gekennzeichnet ist durch die Schritte des Verschachtelns der Daten zusammen mit dem Synchronisationsmuster in einem Verschachtelungsschritt; das Faltungscodieren der Ausgabe von dem Verschachtelungsschritt parallel zum ersten Codierschritt und das Erzeugen des Rahmens vorwärtsfehlerkorrigierter Daten aus der Ausgabe des ersten und zweiten Codierschritts und aus dem Synchronisationsmuster in uncodierter Form. Auf diese Weise wird das einzigartige Wort unabhängig von den Daten, ohne die Verwendung von Flush-Bits faltungscodiert. Damit wird der Zusatzaufwand im Zusammenhang mit der Übertragung von Flush-Bits vermieden. Dieser Aspekt der Erfindung erstreckt sich auf ein entsprechendes Decodierungsverfahren und ein durch das Verfahren codierte Signal.
  • Spezifische Ausführungsformen der vorliegenden Erfindung werden nun unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben. Es zeigen:
  • 1 eine grafische Darstellung, die die Wahrscheinlichkeit eines Paketverlustes aufgrund von Rahmensynchronisa tionsausfall als Funktion der Schwellwertanzahl von Bits zeigt, die gleich einzigartigen Wortbits sein müssen, um eine Rahmensynchronisation zu detektieren, in einer Rahmensynchronisationstechnik nach dem Stand der Technik;
  • 2 eine grafische Darstellung, die die Wahrscheinlichkeit eines Paketverlustes aufgrund von Rahmensynchronisationsausfall als Funktion der Schwellwertanzahl von Bits zeigt, die gleich einzigartigen Wortbits sein müssen, um eine Rahmensynchronisation zu detektieren;
  • 3 ein Diagramm, das die Zusammensetzung eines übertragenen Rahmens in einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 4 ein Diagramm der von einem Empfänger durchgeführten Demodulations- und Decodierstufen zu Illustrationszwecken;
  • 5 eine Tabelle, die die Ausgabe eines Rate-1/3-Codierers zeigt;
  • 6 eine Tabelle, die die Ausgabe eines Rate-1/2-Codierers in einer spezifischen Ausführungsform der vorliegenden Erfindung zeigt; und
  • 7 eine Tabelle von beispielhaften Mustern aus einzigartigen Wörtern und Paritätsbits am Start und Ende eines Rahmens.
  • Zur Erläuterung der Vorteile von Ausführungsformen der vorliegenden Erfindung wird zuerst eine Rahmensynchronisationstechnik nach dem Stand der Technik beschrieben.
  • Bei der Rahmensynchronisationstechnik nach dem Stand der Technik wird der Start eines Rahmens von übertragenen Daten detektiert, indem die empfangene Bitsequenz mit einem bekannten Muster aus einzigartigen Wörtern am Empfänger ver glichen wird. Es wird angenommen, dass ein aus N Zeichen bestehendes einzigartiges Wort detektiert wird, wenn der Empfänger mindestens n Bits, vom Wert her gleich mit dem Muster aus einzigartigen Wörtern innerhalb eines Fensters aus N Bits, detektiert. Die Kriterien zum Wählen eines geeigneten Werts von n sind die Wahrscheinlichkeit, dass das einzigartige Wort vorliegt, aber nicht detektiert wird, und die Wahrscheinlichkeit, dass das einzigartige Wort detektiert wird, aber nicht tatsächlich vorliegt, und zwar für eine beliebige Zufallssequenz von Zeichen. Die möglichen Ereignisse sind in der folgenden Tabelle 1 zusammengefasst: Tabelle 1: Rahmensynchronisationsereignisse
    Figure 00050001
  • Die Wahrscheinlichkeit einer verpassten Detektion (Pm) steigt mit:
    • a) steigendem Schwellwert n,
    • b) steigender Zeichenfehlerrate (abnehmendem Es/N0) und
    • c) steigender Länge des einzigartigen Wortes.
  • Wenn ein einzigartiges Wort verpasst wird, dann verliert der Empfänger das ganze Paket. Die Wahrscheinlichkeit einer falschen Detektion (Pf) steigt mit:
    • a) abnehmendem Schwellwert n,
    • b) abnehmender Länge des einzigartigen Wortes und
    • c) zunehmender Anzahl möglicher Muster aus einzigartigen Wörtern.
  • Ein Fehlalarm führt nicht notwendigerweise zu einem Datenpaketverlust, wenn der Empfänger die Ressourcen besitzt, die Daten immer dann zu demodulieren und zu FEC-decodieren, wenn das Rahmensynchronisationsmodul annimmt, dass das einzigartige Wort detektiert worden ist. Dies führt jedoch zu einem unannehmbaren Grad an Komplexität im Empfänger, weshalb in der Praxis ein Fehlalarm zu einem Verlust des aktuellen Pakets und möglicherweise folgender Pakete führen kann, weil ein Fehlalarm gewiss zu einem FEC-Fehler führt, aber der Empfänger nicht detektieren kann, ob der Fehler durch falsche Paketgrenzen oder schlechte Kanalzustände verursacht wurde, und versucht vielleicht, innerhalb eines zuvor zugewiesenen Zeitschlitzes für dieses Paket wieder zu decodieren. Wenn die Empfängerressourcen begrenzt sind, können somit für jeden Fehlalarm X Paketen verloren gehen.
  • In vielen Fällen zeigt das einzigartige Wort nicht nur die Rahmengrenze an, sondern andere Informationen wie etwa Pakettyp; in jenen Fällen gibt es einen Satz von Y mögliche einzigartige Wörter. Der Empfänger vergleicht das empfangene einzigartige Wort mit allen möglichen einzigartigen Wörtern in dem Satz und entscheidet über Rahmensynchronisation und Pakettyp auf der Basis der besten Übereinstimmung. Die Wahrscheinlichkeit Pm variiert nicht mit der Anzahl Y, aber Pf nimmt linear zu.
  • Die Wahrscheinlichkeit Ps eines Paketverlustes aufgrund eines Rahmensynchronisationsausfalls ist gegeben durch die folgende Gleichung: Ps(N, n, Es/N0) = Pm (N, n, Es/N0) + X·Y·Pf(N, n) (1)
  • 1 zeigt ein Beispiel von Ps als Funktion von n mit N = 64, X = Y = 1, über einen Bereich von Es/N0. Am unteren Ende von Es/N0 beträgt aufgrund des hinzugefügten Terms Pf der globale Mindestwert von Ps 0,01.
  • Die Wahrscheinlichkeit Pp eines Paketfehlers aufgrund einer Fehlsynchronisation und/oder eines FEC-Decodiererfehlers ist gegeben durch: Pp(N, n, Es/N0) = Ps(N, n, Es/N0) + Pfec(Es/N0) (2)wobei Pfec die Paketfehlerwahrscheinlichkeit des FEC-Decodierers ist.
  • Um Pp für einen gegebenen Es/N0-Wert auf ein Minimum zu reduzieren, müssen Pm, Pf und Pfec minimiert werden. Es ist übliche Praxis, Pfec auf ein gewünschtes Niveau zu setzen und dann Pm und Pf um mindestens eine Größenordnung kleiner als Pfec zu setzen, um sicherzustellen, dass die Gesamtleistung nicht aufgrund einer Fehlsynchronisation degradiert wird. Aus den oben angegebenen Gründen weisen leider Pm und Pf widersprüchliche Abhängigkeiten auf und können zusammen nur unter Verwendung langer einzigartiger Wörter minimiert werden – siehe "Elements of Digital Satellite Communication", von W. W. Wu, Computer Science Press, 1984. Hauptsächlich aus diesem Grund werden lange einzigartige Wörter in der Praxis verwendet.
  • Ausführungsformen der vorliegenden Erfindung eliminieren die Abhängigkeit von Pp von Pf durch Bereitstellung eines Mechanismus, über den der Empfänger eine Fehldetektion detektieren kann. Die Gesamtempfängerkomplexität kann ebenfalls reduziert werden, indem eine Detektion von Fehlalarmen rechtzeitig vor dem vollständigen Abschließen des FEC-Prozesses gestattet wird. Somit ist Ps nun gegeben durch: Ps(N, n, Es/N0) = Pm(N, n, Es/N0) (3)
  • 2 zeigt Ps als Funktion von n mit N = 64 unter Verwendung einer Ausführungsform. Die Unabhängigkeit von Ps von Pf hat den Minimierungsboden eliminiert; für einen beliebigen Wert von Ps kann ein entsprechender Wert von n selbst für die niedrigsten Werte von Es/N0 gewählt werden.
  • Mit diesen Ausführungsformen ist Pp gegeben durch: Pp(N, n, Es/N0) = Pm(N, n, Es/N0) + Pfec(Es/N0) (4)
  • Indem entsprechende Werte für N und n gewählt werden, kann die Anforderung Pm << Pfec selbst für kleine Werte von N und somit mit kurzen einzigartigen Wörtern erreicht werden.
  • Bei den Ausführungsformen wird das einzigartige Wort zu Zwecken der Vorwärtsfehlerkorrektur als Teil der Daten behandelt. Somit profitiert die Detektion einzigartiger Wörter von dem FEC-Prozess, um Bitfehler einzigartiger Wörter zu beseitigen, was die Rahmensynchronisationsentscheidung definitiv macht. Außerdem gestatten die Ausführungsformen die Verwendung decodiererunterstützter Techniken, wie in "Improving frame synchronization when using convolutional codes" von P. Robertson, Proc. IEEE GLOBECOM, Dezember 1993; dem Referat von Howlader, Wu und Woerner, oben angeführt, und "Frame synchronization of convolutionally encoded sequences for packet transmission" von M. Howlader und B. Woerner, Proc. IEEE ICC, New Orleans, USA, Juni 2000, beschrieben. Diese Techniken können den Wert von Pm weiter reduzieren.
  • Die Technik umfasst im Umriss die folgenden Schritte:
    • a) Der Empfänger sucht nach dem Vorliegen eines Musters aus N Zeichen langen einzigartigen Wörtern und fällt Entscheidungen auf der Basis eines gewissen, von dem erforderlichen Pm abgeleiteten Schwellwerts n.
    • b) In jedem Fall, in dem der Empfänger annimmt, dass das einzigartige Wort detektiert ist, geht er weiter zu Demodulation und FEC-Verarbeitung. Wahlweise können decodiererunterstützte Techniken wie oben angeführt zur Verbesserung der Zuverlässigkeit der Erfassung einzigartiger Wörter verwendet werden.
    • c) Nach jeder Iteration des FEC-Decodierers wird das detektierte Muster aus einzigartigen Wörtern mit dem erwarteten verglichen, und die Rahmensynchronisationshypothese wird entsprechend zwei möglicher Fällen getestet: a. Fall 1 – Wenn die Rahmensynchronisationsannahme korrekt ist, sollte die FEC die Zuverlässigkeit aller Daten einschließlich des einzigartigen Wortes verbessern. Wenn die Einzigartige-Wort-Fehlangepassten-Daten reduziert sind, ist dies ein starker Hinweis darauf, dass das einzigartige Wort korrekt gefunden worden ist. In diesem Fall beendet der Empfänger den FEC-Prozess und gibt die Daten aus. b. Fall 2 – Wenn die Rahmensynchronisationsannahme falsch ist, sollte die Menge an Einzigartige-Wort-Fehlangepassten-Daten entweder steigen oder sich nicht ändern, wenn der FEC-Prozess versucht, die falschen Datenentscheidungen zu korrigieren. Dies zeigt an, dass der Rahmensynchronisationsausfall durch eine falsche Detektion verursacht wurde. In diesem Fall bricht der Empfänger den FEC-Prozess ab und kehrt zum Rahmensynchronisationssuchmodus zurück.
  • Die Rahmensynchronisationshypothese kann auf eine von zwei Weisen getestet werden:
    • i) Sequenziell immer dann, wenn in Schritten a) und b) eine mögliche Rahmensynchronisation erscheint; oder
    • ii) Auswählen aus einer Liste möglicher Rahmensynchronisationshypothesen über ein finites Intervall, entsprechend ihrer Stärke sortiert, wobei Schritte a) und b) durch eine Liste von Metriken ersetzt werden, in den oben angeführten Referaten von Massey, Scholtz oder Howlader, Wu und Woerner beschrieben.
  • Das sequenzielle Testverfahren erfordert eine größere Rechenlast, liefert aber ein Ergebnis mit einem Minimum an Verzögerung. Das Verfahren einer hierarchischen Liste reduziert die Rechenlast, führt aber zu einer Verzögerung aufgrund der Erstellung der Liste.
  • Eine spezifische Ausführungsform wird nun unter Bezugnahme auf 3 beschrieben. Bei diesem Beispiel ist die FEC-Technik eine Turbo-Codierung mit einer variablen Codierungsrate, und das Modulationsverfahren ist BPSK für die Einzigartige-Wörter-Sektion und QPSK für die Datensektion. Es können jedoch andere Kombinationen aus FEC und Modulation verwendet werden. Im Allgemeinen können das einzigartige Wort und Daten unter Verwendung eines beliebigen Modulationsverfahrens getragen werden, wie m-wertige PSK oder m-wertige QAM, als Beispiel.
  • Das einzigartige Wort kann aus einer Familie von einzigartigen Wörtern ausgewählt sein, wie etwa Gold- oder Kasa-mi-Codes oder Pseudorauschsequenzen (PN – pseudo-noise), gemäß Kriterien wie etwa geringe Autokorrelation und Kreuzkorrelation, große Anzahl von Übergängen oder Minimal-DC-Charakteristiken. Nur ein einziges Wort kann verwendet werden oder eines aus einem Satz von einzigartigen Wörtern kann ausgewählt werden, um Informationen in dem einzigen Wort zu übermitteln, wie etwa Pakettyp.
  • Das ausgewählte einzigartige Wort wird zu den Daten d hinzugefügt und vor den Daten d in einen FEC-Codierer eingegeben, der einen ersten rekursiven Faltungscodierer C1 und einen zweiten rekursiven Faltungscodierer C2 parallel umfasst, wobei ein Bit-Interleaver BI vor den Eingang zu Letzterem geschaltet ist. Der erste Codierer C1 gibt erste Paritätsbits p aus und der zweite Codierer C2 codiert zweite Paritätsbits q, die einem Puncturing-Mapper PM zugeführt werden. Der Puncturing-Mapper gibt weggelassene erste und zweite Paritätsbits p' und q' gemäß einem Puncturing-Verfahren aus, das von der variablen Codierrate abhängt.
  • Der Bit-Interleaver BI weist bevorzugt eine Kapazität auf, die ausreicht, um das ausgewählte einzigartige Wort und die Datenbits d zu speichern, sofern keine Einschränkungslänge angewendet ist, wie beispielsweise in WO 99/34521 beschrieben. Nach dem Codieren jedes Rahmens wird der FEC-Codierer auf einen Anfangszustand zurückgesetzt, so dass die Codierung jedes Rahmens unabhängig ist.
  • Die Datenbits d und die ersten und zweiten weggelassenen Paritätsbits p' und q' werden in einen QPSK-Modulator M eingegeben, der Kanalzeichen mit I- und Q-Komponenten ausgibt. Die QPSK-Zeichen werden in der Mitte des Rahmens F übertragen.
  • Die Datenbits des einzigartigen Wortes werden von einem BPSK-Modulator BM BPSK-moduliert und die BPSK-Zeichen als die ersten 32 Zeichen des Rahmens übertragen. Die aus den Datenbits des einzigartigen Worts erzeugten ersten Paritätsbits UWp werden ebenfalls BPSK-moduliert und die ersten 8 BPSK-Zeichen nach den Datenzeichen UW des einzigartigen Wortes übertragen. Die übrigen 24 BPSK-Zeichen der ersten Paritätsbits UWp des einzigartigen Worts werden am Ende des Rahmens F übertragen.
  • Die Datenbits UW des einzigartigen Wortes und die Datenbits d werden von dem Bit-Interleaver BI verschachtelt und in den zweiten Codierer C2 eingegeben, um die zweiten Paritätsbits q zu erzeugen, die in die Datenzeichen D in der Mitte des Rahmens integriert werden. Die Zeichen können jedoch in dem Rahmen F in einer anderen Reihenfolge zusammengesetzt werden, solange die Reihenfolge beim Empfänger bekannt ist.
  • Da eine systematische FEC-Technik verwendet wird, werden die vorteilhaften Synchronisationseigenschaften des einzigartigen Wortes in dem übertragenen Signal beibehaltet. Außerdem gestattet die Integration der Bits des einzigartigen Wortes in das erste und zweite Paritätsbit p und q die Korrektur von Bits des einzigartigen Wortes durch den Empfänger je nachdem, ob eine korrekte Rahmensynchronisation hergestellt worden ist.
  • Ein spezifisches Beispiel ist in 5 dargestellt, die die Ausgabebits eines Rate-1/3-Turbo-Codierers in der Reihenfolge zeigt, in der sie in den Puncturing-Mapper PM eingegeben werden. Die ersten 32 der Datenbits d und ersten Paritätsbits p werden, wie in 5 hervorgehoben, BPSK-moduliert und am Beginn und Ende des Rahmens F eingesetzt, wie in 3 gezeigt.
  • Die modulierten Zeichen können jedoch innerhalb des Rahmens andere Positionen belegen, sofern keine bestimmte Reihenfolge erforderlich ist, um die Verzögerung der Codierungs- und Modulierungsstufe zu reduzieren, wie beispielsweise in WO 99/34521 beschrieben.
  • Ein weiteres spezifisches Beispiel ist in 6 dargestellt, die die Ausgabe eines Rate-1/2-Turbo-Codierers in der Reihenfolge wie zu dem Puncturing-Mapper PM ausgegeben zeigt, in der die schattierten Bits weggelassen werden. Gemäß der Puncturing-Map werden ungeradzahlige erste Paritätsbits p, außer in dem Bereich p1–p31, weggelassen, die übertragen werden, damit man eine 1/3-Codierung und dafür einen besseren Schutz für das einzigartige Wort erhält. Dies führt zu einer Konstruktion des einzigartigen Wortes unabhängig von der Codierungsrate.
  • 7 zeigt hexadezimal Beispielsequenzen von Bits UW eines möglichen einzigartigen Worts und erste Paritätsbits UWp bei Beginn und Ende eines Rahmens.
  • 4 ist ein Schemadiagramm der von einem Empfänger durchgeführten Prozessschritte. Das empfangene Signal wird von einem Einzigartige-Wort-Demodulator UD demoduliert, der kohärent oder nicht-kohärent sein kann, und für eine BPSK-Demodulation des Einzigartige-Wort-Signals optimiert. Die demodulierten Einzigartige-Wort-Zeichen werden von einem Einzigartige-Wort-Korrelator UC verarbeitet, der eine Liste möglicher zeitlicher Rahmensynchronisationspositionen oder Hypothesen zusammen mit einem Maß ihrer relativen Stärken erzeugt. Der Einzigartige-Wort-Korrelator kann zusätzliche Regeln, wie etwa die Massey'sche Regel, verwenden.
  • Wenn das einzigartige Wort variabel ist, um Zeichengebungsinformationen zu übermitteln, korreliert der Einzigartige-Wort-Korrelator die demodulierten Zeichen mit jedem der möglichen einzigartigen Wörter und erzeugt eine Stärke für jedes mögliche einzigartige Wort.
  • Die möglichen Hypothesen H1 bis HN werden von einem Sortierer S entsprechend ihrer Stärken sortiert. Die Hypothesen H werden in der Reihenfolge ihrer Hypothesenstärke verarbeitet, und für jede verarbeitete Hypothese demoduliert der Empfänger den empfangenen Rahmen unter Verwendung eines Demodulators D und decodiert die demodulierten Daten unter Verwendung eines iterativen FEC-Decodierers FD entsprechend dem zum Codieren des Signals verwendeten FEC-Codierer. Für eine Turbo-Decodierung kann von dem FEC-Decodierer FD entweder der MAP- oder SOVA-Algorithmus verwendet werden. Nach jeder Iteration des FEC-Decodierungsalgorithmus wird die Anzahl der Einzigartige-Wort-Fehler mit der Anzahl vor dieser Iteration detektierter Einzigartige-Wort-Fehler durch einen Verifikationsprozess V verglichen. Wenn die Hypothese korrekt ist, wie durch Pfeil C angezeigt, sollte die Anzahl an Fehlern über eine oder mehrere Iterationen abnehmen. Wenn dies der Fall ist, werden die decodierten Daten an einer Ausgangsstufe O ausgegeben, und der Decodierungsschritt ist für den aktuellen Rahmen abgeschlossen.
  • Wenn die Anzahl an Einzigartige-Wort-Fehler nach einer oder mehreren Decodierungsiterationen zunimmt oder gleich bleibt, wird die Hypothese als inkorrekt beurteilt, wie durch Pfeil I angezeigt, und die Hypothese H der nächsthöheren Stärke wird zur Verarbeitung ausgewählt. Die Hypothesen werden in der Reihenfolge der Stärke verarbeitet, bis eine korrekte Hypothese gefunden ist, oder bis alle Hypothesen ohne Finden einer korrekten verarbeitet worden sind. Im letzteren Fall kann der Rahmen nicht decodiert werden und wird bei einer Ausfallstufe FS verworfen.
  • 4 zeigt mehrere Demodulierungs-, Decodierungs- und Verifikationsschritte, doch impliziert dies nicht notwendigerweise, dass mehrere Demodulatoren, Decodierer und Verifizierer vorliegen.
  • Wenngleich die Verwendung von Turbo-Codes oben beschrieben worden ist, können, um einige oder alle der Effekte der Erfindung zu erzielen, andere systematische und/oder Faltungscodes verwendet werden.
  • Wenngleich die Codierungs- und Decodierungsstadien als diskrete Prozesse dargestellt sind, kann jedes einzelne dieser Stadien von einem einzelnen Prozessor, wie etwa einem DSP, durchgeführt werden. Ein Computerprogramm kann für die Ausführung auf dem Prozessor vorgesehen sein, um die Codierungs- oder Decodierungsprozesse durchzuführen. Das Computerprogramm kann auf einem geeigneten physischen Träger, wie etwa einer Diskette, gespeichert oder auf einen geeigneten Signalträger übertragen werden.

Claims (8)

  1. Verfahren zum Erzeugen eines Rahmens (F) vorwärtsfehlerkorrigierter Daten, umfassend die folgenden Schritte: Empfangen von Daten (d) und Faltungscodieren der Daten zusammen mit einem Synchronisationsmuster (UW) in einem ersten Codierschritt, wobei das Synchronisationsmuster (UW) eingegeben wird, bevor die Daten (d) eingegeben werden, um als Ausgabe eine von dem Synchronisationsmuster (UW) abhängige und von den Daten (d) unabhängige erste codierte Ausgabe und eine von den Daten (d) abhängige zweite codierte Ausgabe zu erzeugen; wobei das Verfahren gekennzeichnet ist durch die Schritte: Verschachteln der Daten (d) zusammen mit dem Synchronisationsmuster (UW) in einem Verschachtelungsschritt; Faltungscodieren der Ausgabe von dem Verschachtelungsschritt in einem zweiten Codierschritt parallel zum ersten Codierschritt und Erzeugen des Rahmens (F) vorwärtsfehlerkorrigierter Daten aus der Ausgabe des ersten und zweiten Codierschritts und aus dem Synchronisationsmuster (UW) in uncodierter Form.
  2. Verfahren nach Anspruch 1, wobei die Codierschritte ab einem vorbestimmten Anfangszustand beginnen, bevor die Daten (d) und das Synchronisationsmuster (UW) codiert werden.
  3. Verfahren nach Anspruch 1 oder 2, mit dem Weglassen eines Teils der zweiten codierten Ausgabe, so daß er nicht in dem erzeugten Rahmen enthalten ist, während alles der ersten codierten Ausgabe in dem erzeugten Rahmen enthalten ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Synchronisationsmuster (UW) ausgewählt ist aus einer Gruppe bestehend aus den Bitmustern der Hexadezimalzahlen E4564ADA, BED8B3EA, F2F5F496, C9113642, F9A42BB1, D4E35729, 4CB9D9D1, 6AAF7A6E, AE7E4BB5, 514BB8BA, B5896CCD, A87B0DA6, 5A1A679D, 61FEA549, A32AD281, 775D1B05 und DFB2880E.
  5. Vorrichtung zum Erzeugen eines Rahmens (F) vorwärtsfehlerkorrigierter Daten, umfassend: einen ersten Faltungscodierer (C1), der so ausgelegt ist, daß er Daten zusammen mit einem Synchronisationsmuster (UW) codiert, wobei das Synchronisationsmuster (UW) in den Faltungscodierer (C1) eingegeben wird, bevor die Daten (d) eingegeben werden, um als Ausgabe eine von dem Synchronisationsmuster (UW) abhängige und von den Daten (d) unabhängige erste codierte Ausgabe und eine von den Daten (d) abhängige zweite codierte Ausgabe zu erzeugen; einen Rahmengenerator, dadurch gekennzeichnet, daß die Vorrichtung weiterhin folgendes umfaßt: einen Bitverschachteler (BI), der so ausgelegt ist, daß er die Daten (d) und das Synchronisationsmuster (UW) miteinander verschachtelt; und einen zweiten Faltungscodierer (C2), der so ausgelegt ist, daß er die von dem Bitverschachteler ausgegebenen Daten codiert; wobei die Vorrichtung weiterhin dadurch gekennzeichnet ist, daß der Rahmengenerator so ausgelegt ist, daß er den Rahmen (F) vorwärtsfehlerkorrigierter Daten aus der Ausgabe des ersten und zweiten Codierers (C1, C2) und aus dem Synchronisationsmuster (UW) in uncodierter Form erzeugt.
  6. Vorrichtung nach Anspruch 5, wobei der Codierer so ausgelegt ist, daß er das Codieren der Daten (d) und des Synchronisationsmusters (UW) aus einem bekannten Zustand beginnt.
  7. Vorrichtung nach Anspruch 5 oder 6, wobei der Rahmengenerator so ausgelegt ist, daß er ausgewählte Abschnitte der zweiten codierten Ausgabe wegläßt, so daß sie nicht in dem erzeugten Rahmen (F) enthalten sind, während alles der ersten codierten Eingabe in dem erzeugten Rahmen (F) enthalten ist.
  8. Vorrichtung nach einem der Ansprüche 5 bis 7, wobei das Synchronisationsmuster (UW) ausgewählt ist aus einer Gruppe bestehend aus den Bitmustern der Hexadezimalzahlen E4564ADA, BED8B3EA, F2F5F496, C9113642, F9A42BB1, D4E35729, 4CB9D9D1, 6AAF7A6E, AE7E4BB5, 514BB8BA, B5896CCD, A87BODA6, 5A1A679D, 61FEA549, A32AD281, 775D1B05 und DFB2880E.
DE60221536T 2001-01-31 2002-01-30 Rahmenerzeugung zur Synchronisation Expired - Lifetime DE60221536T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0102448 2001-01-31
GB0102448A GB2371952A (en) 2001-01-31 2001-01-31 Frame synchronisation in a communication system

Publications (2)

Publication Number Publication Date
DE60221536D1 DE60221536D1 (de) 2007-09-13
DE60221536T2 true DE60221536T2 (de) 2008-04-17

Family

ID=9907860

Family Applications (2)

Application Number Title Priority Date Filing Date
DE60218428T Expired - Lifetime DE60218428T2 (de) 2001-01-31 2002-01-30 Kommunikationsgerät und -verfahren
DE60221536T Expired - Lifetime DE60221536T2 (de) 2001-01-31 2002-01-30 Rahmenerzeugung zur Synchronisation

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE60218428T Expired - Lifetime DE60218428T2 (de) 2001-01-31 2002-01-30 Kommunikationsgerät und -verfahren

Country Status (12)

Country Link
US (2) US7231583B2 (de)
EP (2) EP1356625B1 (de)
JP (2) JP3860119B2 (de)
CN (2) CN1881868B (de)
AT (2) ATE368980T1 (de)
AU (1) AU2002228193B2 (de)
CA (1) CA2437319C (de)
DE (2) DE60218428T2 (de)
DK (2) DK1418699T3 (de)
GB (1) GB2371952A (de)
NO (1) NO20033411L (de)
WO (1) WO2002062005A2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936857B1 (ko) 2006-06-26 2010-01-14 히다치 가세고교 가부시끼가이샤 내열성 수지 페이스트 및 그 제조방법
US20080123210A1 (en) * 2006-11-06 2008-05-29 Wei Zeng Handling synchronization errors potentially experienced by a storage device
US8024644B2 (en) * 2006-11-14 2011-09-20 Via Telecom Co., Ltd. Communication signal decoding
JP4634362B2 (ja) * 2006-12-11 2011-02-16 株式会社エヌ・ティ・ティ・ドコモ 移動体通信システム、移動体通信システムにおける移動端末、その制御プログラムおよび移動体通信システムにおける同期確立判定方法
FR2924877B1 (fr) 2007-12-11 2011-04-01 Thales Sa Procede et module de correction d'erreurs de transmission dans un flux de donnees, systeme de communication comprenant ledit module
US8116354B2 (en) * 2008-06-13 2012-02-14 Mediatek Inc. Sync detection device and method for GNSS
US20100182947A1 (en) * 2008-11-26 2010-07-22 Je-Hong Jong Method and system of providing link adaptation for maximizing throughput in mobile satellite systems
US8594244B2 (en) * 2009-04-06 2013-11-26 Mediatek Inc. Data signal phase reversal correction method and system implementing the same
US8484545B2 (en) * 2009-04-23 2013-07-09 Georgia Tech Research Corporation Secure communication using error correction codes
EP2280510B1 (de) 2009-07-09 2016-05-04 STMicroelectronics S.r.l. Verfahren zum Bestimmen eines Rahmensynchronisierungsmusters oder eines Einzelwortes in einem empfangenen digitalen Signal
JP2011066879A (ja) * 2009-08-20 2011-03-31 Kenwood Corp 送信フレーム生成装置、無線装置、基地局、及び送信フレーム生成方法
US8861636B2 (en) * 2011-07-22 2014-10-14 Infinera Corporation Coherent detection using coherent decoding and interleaving
EP2632078B1 (de) * 2012-02-22 2017-11-08 OCT Circuit Technologies International Limited Resynchronisationsverfahren eines empfangenen Stroms aus Bitgruppen
US10305631B1 (en) * 2017-11-17 2019-05-28 Raytheon Company System and method for frame synchronization
CN111181684B (zh) * 2018-11-12 2022-04-22 华为技术有限公司 解码方法以及解码装置
KR102554366B1 (ko) * 2020-04-06 2023-07-11 비아셋, 인크 통신 시스템을 위한 다단계 버스트 검출
CN113094803B (zh) * 2021-05-07 2023-03-14 深圳市前海智车科技有限公司 Beacon设备丢失概率的计算方法、装置、设备及存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649543A (en) * 1985-08-30 1987-03-10 Motorola, Inc. Synchronization sequence decoder for a digital radiotelephone system
US4729043A (en) * 1985-12-11 1988-03-01 American Telephone And Telegraph Company, At&T Bell Laboratories Digital information storage and retrieval using video signals
EP0426894A1 (de) * 1989-11-08 1991-05-15 Siemens Aktiengesellschaft Verfahren zur schnellen Empfängersynchronisation unter Ausnutzung einer fehlerkorrigierenden Codierung
JP2702303B2 (ja) * 1991-03-20 1998-01-21 日本電気株式会社 データ通信方式
US5754605A (en) * 1995-09-29 1998-05-19 Motorola Method and apparatus for synchronization of a communications unit
JP3107090B2 (ja) 1997-08-11 2000-11-06 ソニー株式会社 デジタル放送信号送信装置及び方法
KR100593580B1 (ko) * 1997-08-11 2006-06-28 소니 가부시끼 가이샤 디지털 방송 신호 송신 장치 및 방법
JPH11145945A (ja) 1997-11-12 1999-05-28 Fujitsu Ltd 符号化フレーム同期方法及び符号化フレーム同期回路
US6771615B1 (en) * 2000-08-18 2004-08-03 Hughes Electronics Corporation Synchronization apparatus and method for a return link power control for satellite systems

Also Published As

Publication number Publication date
US20040091074A1 (en) 2004-05-13
WO2002062005A3 (en) 2003-01-23
CN1881868A (zh) 2006-12-20
JP2006325258A (ja) 2006-11-30
CN1494784A (zh) 2004-05-05
EP1418699A3 (de) 2004-05-19
DE60221536D1 (de) 2007-09-13
US20080134009A1 (en) 2008-06-05
EP1356625A2 (de) 2003-10-29
WO2002062005A2 (en) 2002-08-08
US8078934B2 (en) 2011-12-13
AU2002228193B2 (en) 2007-02-08
ATE355670T1 (de) 2006-03-15
CA2437319A1 (en) 2002-08-08
NO20033411L (no) 2003-09-09
EP1418699A2 (de) 2004-05-12
ATE368980T1 (de) 2007-08-15
DK1418699T3 (da) 2007-12-27
US7231583B2 (en) 2007-06-12
JP2004523955A (ja) 2004-08-05
DK1356625T3 (da) 2007-05-07
JP3860119B2 (ja) 2006-12-20
DE60218428D1 (de) 2007-04-12
GB2371952A (en) 2002-08-07
CN1881868B (zh) 2010-04-21
CN1293718C (zh) 2007-01-03
GB0102448D0 (en) 2001-03-14
DE60218428T2 (de) 2007-12-13
NO20033411D0 (no) 2003-07-30
EP1356625B1 (de) 2007-02-28
EP1418699B1 (de) 2007-08-01
CA2437319C (en) 2006-02-07

Similar Documents

Publication Publication Date Title
DE60221536T2 (de) Rahmenerzeugung zur Synchronisation
DE60112206T2 (de) ARQ aAutomatische Ssendewiederholung für Turbo codierte Daten
DE69829847T2 (de) Fehlerschutzverfahren und vorrichtung für über-funk-dateiübertragung
DE60113053T2 (de) Vor-Dekoder für Turbodekoder, zur Rückgewinnung von punktierten Paritätssymbolen, sowie ein Verfahren zur Rückgewinnung eines Turbokodes
DE60203766T2 (de) Vorrichtung und Verfahren zur Fehlerkorrektur für Transportformatindikatoren (TFI) in einem W-CDMA Kommunikationssystem
DE69727325T2 (de) Fehlerdetektion für ARQ Systeme
DE60309007T2 (de) Fehlererkennungsverfahren in drahtlosen Kommunikationssystemen
DE69815087T2 (de) Listenausgaben-viterbi-dekodierung mit crc aussenkode für mehrratensignal
DE69531482T2 (de) Gleichzeitige demodulation und dekodierung eines digital modulierten funksignals
DE69936626T2 (de) Kanalkodierung und -dekodierung für ein kommunikationssystem
DE19736653C1 (de) Verfahren und Einrichtung zur Abschätzung der Dienstqualität auf Übertragungskanälen in einem digitalen Übertragungssystem
DE10296698B4 (de) Verfahren und Vorrichtung zum Kodieren und Dekodieren von Daten mit unterschiedlichen Modulationsschemata und Kodierungen und einem ARQ-Protokoll
DE102005010006B4 (de) Verfahren und Vorrichtung zum Terminieren einer iterativen Turbo-Dekodierung
DE19736626C1 (de) Verfahren zur Datenübertragung in einem digitalen Übertragungssystem bei paketvermitteltem Dienst
AU2002228193A1 (en) Communication method and apparatus
EP1198893B1 (de) Verfahren und einrichtung zur erzeugung eines ratenkompatiblen codes
DE69728255T2 (de) Datenübertragungsverfahren und vorrichtung zur kodierung eines signals
EP1317070A1 (de) Verfahren zur Erlangung eines Fehlerkorrekturkodes mit gewünschten Parametern aus einem Blockturbokode
DE19717546B4 (de) Verfahren und Vorrichtung zur Decodierung bei einem CDMA-Übertragungssystem zum Demodulieren eines Empfangssignals, das in serieller Codeverkettung vorliegt
DE69918912T2 (de) Verfahren und ausführung für verbesserte leistungsfähigkeiten in einem system welches faltungsdekodierung anwendet
CA2498549C (en) Method and apparatus for detecting the synchronization timing of a signal
EP1826911A1 (de) Codierung und Decodierung mit Trellis-codierter Modulation
DE102013215829B3 (de) Verfahren zum Übertragen von Daten
AU2007200170B2 (en) Communication method and apparatus
EP4052393A2 (de) Massnahmen zur ermöglichung einer kanalnachführung bei digitaler codierter übertragung mit zusätzlichen angehängten redundanzblöcken

Legal Events

Date Code Title Description
8364 No opposition during term of opposition