CN111181684B - 解码方法以及解码装置 - Google Patents

解码方法以及解码装置 Download PDF

Info

Publication number
CN111181684B
CN111181684B CN201811339564.2A CN201811339564A CN111181684B CN 111181684 B CN111181684 B CN 111181684B CN 201811339564 A CN201811339564 A CN 201811339564A CN 111181684 B CN111181684 B CN 111181684B
Authority
CN
China
Prior art keywords
bit signal
symbol
receiving end
count
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811339564.2A
Other languages
English (en)
Other versions
CN111181684A (zh
Inventor
黄远达
夏斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201811339564.2A priority Critical patent/CN111181684B/zh
Priority to EP19885846.6A priority patent/EP3869714A4/en
Priority to PCT/CN2019/114190 priority patent/WO2020098491A1/zh
Publication of CN111181684A publication Critical patent/CN111181684A/zh
Priority to US17/316,817 priority patent/US11405135B2/en
Application granted granted Critical
Publication of CN111181684B publication Critical patent/CN111181684B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6325—Error control coding in combination with demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • H04L65/60—Network streaming of media packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/22—Adaptations for optical transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本申请实施例公开了一种解码方法，用于提升FEC解码性能和系统传输能力。本申请实施例方法包括：接收端设备接收第一比特信号；接收端设备对第一比特信号进行第M级前向纠错FEC解码，得到第二比特信号，其中，M为大于零的正整数；所述接收端设备对所述第二比特信号进行校验，得到第一校验结果；所述接收端设备根据所述第一校验结果对所述第二比特信号进行第M+1级FEC解码，得到第三比特信号；当M+1达到第一预置阈值时，所述接收端设备对所述第三比特信号进行数据处理，得到第四比特信号，所述第四比特信号用于所述接收端设备获取发送端设备传输的业务数据。

Description

解码方法以及解码装置
技术领域
本申请涉及通信技术，尤其涉及一种解码方法以及解码装置。
背景技术
随着移动互联网的需求日益发展，4K/8K视频技术和虚拟现实(virtual reality,VR)视频技术不断发展，因此，需要提供更大容量的光传输网络以满足日益增长的用户需求。
目前，通过概率整形正交幅度调制(probabilistic shaping/shaped quadratureamplitude modulation,PS-QAM)系统来提高频谱效率和传输能力。在PS-QAM系统中，发送端侧将比特流转化为光信号进行传输，而在接收端侧是将光信号解码为比特信号。发送端对比特信号进行概率整形(probabilistic shaping/shaped，PS)编码，其中PS编码包括分布匹配(distribution matching，DM)编码和二进制标记(binary labeling，BL)映射，再进行前向纠错(forward error correction,FEC)编码处理以及正交幅度调制(quadratureamplitude modulation，QAM)映射处理，然后再通过电/光(electrical-to-optical,E/O)转换形成光信号输出；而在接收端对光信号进行光/电(optical-to-electrical,O/E)转换形成数字信号，然后QAM解码映射成为比特信号以及FEC解码，然后再进行PS解码，得到比特信号。
但是，接收端在对比特信号进行FEC解码过程以及对比特信号进行PS解码过程是单独进行的，而实际应用中PS解码对比特信号具有校验能力。所以在PS-QAM系统中，FEC解码与PS解码之间没有关联，导致FEC解码性能较低，系统传输能力较差。
发明内容
本申请实施例提供了一种解码方法，用于提升FEC解码性能和系统传输能力。
本申请实施例第一方面提供了一种解码方法，包括：
为了提高频谱效率和传输能力，目前可以通过光传输通信系统或者微波通信系统等进行传输业务数据，在发送端设备以比特信号的形式传输业务数据，然后接收端设备接收发送端设备发送的第一比特信号，然后接收端设备对第一比特信号进行第M级FEC解码，得到第二比特信号，其中，M为大于零的正整数；然后接收端设备可以对该第二比特信号进行校验，得到第一校验结果；接收端设备根据该第一校验结果对该第二比特信号进行第M+1级FEC解码，得到第三比特信号；当M+1达到第一预置阈值时，该接收端设备可以对该第三比特信号进行数据处理，得到第四比特信号，该第四比特信号用于接收端设备获取发送端设备传输的业务数据。
本实施例中，可以通过对第二比特信号的第一校验结果来进行第M+1级FEC解码，得到第三比特信号，由于现有技术当中，接收端设备是对第一比特信号进行第M级FEC解码，得到第二比特信号；然后接收端设备继续对第二比特信号进行第M+1级解码，得到第三比特信号，并没有对第二比特信号进行校验，所以相对于现有技术，本申请的技术方案能够提升通过FEC解码得到的第三比特信号的准确性，从而提升FEC的解码性能和系统传输能力；然后当M+1达到第一预置阈值时，此时接收端设备对该第三比特信号进行数据处理，得到第四比特信号，该第四比特信号用于接收端设备获取发送端设备传输的业务数据，那么这样提高了得到的第四比特信的准确性，使接收端设备能够正确获取发送端设备传输的业务数据。
一种可能的实现方式中，该接收端设备对该第二比特信号进行校验得到第一校验结果可以包括：首先，若接收端设备确定该第二比特信号所对应的符号中每种符号的当前计数与该每种符号的预置计数相等，那么接收端设备可以确定该第一校验结果，该第一校验结果指示校验成功，该每种符号的当前计数为该第二比特信号所对应的符号中每种符号出现的次数的计数，该每种符号的预置计数为该第一比特信号所对应的符号中每种符号出现的次数的预置计数；那么，接收端设备根据该第一校验结果对该第二比特信号进行第M+1级FEC解码，得到第三比特信号的步骤可以包括：首先，接收端设备可以调整该第二比特信号当前所对应的对数似然比(likelihood rate,LLR)值，得到第一LLR值，该第一LLR值的绝对值大于该第二比特信号当前所对应的LLR值的绝对值；然后该接收端设备可以根据该第一LLR值对该第二比特信号进行第M+1级FEC解码，得到该第三比特信号。在该可能的实现方式中，提供了一种具体的校验方法和在校验成功的情况下具体的FEC解码过程，在实际应用中，提升了方案的可实现性和实用性。
另一种可能的实现方式中，该第一LLR值的绝对值为该第二比特信号所对应的预置最大LLR值的绝对值或者该第一LLR值的绝对值为该第二比特信号当前所对应的LLR值的绝对值的K倍，K为大于1的整数。在该可能的实现方式中，提供了具体的接收端设备调整得到的第一LLR值的绝对值，即提供了两种具体调整幅度的方案，提升了方案的可实现性和实用性。
另一种可能的实现方式中，该接收端设备对该第二比特信号进行校验，得到第一校验结果可以包括：若该接收端设备确定该第二比特信号所对应的符号中每种符号的当前计数与该每种符号的预置计数不相等，那么该接收端设备可以确定该第一校验结果，该第一校验结果指示校验失败，该每种符号的当前计数为该第二比特信号所对应的符号中每种符号出现的次数的计数，该每种符号的预置计数为该第一比特信号所对应的符号中每种符号出现的次数的预置计数；那么，该接收端设备根据该第一校验结果对该第二比特信号进行第M+1级FEC解码，得到第三比特信号可以包括：首先，接收端设备可以调整该第二比特信号当前所对应的LLR值，得到第二LLR值，该第二LLR值的绝对值小于该第二比特信号当前所对应的LLR值的绝对值；然后，该接收端设备可以根据该第二LLR值对该第二比特信号进行第M+1级FEC解码，得到第三比特信号。在该可能的实现方式中，提供了一种具体的校验方法和在校验失败的情况下具体的FEC解码过程，在实际应用中，提升了方案的可实现性和完整性。
另一种可能的实现方式中，在该接收端设备对该第一比特信号进行第M级FEC解码，得到第二比特信号之后，在该接收端设备对第二比特信号进行校验，得到第一校验结果之前，该方法还可以包括：接收端设备可以确定该第二比特信号所对应的符号。在该可能的实现方式中，该接收端设备对第二比特信号进行校验之前，可以先确定该第二比特信号所对应的符号，然后再通过第二比特信号所对应的符号进行校验。
另一种可能的实现方式中，该接收端设备确定该第二比特信号所对应的符号可以包括：接收端设备可以对第二比特信号进行BL逆映射处理，得到该第二比特信号所对应的符号。在该可能的实现方式中，提供了一种具体的接收端设备确定该第二比特信号所对应的符号，提升了方案的可实现性。
另一种可能的实现方式中，在该接收端设备对该第一比特信号进行第M级FEC解码，得到第二比特信号之后，在该接收端设备对该第二比特信号进行校验，得到第一校验结果之前，该方法还可以包括：接收端设备可以判断该第二比特信号当前所对应的LLR值是否大于第二预置阈值，如果大于，那么触发接收端设备对该第二比特信号进行校验，得到第一校验结果的步骤。在该可能的实现方式中，提供了一种先确定第二比特信号当前所对应的LLR值的判断，当前该第二比特信号当前所对应的LLR值大于第二预置阈值，那么此时才进行校验，这样能够提高校验的效率和有效性。
另一种可能的实现方式中，当M+1未达到第一预置阈值时，该方法可以包括：首先，接收端设备可以对第三比特信号进行校验，得到第二校验结果；然后，接收端设备可以根据该第二校验结果对该第三比特信号进行第M+2级FEC解码，得到第五比特信号。在该可能的实现方式中，提供了一种当M+1未达到第一预置阈值时的技术方案，提升了方案的完整性。
另一种可能的实现方式中，当M+1达到第一预置阈值时，该接收端设备对该第三比特信号进行数据处理，得到第四比特信号可以包括：首先，该接收端设备对该第三比特信号进行BL逆映射处理，得到该第三比特信号所对应的符号；然后，接收端设备对该第三比特信号所对应的符号进行DM解码，得到第四比特信号；接收端设备再将该第四比特信号输出。在该可能的实现方式中，提供了一种当M+1达到第一预置阈值时的技术方案，提升了方案的可实现性和完整性。
本申请实施例第二方面提供了一种解码装置，该解码装置具有实现上述第一方面解码装置行为的功能，该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能对应的模块。
本申请实施例中第三方面提供了一种解码装置，该解码装置包括：处理器、存储器、输入输出设备以及总线；该处理器、存储器、输入输出设备分别与该总线相连，该存储器中存储有计算机指令；该处理器在执行该存储器中的计算机指令时，该存储器中存储有计算机指令；该处理器在执行该存储器中的计算机指令时，用于实现如第一方面任意一种实现方式。
本申请实施例第四方面提供了一种芯片系统，该芯片系统包括处理器，用于支持网络设备实现上述第一方面中所涉及的功能，例如，例如发送或处理上述方法中所涉及的数据和/或信息。在一种可能的设计中，所述芯片系统还包括存储器，所述存储器，用于保存网络设备必要的程序指令和数据。该芯片系统，可以由芯片构成，也可以包括芯片和其他分立器件。
本申请实施例第五方面提供了一种包括指令的计算机程序产品，其特征在于，当其在计算机上运行时，使得该计算机执行如第一方面中任一种的实现方式。
本申请实施例第六方面提供了一种计算机可读存储介质，其特征在于，包括指令，当该指令在计算机上运行时，使得计算机执行如第一方面中任一种实现方式。
从以上技术方案可以看出，本申请实施例具有以下优点：
经由上述本申请的技术方案可知，接收端设备接收第一比特信号，该第一比特信号为预设时长内发送端传输的比特信号，接收端设备对第一比特信号进行第M级前向纠错FEC解码，得到第二比特信号,其中，M为大于零的正整数；该接收端设备对该第二比特信号进行校验，得到第一校验结果；然后接收端设备可以根据该第一校验结果对该第二比特信号进行第M+1级FEC解码，得到第三比特信号。通过本申请的技术方案，接收端设备在进行第M级FEC解码之后得到的第二比特信号进行校验，得到第一校验结果，然后根据该第一校验结果来对第二比特信号进行第M+1级FEC解码，得到第三比特信号；当M+1达到预置阈值时，该接收端设备可以对该第三比特信号进行数据处理，得到第四比特信号。因此，可以通过对第二比特信号的第一校验结果来进行第M+1级FEC解码，得到第三比特信号；这样能够提升通过FEC解码得到的第三比特信号的准确性，从而提升FEC的解码性能和系统传输能力；然后当M+1达到第一预置阈值时，此时接收端设备对该第三比特信号进行数据处理，得到第四比特信号，该第四比特信号用于接收端设备获取发送端设备传输的业务数据，那么这样提高了得到的第四比特信号的准确性，使接收端设备能够正确获取发送端设备传输的业务数据。
附图说明
图1为本申请实施例中的一种系统应用场景示意图；
图2A为本申请实施例中的解码方法的一个实施例示意图；
图2B为本申请实施例中的解码方法的一个场景示意图；
图3为本申请实施例中的解码方法的另一个实施例示意图；
图4为本申请实施例中的解码方法的另一个实施例示意图；
图5为本申请实施例中的解码方法的另一个场景示意图；
图6为本申请实施例中的解码装置的一个结构示意图；
图7为本申请实施例中的解码装置的另一个结构示意图。
具体实施方式
本申请实施例提供了一种解码方法，用于提升FEC解码性能和系统传输能力。
请参阅图1，图1为本申请实施例提供的一种应用场景系统框架示意图。图1为PS-QAM系统，在为用户提供光终端复用器(optical terminal multiplexer，OTM)数据业务或者以太网数据业务时，其中，该OTM数据业务所承载的数据首先经过该系统，发送端设备以比特信号的形式传输该业务数据，其中，该OTM数据业务可以为视频业务、音频业务、图像业务等，具体本申请不做限定。首先，发送端设备将比特信号通过概率整形PS编码对比特信号进行编码处理，其中PS编码包括分布匹配DM编码和BL映射，然后将比特信号进行FEC解码，再通过QAM映射以及E/O转换为光信号，从而实现光信号在光纤信道传输。而在接收端设备接收该光信号，通过0/E转换将该光信号转换为比特信号，然后对该比特信号进行解QAM映射、FEC解码和PS解码，得到比特信号，接收端设备得到解码后的比特信号，从而实现对数据业务所承载的数据的传输。但是，由于在PS-QAM系统中，接收端设备在对比特信号进行FEC解码过程以及对比特信号进行PS解码过程是单独进行的，而实际应用中PS解码对比特信号具有校验能力。所以在PS-QAM系统中，FEC解码与PS解码之间没有关联，导致FEC解码性能较低，系统传输能力较差。
需要说明的是，图1仅仅是为了说明本申请解码方法而引用的一种系统场景示意图，在实际应用中，本申请的解码方法还适用于其他类型的系统，例如微波通信系统或者移动通信系统，具体本申请不做限定。
有鉴于此，本申请实施例提供了一种解码方法，用于提升FEC解码性能和系统传输能力。接收端设备接收第一比特信号，该第一比特信号为预设时长内发送端传输的比特信号，接收端设备对第一比特信号进行第M级前向纠错FEC解码，得到第二比特信号,其中，M为大于零的正整数；该接收端设备对该第二比特信号进行校验，得到第一校验结果；然后接收端设备可以根据该第一校验结果对该第二比特信号进行第M+1级FEC解码，得到第三比特信号。通过本申请的技术方案，接收端设备对进行第M级FEC解码之后得到的第二比特信号进行校验，得到第一校验结果，然后根据该第一校验结果来对第二比特信号进行第M+1级FEC解码，得到第三比特信号；当M+1达到预置阈值时，该接收端设备可以对该第三比特信号进行数据处理，得到第四比特信号。因此，可以通过对第二比特信号的第一校验结果来进行第M+1级FEC解码，得到第三比特信号，由于现有技术当中，接收端设备是对第一比特信号进行第M级FEC解码，得到第二比特信号；然后接收端设备继续对第二比特信号进行第M+1级解码，得到第三比特信号，并没有对第二比特信号进行校验，所以相对于现有技术，本申请的技术方案能够提升通过FEC解码得到的第三比特信号的准确性，从而提升FEC的解码性能和系统传输能力。然后当M+1达到预置阈值时，此时接收端设备对该第三比特信号进行数据处理，得到第四比特信号，该第四比特信号用于接收端设备获取发送端设备传输的业务数据，那么这样提高了得到的第四比特信的准确性，使接收端设备能够正确获取发送端设备传输的业务数据。
本申请实施例中，接收端设备对比特信号进行FEC解码的方式包括：第一种方式：接收端设备通过比特信号当前所对应的LLR值进行FEC解码，然后得到解码后的该比特信号所对应的LLR值，然后再通过该对应的LLR值确定比特信号；第二种方式：接收端设备对该比特信号进行FEC解码，得到的是解码后的比特信号，本实施例中，接收端设备对比特信号进行FEC解码的方式可以根据实际情况选择对应的方式来进行FEC解码，具体本申请不做限定。在后续的实施例中，仅以接收端设备通过第一种方式进行FEC解码为例进行说明。
本申请实施例中，接收端设备对第二比特信号进行校验，得到第一校验结果可以是接收端设备根据第二比特信号所对应的符号中的每种符号的计数与每种符号的预置计数来进行校验，得到第一校验结果，接收端设备还可以通过其他方式进行校验，具体本申请不做限定。在后续的实施例中，仅以接收端设备根据第二比特信号所对应的符号中的每种符号的计数与每种符号的预置计数来进行校验，得到第一校验结果为例进行说明。
下面从接收端设备的角度，对本申请实施例中解码方法进行介绍，请参阅图2A，本申请实施例中解码方法的一个实施例包括：
201、接收端设备接收第一比特信号。
为了提高频谱效率和传输能力，目前可以通过光传输通信系统或者微波通信系统等进行传输比特信号。下面以光传输通信系统为例进行说明，在光传输网络中，通过将比特信号转换为光信号实现通过光纤传输光信号，然后在接收端设备对光信号转换为比特信号。以PS-QAM系统为例进行举例说明，发送端设备将预设时长内传输的比特信号通过概率整形PS编码对比特信号进行编码处理，得到比特信号，其中PS编码包括分布匹配DM编码和BL映射，然后将比特信号进行FEC解码，再通过QAM映射以及E/O转换为光信号，从而实现光信号在光纤信道传输。而在接收端设备接收该光信号，通过0/E转换和解QAM映射得到第一比特信号，那么此时接收端设备可以获取到第一比特信号，其中，第一比特信号为发送端设备在预设时长内传输的比特信号。需要说明的是，预设时长内传输的比特信号所对应的符号中每种符号出现的预置计数由发送端设备侧预先设置的，例如，假设第一比特信号所对应的符号为“1”和“3”，且出现符号“1”的预置计数为一次，出现符号“3”的次数为两次。
202、接收端设备对该第一比特信号进行第M级FEC解码，得到第二比特信号。
接收端设备可以对该第一比特信号进行第M级进行FEC解码，得到第二比特信号。具体的，接收端设备接收通过解QAM映射得到第一比特信号当前所对应的LLR值，即接收端设备是根据该第一比特信号当前所对应的LLR值进行第M级FEC解码，得到第一比特信号所对应的解码后的LLR值，具体接收端设备根据第一比特信号当前所对应的LLR值进行第M级FEC解码可以是将该第一比特信号当前所对应的LLR值作为一个变量并通过预设算法计算得到该第一比特信号所对应的解码后的LLR值，即第二比特信号的LLR值，其中，该预设算法可以为置信传播算法、软输出维特比算法或者BCJR算法，具体此处不做限定，其中BCJR算法是由贾里尼克、波尔、库克以及拉维夫设计的算法，其具体名称为(bahl cocke jelinekraviv，BCJR)算法。
203、接收端设备确定该第二比特信号当前所对应的LLR值大于第二预置阈值。
接收端设备可以确定第二比特信号当前所对应的LLR值，然后判断该LLR值是否大于第二预置阈值，若大于，则执行步骤204；若第二比特信号当前所对应的LLR值不大于该第二预置阈值，那么此时接收端设备继续对第二比特信号进行第M+1级解码，即此时接收端设备不进行校验，直接先进行第M+1级FEC解码。
在步骤203中，接收端设备对第二比特信号当前所对应的LLR值判断是否大于第二预置阈值，只有第二比特信号当前所对应的LLR值大于第二预置阈值时，才对第二比特信号进行校验，这样能够提高校验效率，有效提高FEC解码性能。由于当该第二比特信号当前所对应的LLR值未达到第二预置阈值，此时进行校验并没有很大的意义，所以当该LLR值不大于第二预置阈值时，此时应先第二比特信号进行迭代FEC解码。需要说明的是，步骤203为可选的步骤，在该实施例中也可以不执行该步骤，而直接对第二比特信号进行校验，具体本申请不做限定。
204、接收端设备确定第二比特信号所对应的符号。
接收端设备根据第二比特信号所对应的LLR值确定第二比特信号，然后再确定第二比特信号所对应的符号。具体可以是接收端设备通过BL逆映射的方式映射得到该第二比特信号所对应的符号。示例一：第二比特信号所对应的LLR值分别为1.38,0.4,2.2，-2.2，-1.38，那么接收端设备可以确定第二比特信号分别为1,1,1,0,0；而此时比特“1”映射为符号“1”，比特“0”映射为符号“3”，那么此时可知，第二比特信号所对应的符号为1,1,1,3,3。示例二：第二比特信号所对应的LLR分别为1.38,0.4,2.2，-2.2，-1.38，0.5,2，-1.38,-0.5，-1，则接收端设备可以确定第二比特信号为1,1,1,0,0，1，1,0,0,0而此时比特“00”映射为符号为1，比特“01”映射为符号“3”，比特“10”映射为符号“5”，比特“11”映射为符号“7”，那么可知，第二比特信号所对应的符号为7,5,3,5,1。
需要说明的是，如示例一可知，当比特“0”和比特“1”所映射的符号为一一映射时，那么接收端设备可以不执行步骤204，因为此时比特“0”和比特“1”即分别代表一种符号，由此根据第二比特信号即可确定每种符号的计数，具体执行框图可以参阅图2B所示，即接收端设备不需要对第二比特信号进行BL逆映射，可以直接进行校验并调整第二比特信号当前所对应的LLR值。
205、接收端设备判断该第二比特信号所对应的符号中每种符号的计数与每种符号的预置计数是否相等，若是，则执行步骤206；若否，则执行步骤208。
接收端设备可以判断第二比特信号所对应的符号中每种符号的计数与每种符号的预置计数是否相等，如果相等，那么执行步骤206，如果不相等，那么执行步骤208；例如，上述步骤204中的示例一，第二比特信号所对应的符号为1,1,1,3,3，假设在预设时长内传输的比特信号中一共为5个符号，发送端设备侧对第一比特信号所对应的符号中，预置出现符号为“1”的次数为三次，出现符号为“3”的次数为两次，那么此时接收端设备可以确定该每种符号的计数与每种符号的预置计数相等。又如上述步骤204中的示例二，假设发送端设备第一比特信号一共为5个符号，发送端设备对第一比特信号所对应的符号中，预置出现符号为“1”次数为两次，出现符号“3”的次数为一次，出现符号“5”的次数为一次，以及出现符号“7”的次数为一次，那么由上述第二比特信号所对应的符号为7,5,3,5,1可知，该第二比特信号中每种符号的计数与每种符号的预置计数不相等。
206、接收端设备调整第二比特信号当前所对应的对数似然比LLR值，得到第一LLR值，该第一LLR值的绝对值大于第二比特信号当前所对应的LLR值的绝对值。
接收端设备确定第二比特信号所对应的符号中每种符号的计数与每种符号的预置计数相等，那么接收端设备调高该第二比特信号当前所对应的LLR值，得到第一LLR值，其中，该第一LLR值的绝对值大于第二比特信号当前所对应的LLR值的绝对值。具体的，接收端设备调高该第二比特信号当前所对应的LLR值可以是将第二比特信号当前所对应的LLR值提高为当前LLR值的K倍，或者也可以将第二比特信号当前所对应的LLR值提高为第二比特信号所对应的预置最大LLR值，即第一LLR值的绝对值为当前LLR值的绝对值的K倍，或者第一LLR值的绝对值为第二比特信号所对应的预置最大LLR值，还可以是按照其他规则调整该第二比特信号当前所对应的LLR值，具体本申请不做限定。
207、接收端设备根据该第一LLR值对第二比特信号进行第M+1级FEC解码，得到第三比特信号。
接收端设备调整第二比特信号所对应的LLR值，得到第一LLR值，然后接收端设备可以根据该第一LLR值对第二比特信号进行第M+1级解码，得到第三比特信号。具体可以是，接收端设备将该第一LLR值作为变量并通过预设算法进行第M+1级FEC解码，得到该第二比特信号所对应的解码后的LLR值，那么该第二比特信号所对应的解码后的LLR值对应第三比特信号。
208、接收端设备调整该第二比特信号当前所对应的LLR值，得到第二LLR值，该第二LLR值的绝对值小于该第二比特信号当前所对应的LLR值的绝对值。
接收端设备确定第二比特信号所对应的符号中每种符号的计数与每种符号的预置计数不相等，那么接收端设备降低该第二比特信号当前所对应的LLR值，得到第二LLR值，该第二LLR值的绝对值小于该第二比特信号当前所对应的LLR值的绝对值。如步骤205中描述的示例二，如果确定每种符号的计数与每种符号的预置计数不相等时，那么此时降低该第二比特信号所对应的LLR值。具体的，接收端设备降低该第二比特信号当前所对应的LLR值可以是将第二比特信号当前所对应的LLR值降低为当前LLR值的1/K，其中,K为大于1的整数，即第二LLR值为第二比特信号当前所所对应的LLR值的1/K；接收端设备也可以将第二比特信号当前所对应的LLR值降低为预置最小LLR值，例如将第二比特信号当前所对应的LLR值降为零，具体本申请不做限定。
209、接收端设备根据该第二LLR值对第二比特信号进行第M+1级FEC解码，得到第三比特信号。
步骤209与前述步骤207类似，具体此处不再赘述。
210、当M+1达到第一预置阈值时，接收端设备对该第三比特信号进行数据处理，得到第四比特信号。
接收端设备对第二比特信号进行第M+1级解码，得到第三比特信号；当+1达到第一预置阈值时，例如，当第M+1级解码为最后一级FEC解码时，那么接收端设备可以对第三比特信号进行数据处理，得到第四比特信号，该第四比特信号为接收端设备经过解码后的得到的发送端设备发送的比特信号，用于接收端设备获取发送端设备传输的业务数据。其中，接收端设备对第三比特信号进行数据处理的过程请参阅图3，具体过程包括：
301、接收端设备对第三比特信号进行BL逆映射，得到第三比特信号所对应的符号。
接收端设备对第三比特信号进行BL逆映射。例如，假设第三比特信号为1,1,1,0,0，那么假设此时比特“1”映射为符号“1”，比特“0”映射符号“3”，那么可知，第三比特信号所对应的符号为1,1,1,3,3。
302、接收端设备对第三比特信号所对应的符号进行DM解码，得到第四比特信号。
接收端设备可以对第三比特信号所对应的符号进行DM解码，得到第四比特信号，例如，假设第三比特信号所对应的符号为1,1，1,3,3，由于在发送端设备五个符号，出现符号“1”为三次，出现符号“3”为两次，那么可能的排列组合方式为10次，则发送端设备可以使用三个比特表示其中的八种可能排列方式，例如，可以是通过比特“000”对应符号“1，1，1，3，3”；比特“001”对一个符号“1,1,3,1,3”等，那么在接收端设备对上述符号为1,1，1,3,3进行DM解码则可以确定对应的比特信号为“000”，即第四比特信号为“000”。
303、接收端设备输出第四比特信号。
接收端设备将该第四比特信号输出，从而实现将光信号转换为比特信号，以供接收端设备获取该第四比特信号。如上述步骤302的举例可知，第四比特信号为“000”，所以接收端设备通过将光信号转换为比特信号并对比特信号进行解码，得到输出的第四比特信号。
当M+1未达到第一预置阈值时，例如，当第M+1级解码不为最后一级的FEC解码时，那么接收端设备可以继续对第三比特信号进行校验以及进行第M+2级解码等，具体过程如图4所示，具体包括：
401、接收端设备对第三比特信号进行校验，得到第三校验结果。
接收端设备可以对第三比特信号继续进行校验，具体校验方式如图2A中的步骤205类似，通过第三比特信号所对应的符号中每种符号的计数与每种符号的预置计数进行对比来确定校验结果，具体此处不再赘述。
402、接收端设备根据第三校验结果对第三比特信号进行第M+2级FEC解码，得到第五比特信号。
接收端设备可以根据第三校验结果对第三比特信号进行第M+2级解码，得到第五比特信号。具体接收端根据第三校验结果对第三比特信号进行第M+2级解码的过程可以参阅前述图2A中的步骤206至步骤209，具体此处不再赘述。
需要说明的是，在进行第M+1级解码之后，通过校验再继续进行第M+2解码，如图5为接收端设备中对比特信号的一个实施示意图，接收端设备一共有N级FEC解码，即对第一比特信号进行N级FEC解码，那么接收端设备则按照步骤403至步骤404一直进行校验和解码，直到执行完成第N级FEC解码。
本申请实施例中，接收端设备接收第一比特信号，该第一比特信号为预设时长内发送端传输的比特信号，接收端设备对第一比特信号进行第M级前向纠错FEC解码，得到第二比特信号,其中，M为大于零的正整数；该接收端设备对该第二比特信号进行校验，得到第一校验结果；然后接收端设备可以根据该第一校验结果对该第二比特信号进行第M+1级FEC解码，得到第三比特信号。通过本申请的技术方案，接收端设备在进行第M级FEC解码之后得到的第二比特信号进行校验，得到第一校验结果，然后根据该第一校验结果来对第二比特信号进行第M+1级FEC解码，得到第三比特信号。因此，可以通过对第二比特信号的第一校验结果来进行第M+1级FEC解码，得到第三比特信号，这样能够提升通过FEC解码得到的第三比特信号的准确性，从而提升FEC的解码性能和系统传输能力；然后当M+1达到第一预置阈值时，此时接收端设备对该第三比特信号进行数据处理，得到第四比特信号，该第四比特信号用于接收端设备获取发送端设备传输的业务数据，那么这样提高了得到的第四比特信的准确性，使接收端设备能够正确获取发送端设备传输的业务数据。
上面对本申请实施例中的解码方法进行了描述，下面对本申请实施例中的解码装置进行描述，请参阅图6，本申请实施例中解码装置的一个实施例包括：
收发模块601，用于接收第一比特信号；
处理模块602，用于对第一比特信号进行第M级前向纠错FEC解码，得到第二比特信号，其中，M为大于零的正整数；对该第二比特信号进行校验，得到第一校验结果；根据该第一校验结果对该第二比特信号进行第M+1级FEC解码，得到第三比特信号；当M+1达到第一预置阈值时，对该第三比特信号进行数据处理，得到第四比特信号，该第四比特信号用于接收端设备获取发送端设备传输的业务数据。
本实施例中，该处理模块602具体用于：
若该接收端设备确定该第二比特信号所对应的符号中每种符号的当前计数与该每种符号的预置计数相等，则确定第一校验结果，该第一校验结果指示校验成功，该每种符号的当前计数为该第二比特信号所对应的符号中每种符号出现的次数的计数，该每种符号的预置计数为该第一比特信号所对应的符号中每种符号出现的次数的预置计数；
调整该第二比特信号当前所对应的对数似然比LLR值，得到第一LLR值，该第一LLR值的绝对值大于该第二比特信号当前所对应的LLR值的绝对值；
根据该第一LLR值对该第二比特信号进行第M+1级FEC解码，得到第三比特信号。
本实施例中，该第一LLR值的绝对值为该第二比特信号所对应的预置最大LLR值的绝对值或者该第一LLR值的绝对值为该第二比特信号当前所对应的LLR值的绝对值的K倍，K为大于1的整数。
本实施例中，该处理模块602具体用于：
若该接收端设备确定该第二比特信号所对应的符号中每种符号的当前计数与该每种符号的预置计数不相等，则确定第一校验结果，该第一校验结果指示校验失败，该每种符号的当前计数为该第二比特信号所对应的符号中每种符号出现的次数的计数，该每种符号的预置计数为该第一比特信号所对应的符号中每种符号出现的次数的预置计数；
调整该第二比特信号当前所对应的对数似然比LLR值，得到第二LLR值，该第二LLR值的绝对值小于该第二比特信号当前所对应的LLR值的绝对值；
根据该第二LLR值对该第二比特信号进行第M+1级FEC解码，得到第三比特信号。
本实施例中，该处理模块602还用于：
确定该第二比特信号所对应的符号。
本实施例中，该处理模块602具体用于：
对第二比特信号进行二进制标记BL逆映射处理，得到该第二比特信号所对应的符号。
本实施例中，该处理模块602还用于：
判断该第二比特信号当前所对应的LLR值是否大于第二预置阈值；
若是，则触发执行该处理模块对该第二比特信号进行校验，得到第一校验结果的步骤。
本实施例中，当M+1未达到第一预置阈值时，该处理模块602还用于：
对该第三比特信号进行校验，得到第二校验结果；
根据该第二校验结果对该第三比特信号进行第M+2级FEC解码，得到第五比特信号。
本实施例中，当M+1达到第一预置阈值时，该处理模块602具体用于：
对该第三比特信号进行BL逆映射处理，得到该第三比特信号所对应的符号；
对该第三比特信号所对应的符号进行DM解码，得到第四比特信号；
该收发模块601还用于：
输出该第四比特信号。
本申请实施例中，收发模块601接收第一比特信号，处理模块602对第一比特信号进行第M级前向纠错FEC解码，得到第二比特信号,其中，M为大于零的正整数；该处理模块602对该第二比特信号进行校验，得到第一校验结果；然后处理模块602可以根据该第一校验结果对该第二比特信号进行第M+1级FEC解码，得到第三比特信号。通过本申请的技术方案，处理模块602在进行第M级FEC解码之后得到的第二比特信号进行校验，得到第一校验结果，然后处理模块602根据该第一校验结果来对第二比特信号进行第M+1级FEC解码，得到第三比特信号。因此，处理模块602可以通过对第二比特信号的第一校验结果来进行第M+1级FEC解码，得到第三比特信号，这样能够提升通过FEC解码得到的第三比特信号的准确性，从而提升FEC的解码性能和系统传输能力；然后当M+1达到第一预置阈值时，此时处理模块602对该第三比特信号进行数据处理，得到第四比特信号，该第四比特信号用于接收端设备获取发送端设备传输的业务数据，那么这样提高了得到的第四比特信的准确性，使接收端设备能够正确获取发送端设备传输的业务数据。
本申请还提供一种解码装置700，请参阅图7，本申请实施例中解码装置一个实施例包括：
处理器701、存储器702、输入输出设备703以及总线704；
处理器701、存储器702、输入输出设备703分别与总线704相连，该存储器702中存储有计算机指令；
该输入输出设备703用于接收第一比特信号；
该处理器701用于对第一比特信号进行第M级前向纠错FEC解码，得到第二比特信号，其中，M为大于零的正整数；对该第二比特信号进行校验，得到第一校验结果；根据该第一校验结果对该第二比特信号进行第M+1级FEC解码，得到第三比特信号；当M+1达到第一预置阈值时，对该第三比特信号进行数据处理，得到第四比特信号，该第四比特信号用于接收端设备获取发送端设备传输的业务数据。
一种可能的实现方式中，该处理器701具体用于：
若该接收端设备确定该第二比特信号所对应的符号中每种符号的当前计数与该每种符号的预置计数相等，则确定第一校验结果，该第一校验结果指示校验成功，该每种符号的当前计数为该第二比特信号所对应的符号中每种符号出现的次数的计数，该每种符号的预置计数为该第一比特信号所对应的符号中每种符号出现的次数的预置计数；
调整该第二比特信号当前所对应的对数似然比LLR值，得到第一LLR值，该第一LLR值的绝对值大于该第二比特信号当前所对应的LLR值的绝对值；
根据该第一LLR值对该第二比特信号进行第M+1级FEC解码，得到第三比特信号。
另一种可能的实现方式中，该第一LLR值的绝对值为该第二比特信号所对应的预置最大LLR值的绝对值或者该第一LLR值的绝对值为该第二比特信号当前所对应的LLR值的绝对值的K倍，K为大于1的整数。
另一种可能的实现方式中，该处理器701具体用于：
若该接收端设备确定该第二比特信号所对应的符号中每种符号的当前计数与该每种符号的预置计数不相等，则确定第一校验结果，该第一校验结果指示校验失败，该每种符号的当前计数为该第二比特信号所对应的符号中每种符号出现的次数的计数，该每种符号的预置计数为该第一比特信号所对应的符号中每种符号出现的次数的预置计数；
调整该第二比特信号当前所对应的对数似然比LLR值，得到第二LLR值，该第二LLR值的绝对值小于该第二比特信号当前所对应的LLR值的绝对值；
根据该第二LLR值对该第二比特信号进行第M+1级FEC解码，得到第三比特信号。
另一种可能的实现方式中，该处理器701还用于：
确定该第二比特信号所对应的符号。
另一种可能的实现方式中，该处理器701具体用于：
对第二比特信号进行二进制标记BL逆映射处理，得到该第二比特信号所对应的符号。
另一种可能的实现方式中，该处理器701还用于：
判断该第二比特信号当前所对应的LLR值是否大于第二预置阈值；
若是，则触发执行该处理器701对该第二比特信号进行校验，得到第一校验结果的步骤。
另一种可能的实现方式中，当M+1未达到第一预置阈值时，该处理器701还用于：
对该第三比特信号进行校验，得到第二校验结果；
根据该第二校验结果对该第三比特信号进行第M+2级FEC解码，得到第五比特信号。
另一种可能的实现方式中，当M+1达到第一预置阈值时，该处理器701具体用于：
对该第三比特信号进行BL逆映射处理，得到该第三比特信号所对应的符号；
对该第三比特信号所对应的符号进行DM解码，得到第四比特信号；
该输入输出设备703还用于：
输出该第四比特信号。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在另一种可能的设计中，当该解码装置为终端内的芯片时，芯片包括：处理单元和通信单元，所述处理单元例如可以是处理器，所述通信单元例如可以是输入/输出接口、管脚或电路等。该处理单元可执行存储单元存储的计算机执行指令，以使该终端内的芯片执行上述第一方面任意一项的解码方法。可选地，所述存储单元为所述芯片内的存储单元，如寄存器、缓存等，所述存储单元还可以是所述终端内的位于所述芯片外部的存储单元，如只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)等。
其中，上述任一处提到的处理器，可以是一个通用中央处理器(CPU)，微处理器，特定应用集成电路(application-specific integrated circuit，ASIC)，或一个或多个用于控制上述第一方面的解码方法的程序执行的集成电路。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。
所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存储的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (19)

1.一种解码方法，其特征在于，所述方法包括：
接收端设备接收第一比特信号；
接收端设备对第一比特信号进行第M级前向纠错FEC解码，得到第二比特信号，其中，M为大于零的正整数；
所述接收端设备对所述第二比特信号所对应的符号中每种符号的当前计数与所述每种符号的预置计数进行校验，得到第一校验结果，所述每种符号的当前计数为所述第二比特信号所对应的符号中每种符号出现的次数的计数，所述每种符号的预置计数为所述第一比特信号所对应的符号中每种符号出现的次数的预置计数；
所述接收端设备根据所述第一校验结果对所述第二比特信号进行第M+1级FEC解码，得到第三比特信号；
当M+1达到第一预置阈值时，所述接收端设备对所述第三比特信号进行数据处理，得到第四比特信号，所述第四比特信号用于所述接收端设备获取发送端设备传输的业务数据。
2.根据权利要求1所述的方法，其特征在于，所述接收端设备对所述第二比特信号所对应的符号中每种符号的当前计数与所述每种符号的预置计数进行校验，得到第一校验结果包括：
若所述接收端设备确定所述第二比特信号所对应的符号中每种符号的当前计数与所述每种符号的预置计数相等，则所述接收端设备确定所述第一校验结果，所述第一校验结果指示校验成功，所述每种符号的当前计数为所述第二比特信号所对应的符号中每种符号出现的次数的计数，所述每种符号的预置计数为所述第一比特信号所对应的符号中每种符号出现的次数的预置计数；
所述接收端设备根据所述第一校验结果对所述第二比特信号进行第M+1级FEC解码，得到第三比特信号，包括：
所述接收端设备调整所述第二比特信号当前所对应的对数似然比LLR值，得到第一LLR值，所述第一LLR值的绝对值大于所述第二比特信号当前所对应的LLR值的绝对值；
所述接收端设备根据所述第一LLR值对所述第二比特信号进行第M+1级FEC解码，得到所述第三比特信号。
3.根据权利要求2所述的方法，其特征在于，所述第一LLR值的绝对值为所述第二比特信号所对应的预置最大LLR值的绝对值或者所述第一LLR值的绝对值为所述第二比特信号当前所对应的LLR值的绝对值的K倍，K为大于1的整数。
4.根据权利要求1所述的方法，其特征在于，所述接收端设备对所述第二比特信号所对应的符号中每种符号的当前计数与所述每种符号的预置计数进行校验，得到第一校验结果包括：
若所述接收端设备确定所述第二比特信号所对应的符号中每种符号的当前计数与所述每种符号的预置计数不相等，则所述接收端设备确定所述第一校验结果，所述第一校验结果指示校验失败，所述每种符号的当前计数为所述第二比特信号所对应的符号中每种符号出现的次数的计数，所述每种符号的预置计数为所述第一比特信号所对应的符号中每种符号出现的次数的预置计数；
所述接收端设备根据所述第一校验结果对所述第二比特信号进行第M+1级FEC解码，得到第三比特信号，包括：
所述接收端设备调整所述第二比特信号当前所对应的对数似然比LLR值，得到第二LLR值，所述第二LLR值的绝对值小于所述第二比特信号当前所对应的LLR值的绝对值；
所述接收端设备根据所述第二LLR值对所述第二比特信号进行第M+1级FEC解码，得到所述第三比特信号。
5.根据权利要求2至4中的任一项所述的方法，其特征在于，所述接收端设备对第一比特信号进行第M级FEC解码，得到第二比特信号之后，所述接收端设备对所述第二比特信号所对应的符号中每种符号的当前计数与所述每种符号的预置计数进行校验，得到第一校验结果之前，所述方法还包括：
所述接收端设备确定所述第二比特信号所对应的符号。
6.根据权利要求5所述的方法，其特征在于，所述接收端设备确定所述第二比特信号所对应的符号包括：
所述接收端设备对第二比特信号进行二进制标记BL逆映射处理，得到所述第二比特信号所对应的符号。
7.根据权利要求1至4中的任一项所述的方法，其特征在于，所述接收端设备对第一比特信号进行第M级FEC解码，得到第二比特信号之后，所述接收端设备对所述第二比特信号所对应的符号中每种符号的当前计数与所述每种符号的预置计数进行校验，得到第一校验结果之前，所述方法还包括：
所述接收端设备判断所述第二比特信号当前所对应的LLR值是否大于第二预置阈值；
若是，则触发执行所述接收端设备对所述第二比特信号进行校验，得到第一校验结果的步骤。
8.根据权利要求1至4中的任一项所述的方法，其特征在于，当M+1未达到第一预置阈值时，所述方法还包括：
所述接收端设备对所述第三比特信号进行校验，得到第二校验结果；
所述接收端设备根据所述第二校验结果对所述第三比特信号进行第M+2级FEC解码，得到第五比特信号。
9.根据权利要求1至4中的任一项所述的方法，其特征在于，当M+1达到第一预置阈值时，所述接收端设备对所述第三比特信号进行数据处理，得到第四比特信号包括：
所述接收端设备对所述第三比特信号进行二进制标记BL逆映射处理，得到所述第三比特信号所对应的符号；
所述接收端设备对所述第三比特信号所对应的符号进行分布匹配DM解码，得到第四比特信号；
所述接收端设备对所述第三比特信号所对应的符号进行分布匹配DM解码，得到第四比特信号之后，所述方法还包括：
所述接收端设备输出所述第四比特信号。
10.一种解码装置，其特征在于，所述解码装置包括：
收发模块，用于接收第一比特信号；
处理模块，用于对第一比特信号进行第M级前向纠错FEC解码，得到第二比特信号，其中，M为大于零的正整数；对所述第二比特信号所对应的符号中每种符号的当前计数与所述每种符号的预置计数进行校验，得到第一校验结果，所述每种符号的当前计数为所述第二比特信号所对应的符号中每种符号出现的次数的计数，所述每种符号的预置计数为所述第一比特信号所对应的符号中每种符号出现的次数的预置计数；根据所述第一校验结果对所述第二比特信号进行第M+1级FEC解码，得到第三比特信号；当M+1达到第一预置阈值时，接收端设备对所述第三比特信号进行数据处理，得到第四比特信号，所述第四比特信号用于所述接收端设备获取发送端设备传输的业务数据。
11.根据权利要求10所述的解码装置，其特征在于，所述处理模块具体用于：
若所述接收端设备确定所述第二比特信号所对应的符号中每种符号的当前计数与所述每种符号的预置计数相等，则确定所述第一校验结果，所述第一校验结果指示校验成功，所述每种符号的当前计数为所述第二比特信号所对应的符号中每种符号出现的次数的计数，所述每种符号的预置计数为所述第一比特信号所对应的符号中每种符号出现的次数的预置计数；
调整所述第二比特信号当前所对应的对数似然比LLR值，得到第一LLR值，所述第一LLR值的绝对值大于所述第二比特信号当前所对应的LLR值的绝对值；
根据所述第一LLR值对所述第二比特信号进行第M+1级FEC解码，得到所述第三比特信号。
12.根据权利要求11所述的解码装置，其特征在于，所述第一LLR值的绝对值为所述第二比特信号所对应的预置最大LLR值的绝对值或者所述第一LLR值的绝对值为所述第二比特信号当前所对应的LLR值的绝对值的K倍，K为大于1的整数。
13.根据权利要求10所述的解码装置，其特征在于，所述处理模块具体用于：
若所述接收端设备确定所述第二比特信号所对应的符号中每种符号的当前计数与所述每种符号的预置计数不相等，则确定所述第一校验结果，所述第一校验结果指示校验失败，所述每种符号的当前计数为所述第二比特信号所对应的符号中每种符号出现的次数的计数，所述每种符号的预置计数为所述第一比特信号所对应的符号中每种符号出现的次数的预置计数；
调整所述第二比特信号当前所对应的对数似然比LLR值，得到第二LLR值，所述第二LLR值的绝对值小于所述第二比特信号当前所对应的LLR值的绝对值；
根据所述第二LLR值对所述第二比特信号进行第M+1级FEC解码，得到所述第三比特信号。
14.根据权利要求11至13中的任一项所述的解码装置，其特征在于，所述处理模块还用于：
确定所述第二比特信号所对应的符号。
15.根据权利要求14所述的解码装置，其特征在于，所述处理模块具体用于：
对第二比特信号进行二进制标记BL逆映射处理，得到所述第二比特信号所对应的符号。
16.根据权利要求10至13中的任一项所述的解码装置，其特征在于，所述处理模块还用于：
判断所述第二比特信号当前所对应的LLR值是否大于第二预置阈值；
若是，则触发执行所述处理模块对所述第二比特信号进行校验，得到第一校验结果的步骤。
17.根据权利要求10至13中的任一项所述的解码装置，其特征在于，当M+1未达到第一预置阈值时，所述处理模块还用于：
对所述第三比特信号进行校验，得到第二校验结果；
根据所述第二校验结果对所述第三比特信号进行第M+2级FEC解码，得到第五比特信号。
18.根据权利要求10至13中的任一项所述的解码装置，其特征在于，当M+1达到第一预置阈值时，所述处理模块具体用于：
对所述第三比特信号进行二进制标记BL逆映射处理，得到所述第三比特信号所对应的符号；
对所述第三比特信号所对应的符号进行分布匹配DM解码，得到第四比特信号；
所述收发模块还用于：
输出所述第四比特信号。
19.一种计算机可读存储介质，其特征在于，包括指令，当所述指令在计算机上运行时，使得计算机执行如权利要求1至9中任一项所述的方法。
CN201811339564.2A 2018-11-12 2018-11-12 解码方法以及解码装置 Active CN111181684B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811339564.2A CN111181684B (zh) 2018-11-12 2018-11-12 解码方法以及解码装置
EP19885846.6A EP3869714A4 (en) 2018-11-12 2019-10-30 DECODING PROCESS AND DECODING APPARATUS
PCT/CN2019/114190 WO2020098491A1 (zh) 2018-11-12 2019-10-30 解码方法以及解码装置
US17/316,817 US11405135B2 (en) 2018-11-12 2021-05-11 Decoding method and decoding apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811339564.2A CN111181684B (zh) 2018-11-12 2018-11-12 解码方法以及解码装置

Publications (2)

Publication Number Publication Date
CN111181684A CN111181684A (zh) 2020-05-19
CN111181684B true CN111181684B (zh) 2022-04-22

Family

ID=70655510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811339564.2A Active CN111181684B (zh) 2018-11-12 2018-11-12 解码方法以及解码装置

Country Status (4)

Country Link
US (1) US11405135B2 (zh)
EP (1) EP3869714A4 (zh)
CN (1) CN111181684B (zh)
WO (1) WO2020098491A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111371530B (zh) * 2018-12-26 2022-03-25 海思光电子有限公司 一种正交振幅调制qam信号调制和解调方法及装置
CN114793145B (zh) * 2021-01-26 2024-04-23 华为技术有限公司 一种解码方法、接收设备以及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2814578A1 (en) * 2012-04-24 2013-10-24 The Royal Institution For The Advancement Of Learning/Mcgill University Method and system for optical receivers
US8930791B2 (en) * 2009-12-23 2015-01-06 Intel Corporation Early stop method and apparatus for turbo decoding
KR20160029332A (ko) * 2014-09-05 2016-03-15 한국전자통신연구원 차세대 방송 시스템을 위한 비트 레벨 ｌｄｍ 기반 송수신 장치 및 방법
CN108092712A (zh) * 2017-12-08 2018-05-29 武汉邮电科学研究院 基于概率整形编码的可见光通信系统、方法及应用设备
US10091046B1 (en) * 2017-11-20 2018-10-02 Nokia Technologies Oy Joint use of probabilistic signal shaping and forward error correction
CN109964426A (zh) * 2016-10-31 2019-07-02 杜塞尔多夫华为技术有限公司 在具有分布匹配和统计幅度成形的系统中利用符号分布的误差检测

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2371952A (en) * 2001-01-31 2002-08-07 Inmarsat Ltd Frame synchronisation in a communication system
US8239738B2 (en) * 2008-11-24 2012-08-07 Applied Micro Circuits Corporation Transparent in-band forward error correction for signal conditioning-encoded signals
US8443269B2 (en) * 2010-11-04 2013-05-14 Himax Media Solutions, Inc. System and method for handling forward error correction code blocks in a receiver
US9698939B2 (en) 2013-06-13 2017-07-04 Ciena Corporation Variable spectral efficiency optical modulation schemes
US9319180B2 (en) * 2014-06-30 2016-04-19 Infinera Corporation Partitioning forward error correction decoding iterations to accommodate multiple data streams
US10090860B2 (en) * 2016-01-22 2018-10-02 Toshiba Memory Corporation Memory system using integrated parallel interleaved concatenation
CN108886370B (zh) * 2016-05-16 2020-11-10 华为技术有限公司 一种卷积ldpc译码方法、装置、译码器及系统
EP3264610A1 (en) * 2016-06-27 2018-01-03 Alcatel Lucent Forward error correction with variable coding rate
US10236991B2 (en) * 2017-03-10 2019-03-19 Zte Corporation Probabilistically shaped orthogonal frequency division multiplexing
US11711148B2 (en) * 2018-03-14 2023-07-25 Infinera Corporation 2D probalistic constellation shaping using shell mapping
KR102475805B1 (ko) * 2018-08-20 2022-12-09 에스케이하이닉스 주식회사 디코더, 그것의 동작 방법 및 메모리 시스템

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8930791B2 (en) * 2009-12-23 2015-01-06 Intel Corporation Early stop method and apparatus for turbo decoding
CA2814578A1 (en) * 2012-04-24 2013-10-24 The Royal Institution For The Advancement Of Learning/Mcgill University Method and system for optical receivers
KR20160029332A (ko) * 2014-09-05 2016-03-15 한국전자통신연구원 차세대 방송 시스템을 위한 비트 레벨 ｌｄｍ 기반 송수신 장치 및 방법
CN109964426A (zh) * 2016-10-31 2019-07-02 杜塞尔多夫华为技术有限公司 在具有分布匹配和统计幅度成形的系统中利用符号分布的误差检测
US10091046B1 (en) * 2017-11-20 2018-10-02 Nokia Technologies Oy Joint use of probabilistic signal shaping and forward error correction
CN108092712A (zh) * 2017-12-08 2018-05-29 武汉邮电科学研究院 基于概率整形编码的可见光通信系统、方法及应用设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Generation and FEC-decoding of a 231.5-Gb/s PDM-OFDM signal with 256-iterative-polar-modulation achieving 11.15-b/s/Hz intrachannel spectral efficiency and 800-km reach;Xiang Liu等;《OFC/NFOEC》;20120503;全文 *
基于译码转发中继的物理层网络编码方案设计;杨璐;《电信技术》;20150501;全文 *

Also Published As

Publication number Publication date
US11405135B2 (en) 2022-08-02
EP3869714A4 (en) 2021-12-01
CN111181684A (zh) 2020-05-19
US20210266097A1 (en) 2021-08-26
WO2020098491A1 (zh) 2020-05-22
EP3869714A1 (en) 2021-08-25

Similar Documents

Publication Publication Date Title
US11251903B2 (en) Method and coding apparatus for processing information using a polar code
US10700809B2 (en) Method for encoding information in communication network
JP5981351B2 (ja) ワイギグ用の応用階層順方向エラー訂正フレームワーク
JP2020524946A (ja) ポーラー符号化のための方法および装置
JP7026689B2 (ja) 情報処理方法、デバイス、および通信システム
US11218246B2 (en) Error correction method and error correction apparatus
JP4836962B2 (ja) マルチレベル低密度パリティ検査符号化変調
US20220231703A1 (en) Error detection in communication systems using polar coded data transmission
US8151165B2 (en) Modification to Meggitt decoder for burst error correction codes
WO2007075098A1 (en) Generalized multi-threshold decoder for low-density parity check codes
US20200021310A1 (en) Information processing method and apparatus, and device
CN111181684B (zh) 解码方法以及解码装置
EP4222869A1 (en) Serial concatenated codes with outer block codes and inner polarization adjusted convolutional codes
CN112564851B (zh) 以太网链路速率切换的方法、装置及计算机可读存储介质
US11184034B2 (en) Method and device for decoding staircase code, and storage medium
CN108270508B (zh) 一种循环冗余校验crc实现方法、装置及网络设备
EP1832001A1 (en) 3-stripes gilbert low density parity-check codes
CN109412611B (zh) 一种降低ldpc误码平层的方法
CN107431559B (zh) 一种利用多元极化码进行数据传输的方法、装置
WO2017137436A1 (en) System and method for line coding based on bit flipping to limit the run length and balance dc power
RU2337478C2 (ru) Декодирование высокоизбыточных кодов с контролем четности с использованием многопорогового прохождения сообщения
EP4210251A1 (en) Data processing method and data processing device in passive optical network system
US11063606B2 (en) Successive cancellation list-based decoder and decoding method thereof
CN117170927A (zh) 具有改进的纠错功能的电子设备及其操作方法
WO2008039098A1 (en) A modified min-sum kernel for a low density parity check (ldpc) code decoder

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant