DE60207144T2 - Schaltungsanordnung einer Rückwandleiterplatte - Google Patents

Schaltungsanordnung einer Rückwandleiterplatte Download PDF

Info

Publication number
DE60207144T2
DE60207144T2 DE60207144T DE60207144T DE60207144T2 DE 60207144 T2 DE60207144 T2 DE 60207144T2 DE 60207144 T DE60207144 T DE 60207144T DE 60207144 T DE60207144 T DE 60207144T DE 60207144 T2 DE60207144 T2 DE 60207144T2
Authority
DE
Germany
Prior art keywords
bus
circuitry
signal lines
common bus
drives
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60207144T
Other languages
English (en)
Other versions
DE60207144D1 (de
Inventor
James J. Deblanc
Carl R. Haynie
James L. White
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of DE60207144D1 publication Critical patent/DE60207144D1/de
Application granted granted Critical
Publication of DE60207144T2 publication Critical patent/DE60207144T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/409Mechanical coupling
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/14Mounting supporting structure in casing or on frame or rack
    • H05K7/1462Mounting supporting structure in casing or on frame or rack for programmable logic controllers [PLC] for automation or industrial process control
    • H05K7/1475Bus assemblies for establishing communication between PLC modules
    • H05K7/1477Bus assemblies for establishing communication between PLC modules including backplanes

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Debugging And Monitoring (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Dc Digital Transmission (AREA)

Description

  • Diese Erfindung bezieht sich auf das Gebiet einer Busarchitektur und insbesondere auf eine Rückwandplatinenvorrichtung für eine Umhüllung eines elektronischen Geräts. Insbesondere bezieht sich diese Erfindung auf eine fehlertolerante Busarchitektur für eine hochverfügbare Speicherumhüllung.
  • Massenspeicher-Teilsysteme hoher Kapazität sind typischerweise aus einer Mehrzahl von Speichergeräten wie Plattenlaufwerken gebildet, um das Ausmaß eines Datenverlusts in dem Fall eines Ausfalls eines einzigen Geräts zu minimieren. Eine derartige Organisation hilft ebenfalls einem Durchsatz durch ein Verteilen der Position der Daten über mehrere Speichergeräte. Einige Systeme verteilen die Daten und Fehlerkorrekturcodes absichtlich über mehrere Speichergeräte in Weisen, die eine volle Wiedergewinnung der Daten gestatten, selbst falls eines oder mehrere der Geräte ausfällt bzw. ausfallen.
  • Die Speicherarrays sind entworfen, so dass Gruppen von Speichergeräten die gleiche Rückwandplatine gemeinschaftlich verwenden. Die Rückwandplatine oder Mittelebene verbindet gemeinsame Signale, wie beispielsweise Leistungs-, Steuer- oder Datenleitungen, mit jedem Speichergerät. Die Rückwandplatine verbindet typischerweise ferner die Speichergeräte mit Eingang/Ausgang-Steuerungskarten.
  • Wenn das Speichergerät mechanisch ausfällt, stört das ausgefallene Gerät den Betrieb der verbleibenden Geräte nicht. Wenn ein gemeinsamer Bus verwendet wird, um elektrische Signale zu verteilen, kann jedoch der Ausfall eines einzigen Laufwerks den gemeinsamen Bus in einen unerwünschten, gelatchten (verriegelten) Zustand versetzen, der die verbleibenden Laufwerke unzugreifbar macht oder anderweitig in einem Steuerungsverlust der verbleibenden Laufwerke resultiert. Um das Risiko zu vermeiden, dass ein einziger elektrischer Ausfall alle Geräte beeinflusst, die mit einer Steuerungskarte an der gleichen Rückwandplatine verbunden sind, können einzelne Signalleitungen für jedes Speichergerät verwendet werden.
  • Beispielsweise kann jedes Gerät mit einer eigenen Steuerleitung desselben mit der I/O-Steuerungskarte verbunden sein. Dies erfordert einen zweckgebundenen Verbinderanschlussstift oder eine Signalleitung an der I/O-Steuerungskarte für jede Steuerleitung und die I/O-Steuerung muss jede Leitung getrennt treiben. Falls ein Laufwerk ausfällt, wären dann andere Laufwerke unbeeinflusst.
  • Ein Nachteil dieses Ansatzes ist, dass die Architektur nicht ohne weiteres skalierbar ist. Bei einer Umhüllung mit 15 Geräten und 8 Steuersignalleitungen pro Gerät wären 120 gesonderte Steuersignalleitungen pro I/O-Steuerungskarte erforderlich. Die große Anzahl gesonderter Steuersignalleitungen fügt Kosten und Komplexität zu der Realisierung des Speicherarrays sowie der I/O-Steuerungskarte hinzu.
  • Die US-A-5,767,695 offenbart eine Signalübertragungsschaltung, die einen gemeinsamen Bus, der eine Mehrzahl von Signalleitungen aufweist, wobei jede Signalleitung des gemeinsamen Busses ein Strombegrenzungselement aufweist, und eine Trennungsschaltungsanordnung (Isolationsschaltungsanordnung) zum elektrischen Koppeln jeder der Mehrzahl von Signalleitungen des gemeinsamen Busses mit einer entsprechenden Mehrzahl von Signalleitungen eines elektronischen Geräts aufweist, um eine Kommunikation zwischen dem gemeinsamen Bus und dem elektronischen Gerät durch die Trennungsschaltungsanordnung zu ermöglichen. Die Offenbarung dieses Dokuments entspricht im Allgemeinen dem Oberbegriff von Anspruch 1.
  • Angesichts von Begrenzungen bekannter Systeme und Verfahren sind Verfahren und Vorrichtungen zum Bereitstellen fehler toleranter Busse zum Anbringen und Kommunizieren mit mehreren elektronischen Geräten offenbart. Eine Rückwandplatinenvorrichtung umfasst einen gemeinsamen Bus zum Tragen einer Mehrzahl von Signalen. Jede Signalleitung des gemeinsamen Busses weist ein Strombegrenzungselement RA auf. Die Rückwandplatine umfasst ferner eine Trennungsschaltungsanordnung (Isolationsschaltungsanordnung) zum elektrischen Koppeln jeder der Mehrzahl von Signalleitungen des gemeinsamen Busses mit einem elektronischen Gerät durch die Trennungsschaltungsanordnung. Bei einem Ausführungsbeispiel ist das elektronische Gerät durch einen Verbinder abnehmbar an den Rückwandplatinensignalleitungen angebracht. Bei einem Ausführungsbeispiel umfasst die Trennungsschaltungsanordnung einen In-Linie-Widerstand RD, der zumindest eine Signalleitung von dem gemeinsamen Bus mit dem elektronischen Gerät koppelt. Die Trennungsschaltungsanordnungszuordnung zu einigen Signalleitungen kann ferner Heraufzieh-Widerstände aufweisen. Die Werte von RA und Rd sind ausgewählt, um sicherzustellen, dass der gemeinsame Bus einen vorbestimmten Strom und eine Spannung einhält, um trotz des Kurzschließens eines oder mehrerer Eingänge der elektronischen Geräte zu Masse Zustände zu ändern. Der fehlertolerante Busentwurf gestattet ein Ausfallen eines oder mehrerer angebrachter elektronischer Geräte wie Plattenlaufwerke, ohne die Fähigkeit des Busses, Zustände zu ändern, zu unterbinden.
  • Andere Merkmale und Vorteile der vorliegenden Erfindung werden aus den zugehörigen Zeichnungen und aus der detaillierten Beschreibung, die unten folgt, ersichtlich.
  • Die vorliegende Erfindung ist durch ein Beispiel und keine Begrenzung in den Figuren der zugehörigen Zeichnungen dargestellt, in denen gleichartige Zeichen ähnliche Elemente angeben und bei denen:
  • 1 ein Ausführungsbeispiel eines Verfahrens zum ausreichenden Trennen (Isolieren) einzelner Trei bersignalleitungen von einem gemeinsamen Bus darstellt, um zu verhindern, dass ein elektrischer Ausfall eines einzigen Geräts Kommunikationen mit verbleibenden Laufwerken an dem gemeinsamen Bus wesentlich stört.
  • 2 ein Schaltungsmodell des Signalwegs von dem Bustreiber zu einem einzigen Laufwerk für den Bus-HOCH-Zustand darstellt.
  • 3 die Eingangsspannung zu dem einzigen Plattenlaufwerk für vorbestimmte Trennungsschaltungswerte über der Impedanz eines ausgefallenen Laufwerks darstellt.
  • 4 ein Ausführungsbeispiel eines Verfahrens zum ausreichenden Trennen einzelner Treibersignalleitungen von einem gemeinsamen Bus mit Heraufzieh-Widerständen darstellt, um zu verhindern, dass ein elektrischer Ausfall eines einzigen Geräts Kommunikationen an dem gemeinsamen Bus mit den verbleibenden Laufwerken wesentlich stört.
  • 5 ein Schaltungsmodell des Signalwegs von dem Bustreiber zu einem einzigen Gerät für den Bus-HOCH-Zustand für Signalleitungen mit Heraufzieh-Widerständen darstellt.
  • 6 die Eingangsspannung zu dem einzigen Plattenlaufwerk mit Heraufzieh-Widerständen für vorbestimmte Trennungsschaltungswerte über der Impedanz des ausgefallenen Laufwerks darstellt.
  • 7 eine Geräteumhüllung darstellt, die eine Rückwandplatine mit einer Trennungsschaltungsanordnung umfasst.
  • Plattenlaufwerk-Speicherarrays weisen typischerweise eine Mehrzahl von einzelnen Plattenlaufwerken auf, die in einer gemeinsamen Speicherumhüllung gehäust sind. Die Plattenlaufwerke sind abnehmbar, so dass Laufwerke für eine Wartung oder in dem Fall, dass ein Laufwerk ausfällt, ausgewechselt werden können. Steuer-, Adress- und Datensignale werden über Mittelebenen oder Rückwandplatinen zu den Laufwerken geliefert. Bei einem Ausführungsbeispiel weisen die Plattenlaufwerke Verbinder auf, die ein abnehmbares Verbinden der Plattenlaufwerke mit einer gemeinsamen Rückwandplatine für eine Kommunikation dieser Signale zwischen den Plattenlaufwerken und einer I/O-Steuerungskarte gestatten.
  • Das SFF-Komitee (SFF Committee; SFF = Small Form Factor = kleiner Formfaktor) entwickelt und verbreitet Standards für die Speicherindustrie, einschließlich Standards, die auf die physischen Spezifikationen der Verbinder und die Funktion der einzelnen Verbinderanschlussstifte abhängig von dem Protokoll bezogen sind. Standards für beliebte Verbinder umfassen „40-pin SCA-2 Connector w/Parallel Selection" (SFF-8045) (40-Anschlussstift-SCA-2-Verbinder mit Parallelauswahl), „80-pin SCA-2 Connector for SCSI Disk Drives" (SFF-8046) (80-Anschlussstift-SCA-2-Verbinder für SCSI-Plattenlaufwerke), „40-pin SCA-2 Connector w/Serial Selection" (SFF-8047) (40-Anschlussstift-SCA-2-Verbinder mit Reihenauswahl), and „80-pin SCA-2 Connector w/Parallel ESI" (SFF-8048) (80-Anschlussstift-SCA-2-Verbinder mit Parallel-ESI). „SCA" bezieht sich auf einen Einzelverbinderanschluss (Single Connector Attachment), der ein Typ eines Plattenlaufwerksverbinders ist, der Anschlussstifte für eine elektrische Leistung sowie für Daten- und Steuersignale umfasst.
  • SCA-Verbinder können eine Anzahl unterschiedlicher Protokolle unterstützen. SFF-8045 definiert beispielsweise einen einzigen Verbinder, der für die direkte Anbringung von Faserkanal-Laufwerken (Fibre-Channel-Laufwerken) an Rück wandplatinen oder Hauptplatinen geeignet ist. Ein Faserkanal dient als ein allgemeines Transportbeförderungsmittel, um die Befehlssätze mehrerer existierender Schnittstellenprotokolle zu liefern, einschließlich SCSI, IPI-3, HIPPIFP, IP und ATM/AAL5.
  • Eine Anzahl von Anschlussstiften an faserkanalkompatiblen Plattenlaufwerken sind einer Laufwerkssteuerung gewidmet. Zum Beispiel stellen die Laufwerksadresse (SEL_n, 7 Bits), Heraufdrehsteuerung (START_n, 2 Bits) und eine Gerätesteuerung (DEV_CTRL_CODE_n, 3 Bits) 12 einzelne Steuerleitungen dar, die für ein einziges faserkanalkompatibles Laufwerk benötigt werden. Falls unabhängige Steuerleitungen und nicht busgetriebene Steuerleitungen für jedes Laufwerk als eine ausfallsichere Vorkehrung verwendet werden, wird die Anzahl von Hochgeschwindigkeitsverbindungen, die erforderlich ist, um mehr als eine kleine Anzahl von Laufwerken zu unterstützen, belastend. Für 15 Laufwerke sind 180 getrennte Verbindungen (d. h. 180 Signalleitungen) pro I/O-Steuerungskarte allein für die Steuersignale erforderlich. Dies stellt einen erheblichen Anschlussstiftzählwert dar, wenn Verbinder vom Anschlussstifttyp verwendet werden.
  • Eine gewisse Reduzierung bei einem erforderlichen Leistungszählwert kann durch ein Festverdrahten von Verbindungen HOCH oder NIEDRIG (HIGH oder LOW) realisiert werden, wenn eine dynamische Steuerung nicht erforderlich ist. Eine Umhüllung für 15 Laufwerke beispielsweise erfordert nicht 7 Bits, um eine eindeutige Identifikation jedes Laufwerks zu ermöglichen. Selbst falls 4 Steuerleitungen HOCH oder NIEDRIG gesetzt sein könnten, würde dies in einer Reduzierung von lediglich 60 Signalleitungen resultieren. Die I/O-Steuerung muss immer noch einen relativ großen Leitungszählwert von 120 Signalleitungen für die verbleibenden Steuerleitungen unterstützen. Falls redundante I/O-Steuerungen verwendet werden, müssen zudem alle 120 Signalleitungen einzeln mit beiden I/O-Steuerungen busmäßig verbunden sein.
  • Obwohl die Steuersignale einen gemeinsamen Bus über alle Laufwerke gemeinschaftlich verwenden könnten, um den Zählwert von vollständig gesonderten Signalleitungen zu reduzieren, hemmen mehrere Spezifikationen, wie beispielsweise die SFF-8045 40-Anschlussstift-SCA-2-Verbinder mit Parallelauswahl und SFF-8046 80-Anschlussstift-SCA-2-Verbinder für SCSI-Plattenlaufwerke ein busmäßiges Liefern irgendwelcher Signale, die sich in dem hohen Zustand befinden müssen (oder zum Umgeschaltetwerden zu dem hohen Zustand in der Lage sein müssen), über mehrere Laufwerke. Dies schützt die anderen Laufwerke in dem Fall, dass ein Laufwerk an dem gemeinsamen Bus ausfällt oder ausgeschaltet wird. Die Standards legen nahe, dass jedem Laufwerk diese Signale unabhängig zugeführt werden sollten, um einen ordnungsgemäßen Betrieb sicherzustellen. Falls die Signale zu mehreren Laufwerken busmäßig geliefert würden, dann könnte ein Laufwerk mit einem Leistungsausfall oder einem anderen elektrischen Ausfall die Signale in einem Zustand festklemmen, der bewirkt, dass sich im Übrigen funktionsfähige Laufwerke inkorrekt verhalten.
  • Die SFF-Spezifikationen definieren die SCA-Verbinderanschlussstift- und Signalzuweisungen sowie die Strom- und Spannungsbeziehungserfordernisse für die Signale, die durch den SCA-Verbinder getragen sind. Unterschiedliche Betriebsbegrenzungen gelten abhängig davon, ob die Treibersignalleitungen Heraufzieh-Widerstände aufweisen.
  • Die SEL_n-Steuerleitungen weisen beispielsweise keine Heraufzieh-Widerstände auf. Die Betriebsbegrenzung für die Zustände HOCH und NIEDRIG der SEL_n-Steuerleitungen sind in Tabelle 1 wie folgt dargelegt: TABELLE 1
    Figure 00080001
  • Die START_x/MATED-Signale sind spezifiziert, um Heraufzieh-Widerstände aufzuweisen. Tabelle 2 definiert die Betriebsbegrenzungen für die Zustände HOCH und NIEDRIG für die START_x/MATED-Signale wie folgt: TABELLE 2
    Figure 00080002
  • 1 stellt eine Trennungstechnik (Isolationstechnik) für die busgetriebenen Signale dar. Anstelle eines Lieferns einzelner Steuersignale zu jedem Laufwerk werden die Signale von einem gemeinsamen Bus zu jedem der Laufwerke 110130 durch einen Trennungswiderstand (Isolationswiderstand) RD geliefert. Bei diesem Ausführungsbeispiel koppelt ein einziger Trennungswiderstand RD jedes Laufwerk mit einer Stichleitung, die mit dem gemeinsamen busgetriebenen Signal gekoppelt ist. Das dargestellte busgetriebene Signal 100 ist eine der SEL_N-Signalleitungen.
  • Der Widerstand RF modelliert die Buslast, die aus einem oder mehreren Laufwerken mit einem Eingang, der zu Masse kurzgeschlossen ist, resultiert. Jedes derartige Laufwerk platziert den zugeordneten RD desselben wirksam parallel zu den Trennungswiderständen anderer ausqefallener Laufwerke. Somit gilt
    Figure 00080003
    wobei n die Anzahl ausgefallener Lauf werke ist.
  • Der Bus 100 ist mit einem Treiber mit offenem Kollektor (oder offenem Drain) verbunden, der durch einen Treibertransistor 140 angegeben ist. Entgegen den verschiedenen SFF-Spezifikationen können die Steuersignale unter Verwendung eines gemeinsamen Busses anstelle einzelner Signalleitungen busmäßig zu allen Laufwerken geliefert werden, falls RA und RD ausgewählt sein können, um eine Einhaltung der Strom- und Spannungsbetriebsbegrenzungen selbst bei dem Vorhandensein eines oder mehrerer ausgefallener Laufwerke sicherzustellen. Es ist zu beachten, dass RA den Gesamtstrom durch den gemeinsamen Bus begrenzt. Somit gibt es einen RA für jede Signalleitung, die gemeinsam verwendet wird, aber es gibt einen einzelnen In-Linie-RD für jedes Gerät, das mit dem gemeinsamen Bus gekoppelt ist. Obwohl dasselbe in 1 als eine passive Komponente (z. B. ein Widerstand) dargestellt ist, kann das Strombegrenzungselement, das als RA verkörpert ist, bei anderen Ausführungsbeispielen unter Verwendung einer aktiven Schaltungsanordnung implementiert sein.
  • Wenn der Treibertransistor 140 den Bus 100 zu dem NIEDRIG-Zustand zieht, ist der Treibertransistor 140 gesättigt. Folglich beträgt die Spannung bei einem Knoten 150 näherungsweise 0,2 V. Die maximale Spannung bei irgendeinem ausgewählten Laufwerkseingangsknoten 122 ist spezifiziert, um 0,7 V nicht zu überschreiten. Folglich wird ein maximaler Wert für irgendeinen RD 124, wenn sich der Bus in dem niedrigen Zustand befindet, wie folgt berechnet:
    Figure 00090001
    wobei sich so ein maximaler Wert für RD von näherungsweise 25 KΩ für den NIEDRIG-Eingangszustand ergibt. Es gibt keinen minimalen Wert von RD für den NIEDRIG-Zustand.
  • 2 stellt ein Thévenin-Äquivalentmodell des busgetriebenen Signals zu einem einzigen ausgewählten Laufwerk 210 für den HOCH-Zustand dar. Der Eingang-HOCH-Zustand ist durch kurzgeschlossene Laufwerke beeinflusst. Mit Bezug auf 1 und 2 entsprechen VTH und RTH einer Thévenin-Äquivalentschaltung für VCC, RA und RF. VTH entspricht der Spannung bei dem Knoten 150. Bei dem Ausgefallen-HOCH-Zustand werden die Werte von RTH und VTH wie folgt bestimmt:
    Figure 00100001
  • Die Eingangsspannung, Vin, bei einem Knoten 212 (122) wird wie folgt bestimmt: Vin = VTH – Iinmex·(RD + RTH)
  • Für den HOCH-Zustand treten Bedingungen schlimmster Fälle auf, wenn der Plattenlaufwerkseingangsstrom die Heraufzieh-Spannung reduziert. Bei einer Ladebedingung des schlimmsten Falls beträgt die minimal zugelassene Vin = 2,2 V.
  • Für den HOCH-Zustand sollte der Wert für RD groß genug sein, um eine gute Immunität gegenüber anderen Laufwerkseingängen zu liefern, die zu Masse ausfallen. Der Wert für RA sollte niedrig genug sein, um zu ermöglichen, den Bus hoch zu halten, selbst falls mehrere Laufwerke zu Masse ausfallen. Obwohl eine wesentliche Flexibilität hinsichtlich der Auswahl von RA und RD existiert, sollte der Gesamt-Heraufzieh-Widerstandswert (RA + RD) aufgrund von Erfordernissen bei der SFF-8045-Spezifikation nicht geringer als 3,3 KΩ sein. Zusätzlich erlegen niedrigere RA-Werte größere Stromhandhabungsfähigkeiten für den Bustreiber 140 auf. Die Leistungsversorgungsspannung beeinflusst offensichtlich Wahlen für RA und RD. Bei einem Ausführungsbeispiel beträgt VCC näherungsweise 5 V. Werte für RA und RD sind ausgewählt als
    RA = 470 Ω
    RD = 2900 Ω
  • Das Diagramm 300 von 3 stellt Vin über RF basierend auf dieser speziellen Kombination von VCC, RA und RD dar. Der RF für die minimale Vin (2,2 V), die erforderlich ist, um den HOCH-Zustand zu erhalten, beträgt näherungsweise 390 Ω. Mehrere kurzgeschlossene Laufwerke platzieren Widerstände, RD, für diese Laufwerke wirksam parallel. Dies entspricht näherungsweise 7 kurzgeschlossenen Laufwerken
    Figure 00110001
    Zusätzliche kurzgeschlossene Geräte würden nicht ermöglichen, dass Vin die minimale Schwelle einhält oder überschreitet, die für den HOCH-Zustand erforderlich ist. Für ein Array von 15 Laufwerken spiegelt dies immer noch eine ausreichende Trennung (Isolation) wider, um einen Ausfall von beinahe der Hälfte aller Laufwerke aufzunehmen. Der Entwickler hat die Freiheit, die geeigneten Werte auszuwählen, um abhängig von der erwünschten Systemwiderstandsfähigkeit weniger oder zusätzliche Ausfälle aufzunehmen.
  • RD kann bis zu der Grenze erhöht werden, die durch den NIEDIRG-Zustand eingerichtet ist (d. h. 25 KΩ), um eine höhere Ausfallrate aufzunehmen. Ein Erhöhen von RD bringt ein Rauschen ein und reduziert somit die Rauschimmunität für jede Signalleitung. Dennoch würde eine Erhöhung von RD von 2900 Ω auf näherungsweise 5800 Ω eine ausreichende Trennung liefern, um einen Ausfall von 14 Laufwerken aufzunehmen. Natürlich kann der letztendliche Zweck des Gerätearrays zunichte gemacht sein, falls so viele Geräte ausgefallen sind. Dennoch wird der Bus in der Lage sein, trotz der Anzahl von Ausfällen zwischen den Zuständen HOCH und NIEDRIG umzuschalten.
  • Das Gerät, das den Bus treibt (z. B. der Transistor 140), muss zum Handhaben des gesamten Stroms in der Lage sein.
  • Mit Bezug auf 1 muss der Transistor 140 den gesamten Strom handhaben, der definiert ist durch:
    Figure 00120001
  • Bei einem Array mit 15 Laufwerken wird ITOTAL wie folgt berechnet:
    Figure 00120002
  • 4 stellt ein Ausführungsbeispiel eines Verfahrens zum ausreichenden Trennen einzelner Laufwerksignalleitungen von einem gemeinsamen Bus mit Heraufzieh-Widerständen dar, um zu verhindern, dass ein elektrischer Ausfall eines einzigen Geräts Kommunikationen an dem gemeinsamen Bus mit den verbleibenden Laufwerken wesentlich stört. Laufwerke 410430 sind mit einer gemeinsamen START_x-Signalleitung 40 gekoppelt, die durch einen Treibertransistor 440 mit offenem Kollektor (Drain) getrieben ist. Der Eingang jedes Laufwerks 420 weist einen zugeordneten Heraufzieh-Widerstand 426 auf. SFF-8045 spezifiziert einen Wert von 10 KΩ für die Heraufzieh-Widerstände. Jede ausgewählte Laufwerkseingangssignalleitung ist mit der START_x-Signalleitung 400 durch einen Widerstand RD 424 gekoppelt. RF stellt die Buslast aufgrund eines oder mehrerer ausgefallener Laufwerke dar.
  • Wenn der Bus 400 NIEDRIG ist, ist die Laufwerkseingangsspannung durch einen Spannungsteiler bestimmt, der aus VCC, dem Heraufzieh-Widerstand und RD besteht. Für ein ausgewähltes Laufwerk 420 muss der zugeordnete In-Linie-Widerstand RD 424 niedrig genug sein, um zu garantieren, dass Vin < 0,7 V, wenn sich der Bus 400 in dem NIEDRIG-Zustand befindet.
  • Die Ströme und Spannungen sind mit Bezug auf das Laufwerk 430 für eine Analyse dargestellt. Der maximale Wert für den Widerstand RD wird wie folgt bestimmt:
    Figure 00130001
  • V450 beträgt näherungsweise 0,2 V, wenn sich der Bus 400 in einem NIEDRIG-Zustand befindet, weil der Treibertransistor 440 gesättigt ist. RD ist durch den minimalen Vin-Niedrigspannungspegel (0,7 V aus Tabelle 2), im schlimmsten Fall Vcc (5,25 V), im schlimmsten Fall Iin für das Laufwerk und einen gewissen Pegel einer Rauschspanne bestimmt.
  • Vin entspricht der Spannung bei dem Knoten 432. Unter Annahme einer Rauschspanne von 300 mV beträgt die minimale Vin (V432) 0, 4 V (0,7–0,3). IRD wird wie folgt berechnet
    Figure 00130002
  • Eine Substitution aus Tabelle 2 ergibt RD≈396 Ω bei einem Heraufzieh-Widerstand von 10KΩ. Ein Standardwiderstandswert von 383 Ω mit 1% Toleranz stellt sicher, dass die minimale Vin gehalten werden kann.
  • 5 stellt ein Schaltungsmodell des Signalwegs von dem Bustreiber zu einem einzigen Laufwerk mit einem Heraufzieh-Widerstand für den Bus-Hoch-Zustand dar. Mit Bezug auf 45 bilden VTH 520 und RTH 530 eine Thévenin-Äquivalentschaltung für Vcc, RA und RF. Vin für das Laufwerk wird berechnet als
    Figure 00130003
  • Wiederum hat der Entwickler die Freiheit, die geeigneten Werte für RA und RD auszuwählen, um einen Pegel einer Widerstandsfähigkeit aufzunehmen, den der Entwickler als geeignet ansieht. Bei einem Ausführungsbeispiel ist RA ausgewählt, um näherungsweise 158 Ω zu betragen. (Dies wird durch die Verwendung von Standardwert-Widerständen ohne weiteres realisiert, wie beispielsweise zwei Widerständen mit 316 Ω parallel). RF ist ausgewählt, um nicht unter 128 Ω zu fallen, um eine angemessene Vin sicherzustellen. Es können näherungsweise 3 Laufwerke kurzgeschlossen sein
    Figure 00140001
    während Vin > 2,2 V immer noch beibehalten wird.
  • Offensichtlich hängen die Werte, die für RD und RA ausgewählt sind, von einer Anzahl von Faktoren ab, einschließlich der spezifizierten Betriebsbegrenzungen, VCC und davon, ob ein Heraufzieh-Widerstand verwendet wird. Exemplarische Systeme könnten RD in einem Bereich von näherungsweise 1 KΩ bis 25 KΩ bei typischen VCC-Werten und keinem Heraufzieh-Widerstand auswählen. Mit einem Heraufzieh-Widerstand hätte RD typischerweise einen Wert von weniger als 1 KΩ. RA variiert gleichermaßen basierend auf den Werten für RD, VCC, den spezifizierten Betriebsbegrenzungen, Stromumschaltfähigkeiten der Bustreiber und darauf, ob Heraufzieh-Widerstände verwendet werden. Bei verschiedenen Ausführungsbeispielen ist RA ausgewählt, um Werte in einem Bereich von 10 Ω bis 5 KΩ abhängig davon aufzuweisen, ob Heraufzieh-Widerstände verwendet werden.
  • 7 stellt ein Ausführungsbeispiel einer Gerätearray-Speicherumhüllung 750 mit einer oder mehreren Rückwandplatinen 710 dar, die einen fehlertoleranten gemeinsamen Signalbus 730 zum Kommunizieren mit Geräten 760 mit oder ohne Eingang-Heraufzieh-Widerstände aufweisen. Der gemeinsame Signalbus 730 ist ohne Heraufzieh-Widerstände dargestellt. Jede Signalleitung, die gemeinsam busgetrieben ist (z. B. jede Signalleitung des gemeinsamen Busses 730), weist eine Strombegrenzungskomponente RA 742 auf, die durch alle Geräte gemeinschaftlich verwendet wird, die mit dieser Signalleitung verbunden sind. Ein einzelner Widerstand RD 740 ist für jedes Gerät vorgesehen, das mit jeder gemeinsam busgetriebenen Signalleitung verbunden ist. Der Bustreiber 744 wird verwendet, um den Buszustand zu treiben und somit HOCH- oder NIEDRIG-Steuersignale zu den angeschlossenen Geräten zu kommunizieren.
  • Die Rückwandplatine kann mit einer Eingang/Ausgang-Karte verbunden sein, wie beispielsweise einer Steuerungskarte 720. Die Rückwandplatine ist mit einer Mehrzahl von Verbindern 712, 714 versehen, um ein Verbinden eines Geräts 760, wie beispielsweise eines Plattenlaufwerks, mit der Rückwandplatine und dem zugeordneten gemeinsamen Bus 730 zu ermöglichen. Die einzelnen Signalleitungen 732 jedes Verbinders sind mit dem gemeinsamen Bus 730 durch die geeigneten passiven oder aktiven Komponenten 740 und den Bus 732 verbunden.
  • Bei einem Ausführungsbeispiel werden passive Komponenten 740 verwendet, um eine ausreichende Trennung von dem gemeinsamen Bus 730 zu liefern, so dass der Bus trotz des Ausfalls eines oder mehrerer Geräte Faserkanal-Anforderungen einhalten kann. Die Werte und die Konfiguration der passiven Komponenten hängen davon ab, ob die Signalleitung spezifiziert ist, um einen Heraufzieh-Widerstand aufzuweisen oder nicht. Alternativ kann eine aktive Schaltungsanordnung, wie beispielsweise Transistoren und Operationsverstärker, anstelle passiver Komponenten verwendet werden, um eine ausreichende Trennung zu erreichen.
  • In der vorhergehenden detaillierten Beschreibung ist die Erfindung mit Bezug auf spezifische exemplarische Ausführungsbeispiele derselben beschrieben. Verschiedene Modifikationen und Veränderungen können an derselben vorgenommen werden, ohne von dem breiteren Schutzbereich der Erfindung abzuweichen, wie derselbe in den Ansprüchen dargelegt ist. Die Beschreibung und die Zeichnungen sollen folglich in einem darstellenden und nicht einem begrenzenden Sinn betrachtet werden.

Claims (10)

  1. Eine Rückwandplatinenvorrichtung (710), die folgende Merkmale aufweist: einen gemeinsamen Bus (730), der eine Mehrzahl von Signalleitungen aufweist, wobei jede Signalleitung des gemeinsamen Bus ein zugeordnetes Strombegrenzungselement (742) einer Impedanz RA aufweist, wobei ein erster Anschluss mit einem ersten Versorgungspegel gleichstromgekoppelt ist; und eine Trennungsschaltungsanordnung (740) zum elektrischen Koppeln jeder der Mehrzahl von Signalleitungen des gemeinsamen Bus mit einer entsprechenden Mehrzahl von Signalleitungen eines elektronischen Geräts, um eine Kommunikation zwischen dem gemeinsamen Bus und dem elektronischen Gerät (760) durch die Trennungsschaltungsanordnung zu ermöglichen; dadurch gekennzeichnet, dass die Vorrichtung ferner folgendes Merkmal aufweist: eine Bustreiberschaltungsanordnung (140, 440, 744) für jede Signalleitung des gemeinsamen Bus, wobei jede Bustreiberschaltungsanordnung selektiv einen zweiten Anschluss des zugeordneten ersten Strombegrenzungselements derselben mit einem zweiten Versorgungspegel koppelt, um einen logischen Pegel der zugeordneten Signalleitung auszuwählen.
  2. Die Vorrichtung gemäß Anspruch 1, die ferner folgendes Merkmal aufweist: einen Verbinder (712) zum abnehmbaren Koppeln der Mehrzahl von Signalleitungen des elektrischen Geräts mit der Mehrzahl von Signalleitungen des gemeinsamen Bus (730) durch die Trennungsschaltungsanordnung (740).
  3. Die Vorrichtung gemäß Anspruch 1 oder 2, bei der die Trennungsschaltungsanordnung für jede Signalleitung einen In-Reihe-Widerstand (740) aufweist, der eine Impedanz von RD aufweist.
  4. Die Vorrichtung gemäß Anspruch 3, bei der RD in einem Bereich von näherungsweise 1 KΩ bis 25 KΩ liegt.
  5. Die Vorrichtung gemäß Anspruch 1 oder 2, bei der die Trennungsschaltungsanordnung für zumindest eine der Signalleitungen (400) ferner einen Heraufzieh-Widerstand (426) aufweist.
  6. Die Vorrichtung gemäß Anspruch 5, bei er die Trennungsschaltungsanordnung ferner einen In-Reihe-Widerstand (424) aufweist, der eine Impedanz von RD aufweist.
  7. Die Vorrichtung gemäß einem der vorhergehenden Ansprüche, bei der RA in einem Bereich von näherungsweise 10 Ω bis 5 KΩ liegt.
  8. Die Vorrichtung gemäß einem der vorhergehenden Ansprüche, bei der die Trennungsschaltungsanordnung ferner passive Komponenten aufweist.
  9. Die Vorrichtung gemäß einem der Ansprüche 1 bis 7, bei der die Trennungsschaltungsanordnung aktive Komponenten aufweist.
  10. Die Vorrichtung gemäß einem der vorhergehenden Ansprüche, bei der das elektronische Gerät (760) ein Plattenlaufwerk ist.
DE60207144T 2001-06-01 2002-05-30 Schaltungsanordnung einer Rückwandleiterplatte Expired - Fee Related DE60207144T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US872924 2001-06-01
US09/872,924 US6910089B2 (en) 2001-06-01 2001-06-01 Fault tolerant bus for highly available storage enclosure

Publications (2)

Publication Number Publication Date
DE60207144D1 DE60207144D1 (de) 2005-12-15
DE60207144T2 true DE60207144T2 (de) 2006-08-10

Family

ID=25360609

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60207144T Expired - Fee Related DE60207144T2 (de) 2001-06-01 2002-05-30 Schaltungsanordnung einer Rückwandleiterplatte

Country Status (6)

Country Link
US (1) US6910089B2 (de)
EP (1) EP1262877B1 (de)
JP (1) JP2003036128A (de)
KR (1) KR20020092232A (de)
DE (1) DE60207144T2 (de)
TW (1) TW589564B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7281063B2 (en) * 2003-07-22 2007-10-09 Hewlett-Packard Development Company, L.P. Signal routing circuit board coupling controller and storage array circuit board for storage system
US20050289284A1 (en) * 2004-06-24 2005-12-29 Ge Chang High speed memory modules
US7461101B2 (en) 2004-07-13 2008-12-02 International Business Machines Corporation Method for reducing data loss and unavailability by integrating multiple levels of a storage hierarchy
BRPI0822353B1 (pt) 2008-05-21 2019-08-20 Hewlett-Packard Development Company, L.P. Dispositivo escravo e método em um dispositivo de suprimento de tinta para detectar a localização física de um dispositivo escravo
US20100262753A1 (en) * 2009-04-08 2010-10-14 Fujitsu Limited Method and apparatus for connecting multiple memory devices to a controller
US9454504B2 (en) 2010-09-30 2016-09-27 Hewlett-Packard Development Company, L.P. Slave device bit sequence zero driver
US9548808B2 (en) 2014-11-11 2017-01-17 International Business Machines Corporation Dynamic optical channel sparing in an industry standard input/output subsystem

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4445048A (en) * 1980-04-04 1984-04-24 Rolm Corporation High speed ribbon cable bus
JP2845480B2 (ja) * 1989-03-14 1999-01-13 株式会社東芝 信号分配方式
DE69024313T2 (de) * 1989-10-20 1996-06-13 Matsushita Electric Ind Co Ltd Oberflächenmontierbare Netzwerkvorrichtung
US5019728A (en) * 1990-09-10 1991-05-28 Ncr Corporation High speed CMOS backpanel transceiver
US5382841A (en) * 1991-12-23 1995-01-17 Motorola, Inc. Switchable active bus termination circuit
US5767695A (en) * 1993-12-28 1998-06-16 Takekuma; Toshitsugu Fast transmission line implemented with receiver, driver, terminator and IC arrangements
JP2882266B2 (ja) * 1993-12-28 1999-04-12 株式会社日立製作所 信号伝送装置及び回路ブロック
GB9405855D0 (en) * 1994-03-24 1994-05-11 Int Computers Ltd Computer system
US5564024A (en) * 1994-08-02 1996-10-08 Pemberton; Adam C. Apparatus for connecting and disconnecting peripheral devices to a powered bus
US5612634A (en) * 1994-09-26 1997-03-18 Zilog, Inc. Circuit for sensing whether or not an add-in board is inserted into a bus connector of a mother board
US5620331A (en) * 1994-12-15 1997-04-15 Methode Electronics, Inc. Feed-thru IDC terminator
US5578940A (en) * 1995-04-04 1996-11-26 Rambus, Inc. Modular bus with single or double parallel termination
US5568060A (en) * 1995-07-20 1996-10-22 Transwitch Corporation Circuit board insertion circuitry for high reliability backplanes
US5721497A (en) * 1996-01-23 1998-02-24 Sun Microsystems, Inc. Cold termination for a bus
US5955703A (en) * 1996-02-28 1999-09-21 Methode Electronics, Inc. Circuitized electrical cable and method of assembling same
US5945886A (en) * 1996-09-20 1999-08-31 Sldram, Inc. High-speed bus structure for printed circuit boards
US6265912B1 (en) * 1997-08-06 2001-07-24 Nec Corporation High-speed bus capable of effectively suppressing a noise on a bus line
US6011710A (en) * 1997-10-30 2000-01-04 Hewlett-Packard Company Capacitance reducing memory system, device and method
JP3964528B2 (ja) * 1998-03-02 2007-08-22 富士通株式会社 シリアルバス高速化回路
JP2000122761A (ja) * 1998-10-14 2000-04-28 Hitachi Ltd バスシステム及びそれを用いたメモリシステム
US6198307B1 (en) * 1998-10-26 2001-03-06 Rambus Inc. Output driver circuit with well-controlled output impedance
US6222389B1 (en) * 1999-03-25 2001-04-24 International Business Machines Corporation Assisted gunning transceiver logic (AGTL) bus driver
US6434647B1 (en) * 1999-05-27 2002-08-13 Microsoft Corporation Reflected-wave bus termination
US6603323B1 (en) * 2000-07-10 2003-08-05 Formfactor, Inc. Closed-grid bus architecture for wafer interconnect structure
US6369605B1 (en) * 2000-09-18 2002-04-09 Intel Corporation Self-terminated driver to prevent signal reflections of transmissions between electronic devices

Also Published As

Publication number Publication date
EP1262877B1 (de) 2005-11-09
TW589564B (en) 2004-06-01
US6910089B2 (en) 2005-06-21
JP2003036128A (ja) 2003-02-07
KR20020092232A (ko) 2002-12-11
DE60207144D1 (de) 2005-12-15
EP1262877A2 (de) 2002-12-04
US20030028698A1 (en) 2003-02-06
EP1262877A3 (de) 2003-10-15

Similar Documents

Publication Publication Date Title
DE60031499T2 (de) Verfahren zur Übertragung von Signalen der Typen &#34;fibre-channel&#34; und &#34;non-fibre-channel&#34; über ein gemeinsames Kabel
DE10017085B4 (de) Can-Bus-Abschluss-Schaltungen und Verfahren für einen automatischen Can-Bus-Abschluss
DE10208726B4 (de) Signalverarbeitungssystem für die Verwendung mit einem oder mehreren Modulen
DE10314308B4 (de) Chipintegrierte Abschlussvorrichtung und Halbleiterbaustein sowie zugehöriges Steuerverfahren
DE69725519T2 (de) Verbindung eines Doppelspannungsmoduls
DE19681337B4 (de) Ein modularer Bus mit parallelem Einzel- oder Doppelabschluß
DE112018007459T5 (de) Überspannungsschutz für universal-serial-bus-typ-c(usb-c)-verbindersysteme
EP0226765B1 (de) Rückwandbus mit veränderlicher Länge
DE69729070T2 (de) Nichtflüchtige Halbleiterplattenvorrichtung
EP0090255A2 (de) Tristate-Treiberschaltung
EP0400174A1 (de) Adaptereinrichtung zum störungsfreien Anschluss von peripheren Rechnereinrichtungen an eine von Rechnersystemen gesteuerte Peripherieschnittstelle
DE60207144T2 (de) Schaltungsanordnung einer Rückwandleiterplatte
DE4330131C2 (de) Halbleiter-Speichervorrichtung
DE112019001912T5 (de) Schutz vor umgekehrtem überstrom für universal-serial-bus-typ-c(usb-c)-verbindersysteme
DE3311881C2 (de)
EP0691655B1 (de) Modulkarte
DE2944370C3 (de) Schaltung zur Isolierung von Datenquellen gegen eine gemeinschaftlich zu verschiedenen Zeiten benutzte Datenschiene
DE10334531B4 (de) Speichermodul und Speichersystem, geeignet für einen Hochgeschwindigkeitsbetrieb
DE69535691T2 (de) Ein/ausgabe-vorrichtung zum verbinden und abschalten von aktiven leitungen
DE2420214C2 (de) Schaltungsanordnung zur Umschaltung der redundanten Kommunikationspfade einer Datenübertragungseinrichtung
DE69833790T2 (de) Asymetrischer stromarttreiber für differentielle übertragungsleitungen
EP1698990A2 (de) Computersystem mit einer Schnittstellenvorrichtung
EP0643515B1 (de) Anordnung zur bidirektionalen Datenübertragung
DE60319175T2 (de) Datenübertragungssystem im Fahrzeug mit redundanten Verbindungen
US6437660B1 (en) Method of increasing bus performance to reduce signal propagation delay and achieve incident wave switching

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: HEWLETT-PACKARD DEVELOPMENT CO., L.P., HOUSTON, TE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee