DE602005004957T2

DE602005004957T2 - System und Verfahren zum Produzieren von Timingsignalen hoher Präzision

Info

Publication number: DE602005004957T2
Application number: DE602005004957T
Authority: DE
Inventors: Alexander Murphy Texas 75094 Teutsch; Mohammad Richardson Texas 75080 Al-Shyoukh; Nicola Allen Texas 75002 Cunningham
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 2004-06-28
Filing date: 2005-06-28
Publication date: 2009-07-09
Anticipated expiration: 2025-06-29
Also published as: EP1617561A3; EP1617561B1; EP1617561A2; DE602005004957D1; US7464283B2; US20050289379A1

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung bezieht sich im Allgemeinen auf elektrische Schaltungen und insbesondere auf Systeme und Verfahren zum Erzeugen von Präzisionszeitgebungssignalen.
HINTERGRUND DER ERFINDUNG
Das Erzeugen von Mengen digitaler Impulse, die eine gewünschte Verschiebung oder Verzögerung zwischen den Impulsen besitzen, ist in verschiedenen Anwendungen nützlich, einschließlich der Telekommunikation, des Radars, der Hochgeschwindigkeits-Abtastsysteme und der Zeitmesssysteme. Damit die Verschiebung zwischen den Impulsen in der Menge für diese Anwendungen nützlich ist, sollte sie dem System in einem hohen Grad der Präzision bekannt sein. Zeitmesssysteme, die für die Charakterisierung der zeitlichen Steuerung der Ausbreitung elektromagnetischer Strahlung, wie z. B. für den Menschen sichtbaren Lichts oder Funkwellen, durch ein Medium verwendet werden, müssen außergewöhnlich präzise sein. Beispielsweise resultiert eine Unbestimmtheit von einer Nanosekunde in der zeitlichen Steuerung bei der Entfernung, die die Funkwelle zurückgelegt hat, zu einer Unbestimmtheit von 0,3 Metern. Demgemäß sind Präzisionszeitgebungsschaltungen konstruiert worden, um Impulsmengen mit einem hohen Grad der Präzision bereitzustellen.
Als Veranschaulichung stellt 8 ein Beispiel eines Systems 1 dar, das einem vorhandenen Zugang entspricht und das verwendet werden kann, um eine Menge von Impulsen PULSE1 und PULSE2 zu erzeugen. Das System 1 enthält einen Hochgeschwindigkeitstakt 2 und einen oder mehrere programmierbare Zähler 3 und 4, um eine Menge verschobener Impulse PULSE1 und PULSE2 für Präzisionszeitgebungsanwendungen zu erzeugen. Die Zähler 3 und 4 werden durch entsprechende Eingangsimpulse freigegeben und werden durch den Hochgeschwindigkeitstakt 2 angesteuert. In dem System 1 wird der Zähler 3 durch ein INPUT-Signal freigegeben, während der Zähler 4 durch die Ausgabe des anderen Zählers 3 (PULSE1) freigegeben wird. Jeder Zähler 3, 4 kann programmiert werden, um nach einer gewünschten Anzahl von Taktzyklen (z. B. basierend auf PROG1 bzw. PROG2) einen Ausgangsimpuls PULSE1 und PULSE2 auszulösen.
In einer einfachen Radar-, Zeitmess- oder Entfernungsmessungs-Anwendung kann ein erster Impuls auf einem ersten Weg bei einem gewünschten Intervall vorgesehen sein. Der Takt 2 kann z. B. den Zähler 3 ansteuern, der einen programmierten Wert besitzt, der eine gewünschte Impulswiederholungsrate (PRR) für das System 1 repräsentiert. Jedesmal, wenn der erste Zähler 3 den PULSE1 emittiert, wird der erste Zähler 3 zurückgesetzt, so dass ein weiterer Impuls mit der gewünschten PRR bereitgestellt werden kann. Der zweite Zähler 4 kann durch den PULSE1 freigegeben werden, um den PULSE2 auf einem zweiten Weg zu erzeugen, wobei sein programmierter Wert einen gewünschten Verschiebungswert für das System 1 repräsentiert. Indem die programmierten Werte (PULSE1 und PULSE2) in den Zählern 3 und 4 gesteuert werden, können die PRR und die Verschiebung des Signals variiert werden.
Die Unfähigkeit, Impulswiederholungsintervalle bereitzustellen, die größer als die Verschiebung zwischen den zwei Wegen sind, ist ein Nachteil des obigen und anderer vorhandener Zugänge. In der oben beschriebenen zählergestützten Implementierung müssen z. B. beide Zähler bei jedem Impuls vom ersten Zähler zurückgesetzt werden. Demgemäß kann, falls die Verzögerung beim Empfängerweg-Zähler größer als die Verzögerung beim Senderweg-Zähler ist, der Empfängerweg-Zähler das Abwärtszählen nicht beenden, bevor er durch einen nächsten Senderimpuls zurückgesetzt wird. Dies begrenzt sowohl den Bereich und die Genauigkeit der Systeme, die diese Form der Zeitgabe verwenden, als auch die potentiell nützlichen Anwendungen für einen derartigen Zugang.
US-Patent Nr. 5.847.588 beschreibt einen Taktsynthetisierer, der einen Oszillatorabschnitt, um einen Impulszug bereitzustellen, der den Übergängen eines Master-Taktsignals entspricht, ein erstes Register, das an den Oszillator gekoppelt ist, um den Impulszug durch eine feste ganze Zahl zu teilen, um mehrere erste phasenverschobene Signale zu erzeugen, deren Anzahl der ganzen Zahl entspricht, und mehrere zweite Schieberegister, deren Anzahl der ganzen Zahl entspricht und von denen jedes einen Takteingang besitzt, der an ein entsprechendes der ersten phasenverschobenen Signale gekoppelt ist, enthält. Die zweiten Register erzeugen mehrere zweite phasenverschobene Signale, deren Vorderflankenübergänge durch Verschiebungen voneinander getrennt sind, die den Übergängen des Master-Taktsignals entsprechen. Die zweiten phasenver schobenen Signale werden dann kombiniert, um die Taktimpulse mit niedrigerer Frequenz zu erzeugen.
ZUSAMMENFASSUNG DER ERFINDUNG
Ein Aspekt der vorliegenden Erfindung schafft ein Präzisionszeitgebungssystem mit: einem Taktsignalgenerator, der ein Taktsignal erzeugt, gekennzeichnet durch einen ersten und einen zweiten Interpolator, die mit dem Taktsignalgenerator gekoppelt sind, um ein erstes und ein zweites Taktsignal zu erzeugen; eine erste Grobregisterbank, die durch das erste Taktsignal angesteuert wird und auf einem ersten Signalweg eine erste Verzögerung erzeugt; eine erste Mittelregisterbank, die das erste Taktsignal und eine Ausgabe der ersten Grobregisterbank empfängt; eine zweite Grobregisterbank, die durch das mit dem ersten Taktsignal in Beziehung stehende zweite Taktsignal angesteuert wird und auf einem zweiten Signalweg eine zweite Verzögerung erzeugt; eine zweite Mittelregisterbank, die das zweite Taktsignal und eine Ausgabe der zweiten Grobregisterbank empfängt; und eine Systemsteuerung, die die erste und die zweite Bank von Grob- und Mittelregistern und den ersten und den zweiten Phaseninterpolator steuert, wodurch die erste und die zweite Mittelregisterbank zwei Systemausgangssignale erzeugen.
Gemäß einem noch weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Erzeugen von Präzisionstaktgebungssignalen geschaffen, das umfasst: Erzeugen eines ersten und eines zweiten Taktsignals; Vorsehen einer ersten Eingabe für eine ausgewählte Stelle einer ersten Grobregisterbank, die einen Teil eines ersten Signalwegs bildet, um eine entsprechende erste Verzögerung zu definieren; Vorsehen einer zweiten Eingabe für eine ausgewählte Stelle einer zweiten Grobregisterbank, die einen Teil eines zweiten Signalwegs bildet, um eine entsprechende zweite Verzögerung zu definieren; Ansteuern der ersten Grobregisterbank mit dem ersten Taktsignal, um die erste Eingabe durch die erste Grobregisterbank zu verschieben, um eine dem ersten Signalweg zugeordnete Ausgabe bereitzustellen; Ansteuern der zweiten Grobregisterbank mit dem zweiten Taktsignal, das mit dem ersten Taktsignal in Beziehung steht, um die zweite Eingabe durch die zweite Grobregisterbank zu verschieben, um eine dem zweiten Signalweg zugeordnete Ausgabe bereitzustellen; Vorsehen des ersten Taktsignals und der Ausgabe der ersten Grobregisterbank für eine erste Mittelre gisterbank; Vorsehen des zweiten Taktsignals und der Ausgabe der zweiten Grobregisterbank für eine zweite Mittelregisterbank; und Steuern der ersten und der zweiten Bänke von Grob- und Mittelregistern und Einstellen der Phase des ersten und des zweiten Taktsignals, wodurch die erste und die zweite Mittelregisterbank zwei Systemausgangssignale erzeugen.
KURZBESCHREIBUNG DER ZEICHNUNG
Die vorhergehenden und anderen Aspekte der vorliegenden Erfindung werden für die Fachleute auf dem Gebiet, auf die sich die vorliegende Erfindung bezieht, beim Lesen der folgenden Beschreibung unter Bezugnahme auf die beigefügte Zeichnung offensichtlich.
1 veranschaulicht ein Präzisionszeitgebungssystem gemäß einem Aspekt der vorliegenden Erfindung.
2 veranschaulicht einen funktionalen Blockschaltplan eines beispielhaften Präzisionszeitgebungssystems gemäß einem Aspekt der vorliegenden Erfindung.
3 veranschaulicht einen funktionalen Blockschaltplan eines zweiten beispielhaften Präzisionszeitgebungssystems gemäß einem Aspekt der vorliegenden Erfindung.
4 veranschaulicht einen Blockschaltplan einer beispielhaften Implementierung einer verriegelten Teilervorrichtung gemäß einem Aspekt der vorliegenden Erfindung.
5 stellt eine beispielhafte Mittelregisterbank gemäß einem Aspekt der vorliegenden Erfindung dar.
6 veranschaulicht eine schematische graphische Darstellung eines beispielhaften Spreizspektrum-Radarsystems, das ein Präzisionszeitgebungssystem gemäß einem Aspekt der vorliegenden Erfindung enthält.
7 veranschaulicht eine Methodologie zum Erzeugen von Präzisionszeitgebungssignalen auf einem Signalweg gemäß einem Aspekt der vorliegenden Erfindung.
8 veranschaulicht einen herkömmlichen Zugang zum Erzeugen von Zeitgebungsimpulsen.
BESCHREIBUNG DER SPEZIFISCHEN AUSFÜHRUNGSFORMEN DER ERFINDUNG
1 veranschaulicht ein Präzisionszeitgebungssystem 100 gemäß einem Aspekt der vorliegenden Erfindung. Das Präzisionszeitgebungssystem 100 enthält eine Taktquelle 102, die ein oder mehrere Hochgeschwindigkeits-Taktsignale (z. B. im oberen MHz- oder GHz-Bereich) bereitstellt. In einer beispielhaften Ausführungsform kann der Takt 102 eine digitale phasenverriegelte Verbindungsschaltung umfassen, die in der Weise arbeitet, dass sie ein oder mehrere Taktsignale erzeugt, die verschiedene Taktraten und/oder Phasen besitzen. Die Taktquelle 102 kann z. B. zwei Signale mit der gleichen Frequenz erzeugen, deren Phasen variieren. Außerdem können Teiler verwendet werden, um Taktsignale mit verschiedenen Frequenzen zu erzeugen. Eine Systemsteuerung 104 kann eine oder mehrere der Taktfrequenzen und der Phasenverschiebungen der verschiedenen, von den jeweiligen Signalwegen ausgegebenen Signale steuern, wobei die Ausgaben bei AUSGABE 1 und AUSGABE 2 angegeben sind.
Die durch die Taktquelle 102 erzeugten Taktsignale können verwendet werden, um eine oder mehrere Registerbänke 106 und 108 in jedem der mehreren Signalwege anzusteuern. Die Systemsteuerung 104 kann die Registerbänke 106 und 108 steuern, um eine gewünschte Verschiebung zwischen der AUSGABE 1 und der AUSGABE 2 zu implementieren. Die Systemsteuerung 104 kann z. B. die Registerbänke 106 und 108 wahlweise laden, um die Anzahl der Register, durch die ein gegebener Signalimpuls verschoben wird, bevor er ausgegeben wird, festzulegen. Demgemäß kann die Systemsteuerung 104 eine gewünschte Verzögerung, die in jeder Registerbank 106 und 108 implementiert ist, in Inkrementen eines vollen Taktzyklus definieren, wobei die Differenz in ihren Verzögerungen eine entsprechende Verschiebung für die Systemausgaben AUSGABE 1 und AUSGABE 2 bereitstellt. Unter Verwendung mehrerer Registerbänke in jedem Signalweg und von Taktsignalen mit mehreren Frequenzen ist klar, dass verschiedene Inkremente der Verzögerung implementiert werden können, indem jede der jeweiligen Bänke wahlweise gesteuert wird. Es können noch feinere Inkremente der Verzögerung erreicht werden, indem die Systemsteuerung 104 die relative Phase der Ansteuerungs-Taktsignale variiert, die durch die Taktquelle 102 den Registerbänken 106 und 108 bereitgestellt werden.
Das System 100 kann Verschiebungen zwischen den Signalwegen erzeugen, die die PRR des ersten Signalwegs übersteigen. Es ist klar, dass zu irgendeinem gegebenen Zeitpunkt mehrere Impulse durch eine gegebene Registerbank verschoben werden können, was erlaubt, dass die Auflösung einer ersten Impulsmenge erreicht wird, selbst nachdem eine zweite Impulsmenge begonnen worden ist. Dies tritt z. B. auf, wenn die Verzögerung im zweiten Weg eine Dauer besitzt, die das Doppelte der im ersten Weg angewendeten Verzögerung ist. Es ist ferner klar, dass das Laden der Registerbänke 108 und 108 als ein Multiplexer oder eine ähnliche Vorrichtung implementiert sein kann, die durch die Systemsteuerung 104 dynamisch gesteuert werden kann. Demgemäß können die PRR und die Verschiebung des Systems 100 dynamisch eingestellt werden, was das System 100 für Anwendungen gut geeignet macht, die schnelle Änderungen der PRR und der Verschiebung erfordern, wie z. B. das Spreizspektrum-Radar.
2 veranschaulicht einen funktionalen Blockschaltplan eines beispielhaften Präzisionszeitgebungssystems 200 gemäß einem Aspekt der vorliegenden Erfindung. In dem veranschaulichten System ist die Referenzzeitgabe für das System durch einen Phasenregelkreis (PLL) 202 vorgesehen, der ein oder mehrere Taktsignale für das System bereitstellt. In dem veranschaulichten Beispiel enthält der PLL 202 einen Referenztakt, der bei etwa 600 MHz arbeitet. Unter Verwendung dieser Referenz kann das System 200 eine Verschiebung zwischen seinen zwei Ausgangswegen erzeugen, die eine Auflösung von etwa 104 Pikosekunden besitzt. Zum Zweck der Veranschaulichung wird das Präzisionszeitgebungssystem 200 im Kontext einer Spreizspektrum-Radaranwendung erörtert. Demgemäß wird ein erster Signalweg als der Senderweg (Tx-Weg) bezeichnet, während ein zweiter Signalweg, der bezüglich des Senderweges verzögert ist, als der Empfängerweg (Rx-Weg) bezeichnet wird. Es ist jedoch klar, dass das veranschaulichte Beispiel nicht auf eine Radar-Anwendung eingeschränkt ist und in verschiedenen Anwendungen verwendet werden kann, die die Erzeugung präzise zeitlich gesteuerter Signale erfordern.
Der PLL 202 enthält einen digitalen Oszillator 204, der ein Taktsignal mit 600 MHz bereitstellt. Dieses Signal wird sowohl auf dem Senderweg als auch auf dem Empfängerweg den jeweiligen Phaseninterpolatoren 206 und 208 bereitgestellt. Die Phaseninterpolatoren 206 und 208 erlauben, dass eine gewünschte Phasenverschiebung in Bezug auf eines oder beide der Empfängerweg- und Senderwegsignale eingefügt wird. Die Phaseninterpolatoren 206 und 208 können z. B. Phasenverschiebungen in ihren jeweiligen Signalen in Inkrementen von einem Sechzehntel eines Zyklus (z. B. etwa 104 Pikosekunden) erzeugen. Die in den Phaseninterpolatoren 206 und 208 angewendete Phasenverschiebung kann über jeweilige Steuereingaben P_Tx und P_Rx gesteuert werden, die von der Systemsteuerung 210 bereitgestellt werden. Die Steuereingaben P_Tx und P_Rx können irgendeine Wortlänge besitzen, die ausreichend ist, um einen gewünschten Betrag der Phasenverschiebung in den jeweiligen Sender- und Empfängersignalwegen zu erreichen.
Der Phaseninterpolator 206 stellt ein phasenverschobenes Taktsignal einem Teiler 212 bereit. Der Teiler 212 stellt ein weiteres Taktsignal mit einer verringerten Rate (z. B. 75 MHz) bezüglich des phasenverschobenen Taktsignals vom Phaseninterpolator 206 bereit. Das vom Teiler 212 ausgegebene reduzierte Taktsignal wird zurück dem Oszillator 204 im Phasenregelkreis 202 als ein Rückkopplungssignal bereitgestellt. Der Teiler 212 stellt außerdem das reduzierte Taktsignal bereit, um zwei Schieberegisterbänke 216 und 218 anzusteuern, die verwendet werden, um eine grobe Verzögerung im Sender- bzw. Empfängersignalweg bereitzustellen. Jede Bank der Schieberegister (z. B. 216, 218) kann z. B. mehrere (z. B. zweiundsiebzig) in Reihe geschaltete Schieberegister enthalten. Es ist klar, dass jedes Register in der Reihe einen Zyklus (z. B. etwa 13,3 Nanosekunden) der Verzögerung repräsentiert und dass eine gegebene Registerbank (z. B. 216, 218) verwendet werden kann, um eine maximale Verzögerung von bis zu zweiundsiebzig Taktzyklen (0,96 Millisekunden) bereitzustellen. Es ist klar, dass die Auflösung und das Maximum für die Verzögerung unter Verwendung einer anderen Anzahl von Registern in den jeweiligen Bänken und/oder der Frequenz des Taktsignals eingestellt werden können.
An irgendeinem Punkt längs der Reihe von Registern kann über einen zugeordneten Multiplexer 222 eine logisch hohe Eingabe in die Grobregisterbank 216 bereitgestellt werden. Der Multiplexer 222 wählt entsprechend einer Steuereingabe C_Tx von der Systemsteuerung 210 ein geeignetes Register aus, um die logisch hohe Eingabe zu empfangen. Die Steuereingabe C_Tx repräsentiert einen groben Anteil einer gewünschten Verzögerung, die dem Senderwegsignal bereitzustellen ist. Ähnlich kann an irgendeinem Punkt längs der. Reihe über einen zugeordneten Multiplexer 224 eine logisch hohe Eingabe in die Rx-Grobregisterbank 218 bereitgestellt werden. Der Multiplexer 224 wählt entsprechend einer einen groben Anteil einer gewünschten Verzögerung, die dem Empfängerwegsignal bereitzustellen ist, repräsentierenden Steuereingabe C_Rx von der Systemsteuerung 210 ein geeignetes Register aus, um die logisch hohe Eingabe zu empfangen.
Beiden Grobregisterbänken 216 und 218 kann gleichzeitig ein Freigabesignal bereitgestellt werden, um zu erlauben, dass ihre jeweiligen Eingaben beim nächsten Taktsignal in die ausgewählten Register verschoben werden. Es ist klar, dass die Steuereingaben C_Tx und C_Rx ausgewählt werden können, um eine Verzögerung in Inkrementen der Taktperiode zwischen dem Ausgang der Tx-Registerbank 216 und der Rx-Registerbank 218 zu erzeugen. Es ist ferner klar, dass die Steuereingabe C_Tx verwendet werden kann, um eine Ausgabe aus der Tx-Registerbank in gewünschten Intervallen bereitzustellen. Das System 200 ist für Spreizspektrum-Radaranwendungen besonders gut geeignet, wo das Intervall zwischen den Sendersignalimpulsen variiert werden kann, indem durch die Systemsteuerung 210 geeignete Werte für C_Tx bereitgestellt werden. Die Fachleute auf dem Gebiet werden erkennen, dass C_Rx mit C_Tx bewegt werden kann, um das Aufrechterhalten der gewünschten Verschiebung zwischen den Tx/Rx-Ausgängen zu unterstützen.
Die Ausgaben der Grobregisterbänke 216 und 218 werden den jeweiligen Mittelregisterbänken 228 und 230 als ein Freigabesignal bereitgestellt. Die Mittelregisterbänke 228 und 230 empfangen die Ausgaben des Tx-Phaseninterpolators 206 bzw. des Rx-Phaseninterpolators 208 als Taktsignale. Es ist klar, dass das vom Rx-Phaseninterpolator 208 empfangene Taktsignal in Bezug auf den Tx-Phaseninterpolator 206 verzögert sein kann, so dass die Register in der Rx-Mittelregisterbank 230 mit einer geringfügigen Verzögerung in Bezug auf jene in der Tx-Mittelregisterbank 228 verschoben sind. In dem veranschaulichten Beispiel umfasst jede der Mittelregisterbänke (z. B. 228, 230) acht in Reihe geschaltete Schieberegister. Es ist klar, dass jedes Register in der Reihe einen Zyklus, wie z. B. etwa 1,67 Nanosekunden, der Verzögerung repräsentiert und dass eine gegebene Registerbank (z. B. 228, 230) verwendet werden kann, um eine maximale Verzögerung von bis zu acht Taktzyklen (z. B. etwa 13,3 Nanosekunden) bereitzustellen, die gleich einem Zyklus im Grobregister ist. Es ist klar, dass die Auflösung und das Maximum für die Verzögerung eingestellt werden können, indem die Anzahl der Register in den Bänken und/oder die Frequenz des Taktsignals geändert werden, um jedoch einen vollen Bereich der Auflösung bereitzustellen, sollte die maximale Verzögerung wenigstens gleich der Periode des Takts sein, der den Grobregisterbänken 216 und 218 zugeordnet ist.
An irgendeinem Punkt längs der Reihe kann über einen zugeordneten Multiplexer 232 eine logisch hohe Eingabe in die Tx-Mittelregisterbank 228 bereitgestellt werden. Der Multiplexer 232 wählt entsprechend einer einen Anteil einer gewünschten Verzögerung, die dem Senderwegsignal bereitzustellen ist, repräsentierenden Steuereingabe M_Tx von der Systemsteuerung ein geeignetes Register aus, um die Eingabe 210 zu empfangen. Wenn das Freigabesignal von der Tx-Grobregisterbank 216 ausgegeben wird, wird die Eingabe anhand der Steuereingabe M_Tx in die Tx-Mittelregisterbank 228 verschoben. Die Eingabe geht im Allgemeinen in Abhängigkeit von der Zykluszeit des Eingangstaktsignals (z. B. 600 MHz), das durch den Phaseninterpolator 206 bereitgestellt wird, durch die Mittelregisterbank 228 weiter. Die Ausgabe der Tx-Mittelregisterbank 228 stellt die Tx-Ausgabe bereit.
Ähnlich kann an irgendeinem Punkt längs der Reihe über einen zugeordneten Multiplexer 234 eine logisch hohe Eingabe in die Rx-Mittelregisterbank 230 bereitgestellt werden. Der Multiplexer 234 wählt entsprechend einer Steuereingabe M_Rx, die von der Systemsteuerung 210 bereitgestellt wird, ein geeignetes Register aus, um die logisch hohe Eingabe zu empfangen. Die Steuereingabe M_Rx repräsentiert einen Anteil einer gewünschten Verzögerung, die dem Empfängerwegsignal bereitzustellen ist. Wenn das Freigabesystem von der Rx-Grobregisterbank 218 ausgegeben wird, wird die Eingabe anhand der Steuereingabe M_Rx in die Rx-Mittelregisterbank 230 verschoben. Die Eingabe geht dann entsprechend der Zykluszeit des Eingangstaktsignals (z. B. 600 MHz), das durch den Phaseninterpolator 208 bereitgestellt wird, durch die Mittelregisterbank 230 weiter. Es ist klar, dass sowohl das Freigabesignal von der Rx-Grobregisterbank 216 als auch das Rx-Taktsignal vom Rx-Phaseninterpolator 208 bezüglich der entsprechenden Signale auf dem Tx-Weg verzögert sein können. Die Ausgabe der Rx-Mittelregisterbank 230 stellt die Rx-Ausgabe bereit.
Es ist klar, dass die Verzögerung zwischen der Rx-Ausgabe und der Tx-Ausgabe basierend auf der durch die Systemsteuerung 210 bereitgestellten Steuersignale variieren kann. Große Beträge der Verzögerung (ein grober Bereich der Verzögerung) können z. B. implementiert werden, indem die Steuereingaben C_Tx und C_Rx in die Grobregisterbänke 216 und 218 variiert werden. Ein mittlerer Bereich der Verzögerungen kann angewendet werden, indem die Werte für die Steuereingaben M_Tx und M_Rx in die Mittelregisterbänke 228 und 230 variiert werden. Der Bereich der Verzögerungen kann von der Periode des phasenverschobenen Taktsignals vom Interpolator 206, 208 bis zu einem Vielfachen einer derartigen Periode reichen, das mit Anzahl der Register in der Mittelregisterbank 228, 230 funktional in Beziehung steht. Wenn es z. B. in den Mittelregisterbänken 228 und 230 acht Register gibt, wobei das phasenverschobene Taktsignal von den Interpolatoren mit 600 MHz bereitgestellt wird, reicht der mittlere Bereich der Verzögerungen von etwa 0 bis etwa 1,333 ns.
Ein feiner Bereich der Verzögerung kann angewendet werden, indem die den Phaseninterpolatoren 206 und 208 bereitgestellten Steuerwörter P_Tx und P_Rx variiert werden. Der feine Bereich der Verzögerung kann einem Bruchteil der Periode des Taktsignals von der Taktquelle 204 entsprechen. Die Phaseninterpolatoren 206 und 208 bringen z. B. Verzögerungen von weniger als einer Periode des phasenverschobenen Takts von den Phaseninterpolatoren 206 und 208, die hinzuzufügen sind, hervor, wie z. B. in Inkrementen von einem Sechzehntel einer Periode.
Die Gesamtverzögerung oder -verschiebung (Δ) zwischen den Ausgangssignalen Tx-AUSGABE und Rx-AUSGABE kann folglich als: Δ = (PRx – PTx)·TMED/16 + (MRx – MTx)·TMED + (PRx – PTx)·TCRS Gl. 1ausgedrückt werden.
Wobei:

Δ: die Verzögerung zwischen der Tx-Ausgabe und der Rx-Ausgabe ist,
T_MED: die gemeinsame Periode des Taktsignals ist, das die Mittelregisterbänke 228 und 230 ansteuert, und
T_CRS: die Periode des Taktsignals ist, das die Grobregisterbänke 216 und 218 ansteuert.

Die dem Senderweg zugeordneten Parameter können außerdem gesteuert werden, um die zeitliche Steuerung zwischen den Senderimpulsen zu variieren. Falls z. B. die Tx-Ausgabe als das Freigabesignal zu den Grobregisterbänken 216 und 218 rückgekoppelt wird, ist klar, dass die zeitliche Steuerung zwischen den Tx-Ausgaben entsprechend den Werten, die für die verschiedenen Steuerausgaben P_Tx, M_Tx und C_Tx, die dem Senderweg zugeordnet sind, vorgesehen sind, präzise gesteuert werden kann. Weil diese Steuerparameter in Echtzeit programmierbar sind, kann die Systemsteuerung 210 ihre Werte dynamisch ändern, um die Frequenz der Tx-Ausgabe zu ändern. Dies kann in Spreizspektrum-Radaranwendungen wertvoll sein, um die Energie der Tx-Ausgaben über ein gegebenes Spektralband zu zerstreuen.
3 veranschaulicht einen funktionalen Blockschaltplan eines zweiten beispielhaften Präzisionszeitgebungssystems 300 gemäß einem Aspekt der vorliegenden Erfindung. In dem veranschaulichten System 300 wird die Referenzzeitgabe für das System durch einen Phasenregelkreis (PLL) 302 bereitgestellt, der so konfiguriert ist, dass er ein oder mehrere Taktsignale für das System bereitstellt. In dem veranschaulichten Beispiel verwendet der Phasenregelkreis 302 einen Referenztakt, der bei etwa 1200 MHz arbeitet. Unter Verwendung dieser Referenz kann das System 300 eine Verschiebung zwischen seinen zwei Ausgangswegen erzeugen, die eine Auflösung von etwa 52 Pikosekunden besitzt. Zum Zweck der Veranschaulichung wird das Präzisionszeitgebungssystem 300 im Kontext einer Spreizspektrum-Radaranwendung erörtert. Demgemäß wird ein erster Signalweg als der Senderweg (Tx-Weg) bezeichnet, während ein zweiter Signalweg, der bezüglich des Senderweges verzögert ist, als der Empfängerweg (Rx-Weg) bezeichnet wird. Es ist jedoch klar, dass das veranschaulichte Beispiel nicht auf eine Radar-Anwendung eingeschränkt ist und in verschiedenen Anwendungen verwendet werden kann, die die Erzeugung präzise zeitlich gesteuerter Signale erfordern.
Der PLL 302 enthält einen digitalen Oszillator 304, der ein Taktsignal mit etwa 1200 MHz bereitstellt. Dieses Signal wird sowohl auf dem Senderweg als auch auf dem Empfängerweg den jeweiligen Phaseninterpolatoren 306 und 308 bereitgestellt. Die Phaseninterpolatoren 306 und 308 erlauben, dass eine gewünschte Phasenverschiebung zwischen die Empfängerweg- und Senderwegsignale eingefügt wird. In dem veranschaulichten Beispiel können die Phaseninterpolatoren 306 und 308 Phasenverschiebungen in ihren jeweiligen Signalen in gewünschten Inkrementen eines Zyklus (z. B. einem Sechzehntel eines Zyklus oder etwa 52 Pikosekunden) erzeugen. Die in den Phaseninterpolatoren 306 und 308 angewendete Phasenverschiebung kann über jeweilige Steuereingaben P_Tx und P_Rx von einer Systemsteuerung 310 gesteuert werden.
Die Ausgaben der Phaseninterpolatoren 306 und 308 werden jeweiligen Teilern 312 und 314 in einer verriegelten Teilervorrichtung 316 bereitgestellt. Jeder Teiler 312 und 314 kann als ein Standardteiler im Verhältnis 1:2 arbeiten, um eine gebrochene (ein halb) Darstellung des Eingangssignals zu erzeugen. Demgemäß gibt der Tx-Weg-Teiler 312 ein Sendertaktsignal aus, das bei 600 MHz arbeitet, während der Rx-Weg-Teiler ein Empfängertaktsignal ausgibt, das bei 600 MHz arbeitet. Die zwei Ausgaben behalten die Phasendifferenz der ursprünglichen Referenzsignale bei, die durch die jeweiligen Phaseninterpolatoren 306 und 308 angewendet werden, wobei jedoch die verriegelte Teilervorrichtung 316 den Betrieb der Teiler 312 und 314 koordiniert, um die Phasen ihrer Ausgaben zu verriegeln und eine gewünschte Phasendifferenz aufrechtzuerhalten. Der Tx-Teiler 312 kann außerdem in der Weise arbeiten, dass er ein grobes Taktsignal (das z. B. bei 75 MHz arbeitet) erzeugt, wie z. B. durch das Implementieren eines zusätzlichen Teilers im Verhältnis 1:2. Der Teiler speist das grobe Taktsignal zurück zum Oszillator 304 im Phasenregelkreis 302.
Der Teiler stellt außerdem das grobe Taktsignal bereit, um zwei Schieberegisterbänke 318 und 320 anzusteuern, die verwendet werden, um eine grobe Verzögerung in den Sender- bzw. Empfängersignalwegen zu erzeugen. In dem veranschaulichten Beispiel umfasst jede Bank der Schieberegister (z. B. 318, 320) mehrere in Reihe geschaltete Schieberegister, um eine gewünschte inkrementale grobe Verzögerung zu schaffen, wobei sie z. B. zweiundsiebzig Schieberegister enthält. Es ist klar, dass jedes Register in der Reihe einen Zyklus des groben Taktes oder 13,3 Nanosekunden der Verzögerung repräsentiert und dass eine gegebene Registerbank (z. B. 318, 320) verwendet werden kann, um eine maximale Verzögerung von bis zu zweiundsiebzig Taktzyklen (0,959 μs) zu erzeugen. Es ist ferner klar, dass die Auflösung und das Maximum für die Verzögerung eingestellt werden können, indem die Anzahl der Register in den Bänken und/oder die Frequenz des Taktsignals geändert werden.
An irgendeinem Punkt längs der Reihe von Registern kann über einen zugeordneten Multiplexer 322 eine logisch hohe Eingabe in die Tx-Grobregisterbank 318 bereitgestellt werden. Der Multiplexer 322 wählt entsprechend einer einen groben Anteil einer gewünschten Verzögerung, die dem Senderwegsignal bereitzustellen ist, repräsentierenden Steuereingabe C_Tx von der Systemsteuerung 310 ein geeignetes Register aus, um die logisch hohe Eingabe zu empfangen. Ähnlich kann an irgendeinem Punkt längs der Reihe von Registern über einen zugeordneten Multiplexer 324 eine logisch hohe Eingabe in die Rx-Grobregisterbank 320 bereitgestellt werden. Der Multiplexer 324 wählt entsprechend einer einen groben Anteil einer gewünschten Verzögerung, die dem Empfängerwegsignal bereitzustellen ist, repräsentierenden Steuereingabe C_Rx von der Systemsteuerung 310 ein geeignetes Register aus, um die logisch hohe Eingabe zu empfangen.
Beiden Grobregisterbänken 318 und 320 kann gleichzeitig ein Freigabesignal bereitgestellt werden, um zu erlauben, dass ihre jeweiligen logisch hohen Eingaben beim nächsten Taktsignal in die ausgewählten Register verschoben werden. Es ist klar, dass die Steuereingaben C_Tx und C_Rx ausgewählt werden können, um einen gewünschten Bereich der groben Verzögerung in Inkrementen der groben Taktperiode zwischen dem Ausgang der Tx-Registerbank 318 und der Rx-Registerbank 320 zu erzeugen. Es ist ferner klar, dass die Steuereingabe C_Tx verwendet werden kann, um eine Ausgabe aus der Tx-Registerbank in gewünschten Intervallen bereitzustellen.
Die Ausgaben der Grobregisterbänke 318 und 320 werden den jeweiligen Mittelregisterbänken 328 und 330 als die jeweiligen Freigabesignale bereitgestellt. Die Mittelregisterbänke 328 und 330 empfangen die geteilten (z. B. 600 MHz) Ausgaben des Tx-Phaseninterpolators 306 bzw. des Rx-Phaseninterpolators 308 als Taktsignale. Es ist klar, dass das vom Rx-Phaseninterpolator 308 bereitgestellte Taktsignal in Bezug auf das durch den Tx-Phaseninterpolator 306 bereitgestellte Taktsignal verzögert sein kann, so dass das Eingangssignal in die Register in der Rx-Mittelregisterbank 330 mit einer geringfügigen Verzögerung in Bezug auf jene in der Tx-Mittelregisterbank 328 verschoben ist. Die Phasensteuereingaben P_Tx und P_Rx in die Phaseninterpolatoren 306 und 308 können z. B. verwendet werden, um eine Verzögerung von bis zu einem halben Zyklus des 600-MHz-Referenztaktes zwischen den Ausgaben der Mittelregisterbänke 328 und 330 zu implementieren.
In dem veranschaulichten Beispiel kann jede der Mittelregisterbänke (z. B. 328, 330) mehrere (z. B. acht) in Reihe geschaltete Schieberegister und entsprechende Abfallflankenregister 332 und 334 enthalten. Es ist klar, dass jedes der acht Register in der Reihe einem Zyklus der Verzögerung (etwa 1,67 Nanosekunden) entspricht und dass eine gegebene Registerbank (z. B. 328, 330) verwendet werden kann, um eine maximale Verzögerung von bis zu acht Taktzyklen (z. B. etwa 13,3 Nanosekunden) bereitzustellen, die gleich etwa einem Zyklus im Grobregister ist.
Die Abfallflankenregister 332 und 334 können bei der Abfallflanke des Signals getaktet werden, um eine zusätzliche Verzögerung von einem halben Zyklus bereitzustellen. Die jeweiligen (nicht gezeigten) Multiplexer, die den Abfallflankenregistern 332 und 334 zugeordnet sind, können entweder die ursprüngliche Ausgabe ihrer zugeordneten Mittelregisterbank (z. B. 328, 330) auswählen, während sie bei der Anstiegsflanke des Taktes ablaufen. Alternativ können die Multiplexer die zusätzliche, um einen halben Zyklus verzögerte Ausgabe des Abfallflankenregisters (z. B. 332, 334) auswählen. Es ist klar, dass die über einen halben Zyklus des durch die Phaseninterpolatoren 306 und 306 bereitgestellten 600-MHz-Takts verfügbare feine Phasenverzögerung im Zusammenhang mit der durch die Abfallflankenregister 332 und 334 bereitgestellten Verzögerung um einen halben Zyklus verwendet werden kann, um zu ermöglichen, dass jeder Bereich der Verzögerung über die Periode des 600-MHz-Taktes ohne einen Auflösungsverlust ausgewählt wird.
An irgendeinem Punkt längs der Reihe von Registern kann über einen zugeordneten Multiplexer 336 eine logisch hohe Eingabe in die Tx-Mittelregisterbank 328 bereitgestellt werden. Der Multiplexer 336 wählt entsprechend einer einen Anteil einer gewünschten Verzögerung, die dem Senderwegsignal bereitzustellen ist, repräsentierenden Steuereingabe M_Tx von der Systemsteuerung 310 ein geeignetes Register aus, um die logisch hohe Eingabe zu empfangen. Wenn das Freigabesignal von der Tx-Grobregisterbank 316 ausgegeben wird, wird die Eingabe anhand der Steuereingabe M_Tx in ein gewünschtes Register der Tx-Mittelregisterbank 328 verschoben. Die Eingabe geht durch die Mittelregisterbank 328 entsprechend ihrem Taktzyklus weiter. Die Ausgabe der Tx-Mittelregisterbank 328 wird dem Tx-Abfallflankenregister 332 bereitgestellt, wo in Abhängigkeit von einem durch die Systemsteuerung 310 bereitgestellten Steuerbit N_Tx die Ausgabe entweder als eine Tx-Ausgabe breitgestellt wird oder um einen weiteren halben Zyklus verzögert wird.
Ähnlich kann an irgendeinem Punkt längs der Reihe von Registern über einen zugeordneten Multiplexer 338 eine logisch hohe Eingabe in die Rx-Mittelregisterbank 330 bereitgestellt werden. Der Multiplexer 338 wählt entsprechend einer Steuereingabe M_Rx von der Systemsteuerung 310 ein geeignetes Register aus, um die logisch hohe Eingabe zu empfangen. Die Steuereingabe M_Rx repräsentiert einen Wert, der einen Anteil einer gewünschten Verzögerung angibt, die dem Empfängerwegsignal bereitzustellen ist. Wenn das Freigabesignal von der Rx-Grobregisterbank 320 ausgegeben wird, wird die Eingabe anhand der Steuereingabe M_Rx in die Rx-Mittelregisterbank 330 verschoben. Die Eingabe geht dann durch die Mittelregisterbank 330 entsprechend ihrem Taktzyklus weiter. Es ist klar, dass sowohl das Freigabesignal von der Rx-Grobregisterbank 320 als auch das Rx-Taktsignal von den entsprechenden Signalen auf dem Tx-Weg verzögert sein können. Die Ausgabe der Rx-Mittelregisterbank 330 wird dem Rx-Abfallflankenregister 334 bereitgestellt, wo die Ausgabe in Abhängigkeit von einem durch die Systemsteuerung 310 bereitgestellten Steuerbit N_Tx entweder als eine Rx-Ausgabe breitgestellt wird oder um einen weiteren halben Zyklus verzögert wird. Die Ausgabe des Abfallflankenregisters 334 stellt die Rx-Ausgabe bereit.
Es ist klar, dass die Verzögerung zwischen der Rx-Ausgabe und der Tx-Ausgabe aus den durch die Systemsteuerung 210 bereitgestellten Steuersignalen bestimmt werden kann. Große Beträge der Verzögerung können zwischen der Rx-Ausgabe und der Tx-Ausgabe implementiert werden, indem die Steuereinga ben C_Tx und C_Rx für die Grobregisterbänke 318 und 320 variiert werden. Ein mittlerer Bereich der Verzögerungen, der von der Periode des Referenztakts bis zur Periode des groben Taktsignals reicht, kann implementiert werden, indem die Werte für die Steuereingaben M_Tx und M_Rx in die Mittelregisterbänke 328 und 330 variiert werden. Ein feiner Bereich der Verzögerung kann angewendet werden, indem die durch die Phaseninterpolatoren 306 und 308 bereitgestellten Steuerwörter P_Tx und P_Rx und jeweiligen Steuerbits N_Tx und N_Rx, die die Abfallflankenregister 332 und 334 regeln, variiert werden. Wenn die Phaseninterpolatoren 306 und 308 und die Abfallflankendetektoren 332 und 334 in Übereinstimmung verwendet werden, können sie verwendet werden, um Verzögerungen von weniger als einer Periode des 600-MHz-Taktes, die hinzuzufügen sind, bei einer Auflösung von einem Zweiunddreißigstel einer Periode bereitzustellen. Die Gesamtverzögerung (oder -verschiebung) Δ zwischen den Ausgangssignalen der Tx-Ausgabe und der Rx-Ausgabe kann folglich als: Δ = (PRx – PTx)·TMED/16 + (NRx – NTx)·TMED/2 + ((MRx – MTx)·TMED + (PRx – PTx)·TCRS Gl. 2ausgedrückt werden.
Wobei:

Δ: die Verzögerung zwischen der Tx-Ausgabe und der Rx-Ausgabe ist,
T_MED: die gemeinsame Periode des Taktsignals ist, das die Mittelregisterbänke 328 und 330 ansteuert, und
T_CRS: die Periode des Taktsignals ist, das die Grobregisterbänke 318 und 320 ansteuert.

Die Verzögerungsstruktur im Senderweg kann außerdem verwendet werden, um die zeitliche Steuerung zwischen den Senderimpulsen zu variieren. Wenn z. B. die Tx-Ausgabe als das Freigabesignal an die Grobregisterbänke 318 und 320 rückgekoppelt wird, ist klar, dass die zeitliche Steuerung zwischen den Tx-Ausgaben entsprechend den für die verschiedenen Steuerausgaben N_Tx, P_Tx, M_Tx und C_Tx bereitgestellten Werten, die dem Senderweg zugeordnet sind, präziser gesteuert werden kann. Weil diese Werte in Echtzeit programmierbar sind, kann die Systemsteuerung 310 die Zeit zwischen aufeinanderfolgenden Sendeimpulsen durch das Variieren der Einfügestelle schwanken lassen, während eine gewünschte Tx-Rx-Verschiebung für die Bereichsgenauigkeit aufrechterhalten wird, wobei die Senderzeit schwankt. Dies kann beim Spreizspektrum-Radar und bei anderen Anwendungen wertvoll sein, um die Energie der Tx-Ausgaben über ein gegebenes Spektralband zu zerstreuen.
4 veranschaulicht einen Blockschaltplan einer beispielhaften Implementierung einer verriegelten Teilervorrichtung 400 zum Erzeugen phasenverriegelter geteilter Signale aus einem Sender-Referenztaktsignal und einem Empfänger-Referenztaktsignal. In der beispielhaften Implementierung besitzen die zwei Referenztaktsignale eine gemeinsame Frequenz (z. B. etwa 1200 MHz), wobei ihre Phasen entsprechend dem Betrieb der jeweiligen Phaseninterpolatoren verschoben sein können, wie z. B. hierin beschrieben ist. Es ist klar, dass dieser Frequenzwert lediglich beispielhaft ist und dass gemäß der vorliegenden Erfindung andere Werte verwendet werden können. Die Ausgaben der Teilervorrichtung 400 sind ein geteiltes Sendertaktsignal und ein geteiltes Empfängertaktsignal, wobei jedes bei der Hälfte der gemeinsamen Frequenz der ursprünglichen Referenzsignale läuft. Es ist klar, dass die zwei Ausgaben die Phasendifferenz der ursprünglichen Referenzsignale beibehalten, wobei sie aber phasenverriegelt sind, um die gewünschte Phasendifferenz aufrechtzuerhalten.
Ein Sender-Referenztaktsignal wird als eine Takteingabe in ein erstes Flipflop 402 und in ein zweites Flipflop 404 bereitgestellt. Der negative Ausgang des ersten Flipflops 402 ist in einer typischen Teileranordnung im Verhältnis 1:2 zu seinem Eingang rückgekoppelt. Demgemäß schafft der Ausgang des ersten Flipflops 402 ein Ausgangssignal, das mit dem Senderreferenztakt gleichphasig ist, mit der Hälfte der Referenzfrequenz (z. B. 600 MHz). Das geteilte Signal kann als ein Referenztakt für einen Senderweg in dem oben beschriebenen Zeitgebungssystem verwendet werden.
Die Ausgabe des ersten Flipflops 402 wird sowohl dem ersten als auch dem zweiten Puffer 406 und 408 bereitgestellt. Die Puffer 406 und 408 werden verwendet, um die Synchronität der geteilten Signale zwischen ihren jeweiligen Verarbeitungswegen aufrechtzuerhalten. Die Ausgabe des ersten Puffers wird in den Eingang des zweiten Flipflops 404 eingespeist. Das zweite Flipflop wird durch die Abfallflanke des Sender-Referenztaktsignals angesteuert. Demgemäß ist die negierte Ausgabe Q im Wesentlichen zur Eingabe völlig gleich, wobei sie aber um einen halben Zyklus des Referenztakts oder einen viertel Zyklus des vom Ausgang des Flipflops 402 bereitgestellten geteilten Taktes (z. B. etwa 600 MHz) nach vorn verschoben ist. Demgemäß ist die Ausgabe des zweiten Flipflops 404 etwa die 600-MHz-Ausgabe des ersten Flipflops 402, die um einen viertel Zyklus der 600 MHz verzögert ist.
Die Ausgabe des zweiten Flipflops 404 wird einem Multiplexer 410 als eine erste Eingabe bereitgestellt. Die Ausgabe des zweiten Puffers 408 wird dem Multiplexer als eine zweite Eingabe bereitgestellt. Die zwei Eingaben repräsentieren folglich das geteilte Sendertaktsignal vom ersten Flipflop 402 und eine um einen viertel Zyklus verzögerte Darstellung des Signals. Dem Multiplexer 410 wird basierend auf der Phasendifferenz zwischen dem ursprünglichen Sender-Referenztaktsignal und einem Empfänger-Referenztaktsignal ein Steuerbit bereitgestellt. Unter Bezugnahme auf 3 entspricht dieser Wert der Differenz zwischen den Steuerwörtern P_Tx und P_Rx, die den Phaseninterpolatoren 306 und 308 bereitgestellt werden. Das höchstwertige Bit (MSB) dieser Differenz wird dem MUX 410 als das Steuerbit bereitgestellt. Im Ergebnis wird, wenn die Phasendifferenz kleiner als die Hälfte des Zyklus der Referenztakte (z. B. 1200 MHz) ist, das ursprüngliche geteilte Signal vom ersten Flipflop 402 ausgewählt. Falls die Phase größer als die Hälfte eines Zyklus ist, wird basierend auf der MSP-Steuereingabe in den MUX 410 das verzögerte Signal vom zweiten Flipflop 404 ausgewählt.
Der Multiplexer 410 stellt seine Ausgabe einem dritten Flipflop 412 bereit. Das dritte Flipflop 412 wird durch das Empfänger-Referenztaktsignal angesteuert, das, wie oben erörtert worden ist, eine phasenverzögerte Darstellung des Senderreferenzsignals sein kann. Falls die Phasendifferenz klein ist (z. B. von null bis zu einem halben Zyklus), besitzt das geteilte Sendertaktsignal, das bei der Hälfte der Frequenz des Empfängerreferenztakts arbeitet, ungeachtet der Phasendifferenz bei jeder Anstiegsflanke des Empfängerreferenztakts den gleichen Wert wie ein gewünschtes geteiltes Empfängertaktsignal. Folglich stellt der Multiplexer 410 dem dritten Flipflop 412 das geteilte Sendertaktsignal bereit, wobei das dritte Flipflop 412 ein geeignet verzögertes Signal bei jeder Anstiegsflanke des Empfängerreferenztakts ausgibt.
Falls die Phasendifferenz zwischen den zwei Referenztakten groß (größer als eine halbe Periode) ist, entspricht der Wert des gewünschten geteilten Empfängertakts der um einen viertel Zyklus verzögerten Darstellung des geteilten Sendertaktsignals. Demgemäß wählt der Multiplexer 410 die Ausgabe vom Flipflop 404 aus, um die verzögerte Darstellung des geteilten Sendertaktsignals dem dritten Flipflop 412 bereitzustellen. Das dritte Flipflop gibt dann bei jeder Anstiegsflanke des Empfängerreferenztakts ein geeignet verzögertes Signal aus. Es ist klar, dass die oben beschriebene Vorrichtung erlaubt, dass das geteilte Sendertaktsignal und das geteilte Empfängertaktsignal phasenverriegelt bleiben, während die durch die ursprünglichen Sender- und Empfängerreferenzsignale angewendete Phasendifferenz beibehalten wird.
5 stellt ein Beispiel einer Registerbank 500 dar, die gemäß einem Aspekt der vorliegenden Erfindung verwendet werden kann. Die Registerbank 500 kann verwendet werden, um einen mittleren Verzögerungsbereich in einem Präzisionszeitgebungs-Erzeugungssystem bereitzustellen. Die veranschaulichte Registerbank 500 verwendet eine "Acht-plus-Eins"-Anordnung, in der acht Register 502–509 bei der Vorderflanke eines Taktsignals angesteuert werden, um Verzögerungen von einem vollen Zyklus zu erzeugen, wobei ein Abfallflankenregister 510 bei der Abfallflanke eines Taktzyklus getaktet wird, um eine entsprechende Verzögerung von einem halben Zyklus bereitzustellen. Es ist klar, dass die Verwendung des Abfallflankenregisters signifikante Vorteile schafft. Um z. B. den Bereich der Verzögerung und Auflösung der "Acht-plus-Eins"-Anordnung ohne das Abfallflankenregister 510 für eine gegebene Taktgeschwindigkeit zu erreichen, würde es notwendig sein, sechzehn Register zu implementieren und die zugeordnete Taktgeschwindigkeit zu verdoppeln, was die Komplexität, die Kosten und die Leistungsaufnahme des Systems vergrößert.
Während des Betriebs werden die Steuerdaten einem der Mittelregisterbank 500 zugeordneten Multiplexer 512 bereitgestellt, wobei sie eine gewünschte Verzögerung repräsentieren, die in der Registerbank 500 zu implementieren ist. In Reaktion auf die eingegebenen Steuerdaten (z. B. ein Vier-Bit-Wort) stellt der Multiplexer 512 die jeweiligen Ausgaben den ausgewählten Eingängen der verschiedenen Register 502–509 bereit. Der Auswahleingang arbeitet, um zu steuern, ob ein gegebenes Register die "Schiebe-"Eingabe vom vorhergehenden Register akzeptieren sollte oder ein neues logisch hohes Signal "D" beim nächs ten Taktimpuls akzeptieren sollte. Normalerweise arbeitet die Mittelregisterbank 500 als ein Schieberegister, wobei das erste Register 502 eine Null-Eingabe empfängt, während jedes folgende Register 503–509 die Eingabe des früheren Registers annimmt. Um einen neuen Impuls in das System einzugeben, wählt der Multiplexer 512 ein Register (z. B. 506) entsprechend der gewünschten Anzahl von Taktzyklen der Verzögerung aus und weist das ausgewählte Register an, die "D"-Eingabe beim nächsten Taktzyklus zu akzeptieren. Der hohe Logikpegel an diesem Register (z. B. 506) wird dann längs der Reihe von Registern weitergeleitet, bis es das letzte Register 509 erreicht.
Wenn sich das letzte Register in der Reihe 509 auf dem logischen hohen Logikpegel befindet, stellt es seine Ausgabe dem Abfallflankenregister 510 einschließlich seines negativen Schieberegisters 512 und seines Multiplexers 514 bereit. Das negative Schieberegister 512 wird durch ein invertiertes Taktsignal angesteuert, so dass es bei der Abfallflanke des Taktes schiebt. Demgemäß wird dem negativen Schieberegister 512 bei der Anstiegsflanke eines Zyklus ein Zustand bereitgestellt, wobei er bei der Abfallflanke des Zyklus aus dem Register geschoben wird, was eine Verzögerung von einem halben Zyklus bereitstellt. Die Ausgabe des negativen Schieberegisters 512 wird dem Multiplexer 514 bereitgestellt. Die Ausgabe wird außerdem einem Blindregister 516 bereitgestellt, um die kapazitiven Eigenschaften des negativen Schieberegisters 512 und der verbleibenden Register 502–509 auszugleichen und dadurch die Implementierung der Registerbank 500 zu vereinfachen.
Der Multiplexer 514 wählt zwischen der Ausgabe des letzten Registers 509 und des negativen Schieberegisters 512 entsprechend einem Steuerbit aus, das angibt, ob eine zusätzliche Verzögerung von einem halben Zyklus erforderlich ist, um eine gewünschte Phasenverzögerung im Signal zu erzeugen. In einer beispielhaften Implementierung repräsentiert das Steuerbit beim Multiplexer das höchstwertige Bit (MSB) eines Steuerworts, das eine gewünschte Phasenverschiebung repräsentiert. Das MSB des Steuerworts kann dem Multiplexer 514 als ein Steuerbit zum Implementieren einer zusätzlichen Verzögerung von einem halben Zyklus bereitgestellt werden, während wenigstens der verbleibende Abschnitt des Steuerworts einem Phaseninterpolator bereitgestellt wird (siehe P_Tx und P_Rx in 3), um eine entsprechende feine Phasenverschiebung zu erzeu gen, die dem Signal zugeordnet ist. Es ist klar, dass die Auflösung der Phasenverschiebung effektiv verdoppelt werden kann, indem der Bereich der feinen Phasenverschiebung auf einen halben Zyklus begrenzt wird und ein halber Zyklus der Verzögerung beim Abfallflankenregister hinzugefügt wird, wie hierin beschrieben ist.
6 veranschaulicht eine schematische graphische Darstellung eines beispielhaften Spreizspektrum-Radarsystems 600, das ein Präzisionszeitgebungssystem 610 gemäß einem Aspekt der vorliegenden Erfindung enthält. Es ist jedoch klar, dass diese Implementierung lediglich beispielhaft ist, um nur eine mögliche Verwendung des Präzisionszeitgebungssystems zu zeigen, und dass das Zeitgebungssystem der vorliegenden Erfindung in anderen Anwendungen angewendet werden kann. Das Präzisionszeitgebungssystem 610 stellt Sendertaktimpulse bereit, um einen Sender 615 entsprechend der Steuereingabe von einem Prozessor 620 anzusteuern. Der Sender 615 erzeugt ein geeignetes Radar-Signal entsprechend dem Taktimpuls und sendet das Signal über eine oder mehrere Sendeantennen 625. Die eine oder die mehreren Antennen 625 können Richtantennen sein, um Sendungen eines Radar-Impulses zu einem speziellen Bereich oder zu einem interessierenden Ziel zu erlauben. Es ist klar, dass der Prozessor 620 in der Weise arbeiten kann, dass er die Frequenz der gesendeten Impulse in Echtzeit schwanken lässt, um zu erlauben, dass sich die Frequenz der Impulse verändert. Demgemäß kann die vom Radar-System 600 gesendete Energie über einen gewünschten Bereich von Frequenzen gestreut werden. Es ist ferner klar, dass der Prozessor 620 die Verschiebung (z. B. die Verzögerung zwischen den Sende- und Empfangsimpulsen) anhand der Steuereingabe in das Präzisionszeitgebungssystem 610 ändern kann, um den Bereich des Radars zu ändern.
Eine oder mehrere Empfangsantennen 630 empfangen die Echos der durch die eine oder die mehreren Sendeantennen 625 abgestrahlten Signale und stellen die empfangenen Signale einem Empfänger 635 bereit. Der Empfänger 635 isoliert den nützlichen Anteil der empfangenen Echos als mehrere Abtastwerte entsprechend einem Empfängerreferenzsignal vom Präzisionszeitgebungssystem 610. Wie oben erörtert worden ist, ist das Empfängerreferenzsignal um eine gewünschte Periode verzögert, die als die Verschiebung des Radars bezeichnet wird, um die Ausbreitungszeit der Echos zu berücksichtigen. Ein Bereich für das Radar kann festgelegt werden, indem die Verschiebung eingestellt wird, wobei im Wesentlichen eine gewünschte Reiseentfernung für die Echos festgelegt wird. Es ist klar, dass gemäß der vorliegenden Erfindung die Verschiebung des Radars die Wiederholungsrate der Impulse übersteigen kann. Der Empfänger 635 gibt die Abtastwerte an den Prozessor 620 aus, der die empfangenen Signale analysiert, um die Position und/oder die Geschwindigkeit irgendwelcher Objekte im abgetasteten Bereich zu bestimmen. Die bestimmten Positionen und Geschwindigkeiten können über eine Anzeige oder eine andere Ausgabevorrichtung 640 einer menschlichen Bedienungsperson bereitgestellt werden. Die Fachleute auf dem Gebiet werden verschiedene Implementierungen der Sender und Empfänger und der Antennenstrukturen, die im Radar-System implementiert sein können, verstehen und erkennen.
In 7 ist eine Methodologie 700 gemäß einem Aspekt der vorliegenden Erfindung veranschaulicht. Während zum Zweck der Einfachheit der Erklärung eine Methodologie als seriell ausgeführt gezeigt und beschrieben ist, ist es selbstverständlich und klar, dass die vorliegende Erfindung nicht durch die gezeigte Reihenfolge eingeschränkt ist, wobei einige Aspekte gemäß der vorliegenden Erfindung in anderen Reihenfolgen und/oder gleichzeitig mit jenen, die hierin gezeigt und beschrieben sind, auftreten können. Außerdem müssen nicht alle gezeigten oder beschriebenen Merkmale notwendig sein, um eine Methodologie gemäß der vorliegenden Erfindung zu implementieren. Außerdem kann eine derartige Methodologie in Hardware (z. B. in einer oder mehreren integrierten Schaltungen), in Software (die z. B. in einem DSP oder einer ASIC ausgeführt wird) oder in einer Kombination aus Hardware und Software implementiert sein.
Die Methodologie 700 nach 7 kann verwendet werden, um eine präzise programmierbare Verzögerung auf einem Signalweg bereitzustellen. Die Methodologie 700 beginnt bei 702, wo ein Referenztaktsignal erzeugt wird. Bei 704 wird ein feiner Abschnitt der gewünschten Verzögerung in der Form einer Phasenverschiebung auf das Taktsignal angewendet. Die Phasenverschiebung kann z. B. von null bis zu einem vollen Taktzyklus variieren. Das phasenverschobene Signal wird dann bei 706 geteilt, um ein grobes Taktsignal und ein mittleres Taktsignal zu erzeugen. Wie es der Name angeben würde, besitzt das grobe Taktsignal eine niedrige zugeordnete Frequenz (z. B. 75 MHz) bezüglich der Frequenz des mittleren Taktsignals (z. B. 600 MHz). Es ist klar, dass das grobe Taktsignal auf mehreren Signalwegen wendet werden kann, so dass nicht jeder Signalweg ein derartiges Signal erfordert.
Bei 708 wird eine erste Eingabe in eine Grobregisterbank bereitgestellt. Die Eingabe wird einem Register in der Bank entsprechend einer gewünschten Anzahl von groben Taktzyklen der Verzögerung bereitgestellt. Falls z. B. die Periode des groben Takts etwa 13,3 Nanosekunden beträgt und die gewünschte Gesamtverzögerung für das Signal etwa 100 Nanosekunden beträgt, würden sieben grobe Taktzyklen der Verzögerung erwünscht sein, was eine grobe Verzögerung von etwa 93,3 Nanosekunden bereitstellt. Demgemäß würde die erste Eingabe einem Register bereitgestellt werden, das sieben Register vom Ende der Bank beabstandet ist, so dass die Eingabe das letzte Register nach sechs groben Taktzyklen erreichen würde, sobald die Registerbank freigegeben ist.
Bei 710 wird eine zweite Eingabe in eine Mittelregisterbank bereitgestellt. Die Eingabe wird einem Register in der Bank entsprechend einer gewünschten Anzahl von mittleren Taktzyklen der Verzögerung bereitgestellt. Die Mittelbank enthält jedoch im Allgemeinen eine Anzahl von Registern, die ausreichend ist, um ein Signal um einen groben Taktzyklus zu verzögern. Falls z. B. die Periode des groben Taktsignals 13,3 Nanosekunden beträgt und die Periode des mittleren Takts 1,67 Nanosekunden beträgt und die gewünschte Gesamtverzögerung für das Signal etwa 100 Nanosekunden beträgt, würde die Verwendung von sieben groben Taktzyklen der Verzögerung eine notwendige Verzögerung von etwa 6,67 Nanosekunden hinterlassen, dem äquivalent von vier Zyklen des mittleren Takts. Demgemäß würde das zweite Eingangswort einem Register bereitgestellt, das sich vier Register vom Ende der Bank befindet, so dass die Eingabe das letzte Register nach drei mittleren Taktzyklen erreichen würde, sobald die Registerbank freigegeben ist. Jede zusätzliche notwendige Verzögerung kann über die Phasenverschiebung im oben beschriebenen Referenzsignal bereitgestellt werden.
Bei 712 wird die Grobregisterbank mit einem Freigabesignal versehen, wobei die erste Eingabe an der ausgewählten Stelle in die Registerbank verschoben wird. Bei 714 wird die erste Eingabe während der gewünschten Anzahl von Zyklen des groben Taktsignals durch die Grobregisterbank getrieben und als ein Freigabesignal an das Mittelregister ausgegeben. Bei 716 empfängt die Mittelre gisterbank in Reaktion auf das Freigabesignal die zweite Eingabe an der ausgewählten Stelle. Die Eingabe wird während der gewünschten Anzahl von mittleren Taktzyklen durch die Mittelregisterbank getrieben und dann als die Ausgabe für den Signalweg bereitgestellt.
Bei 718 können die angewendete Phasenverschiebung und die Eintrittspositionen der ersten und zweiten Eingaben durch eine Systemsteuerung eingestellt werden, um für die nächste Eingabe eine andere Verzögerung bereitzustellen. Dies kann vor der Ausgabe der zweiten Eingabe vom Mittelregister ausgeführt werden. Die neuen Werte definieren im Wesentlichen eine Impulswiederholungsrate (PRR) für den Signalweg. Bei 720 wird das Ausgangssignal der Grobregisterbank als ein Freigabesignal bereitgestellt. Die Methodologie 700 kehrt dann zu 714 zurück, um eine weitere Signalwegausgabe zu erzeugen.
Das, was oben beschrieben worden ist, enthält beispielhafte Implementierungen der vorliegenden Erfindung. Es ist selbstverständlich nicht möglich, zum Zweck der Beschreibung der vorliegenden Erfindung jede denkbare Kombination der Komponenten oder Methodologien zu beschreiben, wobei aber ein Durchschnittsfachmann auf dem Gebiet erkennen wird, dass viele weitere Kombinationen und Permutationen der vorliegenden Erfindung möglich sind. Demgemäß ist vorgesehen, dass die vorliegende Erfindung alle derartigen Änderungen und Modifikationen umfasst.

Claims

Präzisionszeitgebungssystem (100; 200; 300), mit: einem Taktsignalgenerator (102; 202, 302), der ein Taktsignal erzeugt, gekennzeichnet durch einen ersten und einen zweiten Interpolator (206, 208; 306, 308), die mit dem Taktsignalgenerator gekoppelt sind, um ein erstes und ein zweites Taktsignal zu erzeugen; eine erste Grobregisterbank (106; 216; 318), die durch das erste Taktsignal angesteuert wird und auf einem ersten Signalweg eine erste Verzögerung erzeugt; eine erste Mittelregisterbank (106; 228; 328), die das erste Taktsignal und eine Ausgabe der ersten Grobregisterbank empfängt; eine zweite Grobregisterbank (108; 218; 320), die durch das mit dem ersten Taktsignal in Beziehung stehende zweite Taktsignal angesteuert wird und auf einem zweiten Signalweg eine zweite Verzögerung erzeugt; eine zweite Mittelregisterbank (108; 230; 330), die das zweite Taktsignal und eine Ausgabe der zweiten Grobregisterbank empfängt; und eine Systemsteuerung (104; 210; 310), die die erste und die zweite Bank von Grob- und Mittelregistern und den ersten und den zweiten Phaseninterpolator (206, 208; 306, 308) steuert, wodurch die erste und die zweite Mittelregisterbank zwei Systemausgangssignale (OUTPUT1, OUTPUT2; Tx OUTPUT, Rx OUTPUT) erzeugen.
System nach Anspruch 1, ferner mit: einem ersten Multiplexer (222; 322), der Laderegister der ersten Registerbank (216; 318) steuert, um die erste Verzögerung anhand einer ersten Steuereingabe (C_Tx) von der Systemsteuerung (210; 310) zu steuern; und einem zweiten Multiplexer (224; 324), der Laderegister der zweiteneinem zweiten Multiplexer (224; 324), der Laderegister der zweiten Registerbank (218; 320) steuert, um die zweite Verzögerung anhand einer zweiten Steuereingabe (C_Rx) von der Systemsteuerung (210; 310) zu steuern.
System nach Anspruch 1 oder 2, das ferner umfasst: eine dritte Registerbank, die durch ein drittes Taktsignal angesteuert wird und auf dem ersten Signalweg eine dritte Verzögerung erzeugt, um die erste Verzögerung durch die erste Registerbank freizugeben, wobei die dritte Verzögerung einen gröberen Verzögerungsbereich als die erste Verzögerung schafft; und eine vierte Registerbank, die durch ein drittes Taktsignal angesteuert wird und auf dem zweiten Signalweg eine vierte Verzögerung erzeugt, um die zweite Verzögerung durch die zweite Registerbank freizugeben, wobei die vierte Verzögerung einen gröberen Verzögerungsbereich als die zweite Verzögerung schafft.
System nach einem der Ansprüche 1–3, wobei das erste Taktsignal und das zweite Taktsignal im Wesentlichen die gleiche Frequenz haben und der zweite Taktzyklus in Bezug auf das erste Taktsignal phasenverschoben ist.
System nach einem der Ansprüche 1–4, wobei die zweite Registerbank (230; 330) mehrere in Reihe geschaltete Register enthält, wobei jedes der mehreren Register eine Verzögerung repräsentiert, die gleich einer Periode des zweiten Taktsignals ist, derart, dass die zweite Registerbank die zweite Verzögerung in einem Bereich von Verzögerungen erzeugen kann, der mit der Periode des zweiten Taktsignals und damit, welches der mehreren in Reihe geschalteten Register durch die Systemsteuerung (210; 310) ausgewählt wird, funktional in Beziehung steht.
System nach Anspruch 5, wobei die zweite Registerbank (330) ferner ein Abfallflankenregister (334) enthält, das anhand einer Abfallflanken-Steuereingabe (N_Px) von der Systemsteuerung (310) eine Verzögerung, die gleich der halben Periode des zweiten Taktsignals ist, erzeugt.
System nach Anspruch 6, wobei der erste Phaseninterpolator (306) anhand einer ersten Phasensteuereingabe (P_tx) von der Systemsteuerung (310) ein Signal von einem Referenztakt (304) verarbeitet, um in dem ersten Taktsignal eine gewünschte Phase zu erzeugen; und der zweite Phaseninterpolator (308) das Signal von dem Referenztakt (304) anhand einer zweiten Phasensteuereingabe (P_Rx) von der Systemsteuerung (310) verarbeitet, um in dem zweiten Taktsignal eine gewünschte Phase zu erzeugen, wobei der erste und der zweite Phaseninterpolator zwischen dem ersten und dem zweiten Taktsignal eine Verzögerung um einen halben Zyklus anwenden können, wobei durch das Abfallflankenregister (332, 334) anhand der Abfallflanken-Steuereingabe (N_Tx, N_Rx) wahlweise eine zusätzliche Verzögerung um einen halben Zyklus implementiert wird.
System nach Anspruch 7, wobei ein höchstwertiges Bit der zweiten Phasensteuereingabe den Abfallflanken-Steuereingang (N_Tx, N_Rx) definiert.
Radarsystem, das das Präzisionstaktgebungssystem (100; 200; 300) nach einem der Ansprüche 1–8 enthält.
System nach einem der Ansprüche 1–9, wobei der erste Signalweg ein Signal mit einer Impulswiederholungsrate bereitstellt und die Systemsteuerung (104; 210; 310) in der Weise arbeitet, dass die erste und die zweite Registerbank gesteuert werden, um zwischen dem ersten und dem zweiten Signalweg eine Verschiebung in einem Bereich bis zu einer Verschiebung, die die Impulswiederholungsrate des ersten Signalwegs übersteigt, zu erzeugen.
System nach Anspruch 1, wobei die erste Mittelregisterbank (228; 328) durch das erste Taktsignal angesteuert wird und in Reaktion auf ein erstes Freigabesignal auf dem ersten Signalweg einen Impuls erzeugt, der die erste Verzögerung in Bezug auf das erste Taktsignal hat; wobei die zweite Mittelregisterbank (230; 330) durch das zweite Taktsignal angesteuert wird und in Reaktion auf ein zweites Freigabesignal auf dem zweiten Signalweg einen Impuls erzeugt, der die zweite Verzögerung in Bezug auf das zweite Taktsignal hat; wobei die Taktquelle (202; 302) das dem ersten Signalweg zugeordnete erste Taktsignal, das dem zweiten Signalweg zugeordnete zweite Taktsignal und ein grobes Taktsignal bereitstellt; wobei die erste Grobregisterbank (216; 318), die durch das Grobtaktsignal angesteuert wird, das erste Freigabesignal für die erste Mittelregisterbank mit einer dritten Verzögerung in Bezug auf das Grobtaktsignal erzeugt; und wobei die zweite Grobregisterbank (218; 320), die durch das Grobtaktsignal angesteuert wird, das zweite Freigabesignal für die zweite Mittelregisterbank mit einer vierten Verzögerung in Bezug auf das Grobtaktsignal bereitstellt; und wobei die Systemsteuerung (210; 310) die erste und die zweite Mittelregisterbank und die erste und die zweite Grobregisterbank steuert, um die jeweiligen Perioden der ersten, der zweiten, der dritten und der vierten Verzögerung zu definieren.
System nach Anspruch 11, wobei der erste Phaseninterpolator (206; 306) anhand einer ersten Phasensteuereingabe (P_Tx) von der Systemsteuerung (210; 310) ein Signal von einem Referenztakt verarbeitet, um eine gewünschte Phase in dem ersten Taktsignal bereitzustellen; und der zweite Phaseninterpolator (208; 308) das Signal von dem Referenztakt anhand einer zweiten Phasensteuereingabe (P_Rx) von der Systemsteuerung (210; 310) verarbeitet, um eine gewünschte Phase in dem zweiten Taktsignal bereitzustellen.
System nach Anspruch 11 oder 12, wobei die Taktquelle (302) ferner umfasst: einen ersten Teiler (312) zum Verarbeiten eines Signals von einem Referenztakt mit einer ersten Frequenz, um das erste Taktsignal mit einer zweiten Frequenz zu erzeugen, die ein Bruchteil der ersten Frequenz ist; und einen zweiten Teiler (314) zum Verarbeiten des Signals von dem Referenztakt, um das zweite Taktsignal mit der zweiten Frequenz zu erzeugen.
System nach Anspruch 13, wobei der erste Teiler (312) und der zweite Teiler (314) phasenverriegelt sind, um eine konstante Phasenverschiebung zwischen dem ersten Taktsignal und dem zweiten Taktsignal aufrechtzuerhalten.
System nach einem der Ansprüche 11–14, wobei die zweite Mittelregisterbank (330) ferner ein Abfallflankenregister (334) aufweist, das anhand einer abfallenden Phasensteuereingabe (N_Rx) von der Systemsteuerung (310) eine Verzögerung erzeugt, die gleich der halben Periode des zweiten Taktsignals ist.
System nach einem der Ansprüche 11–15, wobei die erste Mittelregisterbank (328) ferner einen ersten Multiplexer (336) umfasst, der das Laden von Registern der ersten Registerbank (328) steuert, um anhand einer Steuereingabe (M_Tx) von der Systemsteuerung (310) die erste Verzögerung zu steuern, und die zweite Mittelregisterbank (330) ferner einen zweiten Multiplexer (328) umfasst, der das Laden von Registern der zweiten Registerbank (330) steuert, um die zweite Verzögerung anhand einer zweiten Steuereingabe (M_Rx) von der Systemsteuerung (310) zu steuern.
System nach Anspruch 16, ferner mit: einem dritten Multiplexer (322), der das Laden der Register der ersten Grobregisterbank (318) steuert, um die dritte Verzögerung anhand einer ersten Grobsteuereingabe (C_Tx) von der Systemsteuerung (310) zu steuern, wobei die dritte Verzögerung auf dem ersten Signalweg einen anderen Bereich einer inkrementellen Verzögerung als die erste Verzögerung bereitstellt; und einem vierten Multiplexer (324), der das Laden der Register der zweiten Grobregisterbank (320) steuert, um die vierte Verzögerung anhand einer zweiten Grobsteuereingabe (C_Rx) von der Systemsteuerung (310) zu steuern, wobei die vierte Verzögerung einen anderen Bereich einer inkrementellen Verzögerung auf dem zweiten Signalweg als die zweite Verzögerung bereitstellt.
System nach einem der Ansprüche 11–17, wobei der erste Signalweg ein Signal mit einer Impulswiederholungsrate bereitstellt, wobei die Systemsteuerung die erste, die zweite, die dritte und die vierte Verzögerung definiert, um eine Verschiebung zwischen dem ersten und dem zweiten Signalweg in einem Bereich bis zu einer Verschiebung, die die Impulswiederholungsrate des ersten Signalwegs übersteigt, zu erzeugen.
Verfahren zum Erzeugen von Präzisionszeitgebungssignalen, das umfasst: Erzeugen eines ersten und eines zweiten Taktsignals; Vorsehen einer ersten Eingabe für eine ausgewählte Stelle einer ersten Grobregisterbank, die einen Teil eines ersten Signalwegs bildet, um eine entsprechende erste Verzögerung zu definieren; Vorsehen einer zweiten Eingabe für eine ausgewählte Stelle einer zweiten Grobregisterbank, die einen Teil eines zweiten Signalwegs bildet, um eine entsprechende zweite Verzögerung zu definieren; Ansteuern der ersten Grobregisterbank mit dem ersten Taktsignal, um die erste Eingabe durch die erste Grobregisterbank zu verschieben, um eine dem ersten Signalweg zugeordnete Ausgabe bereitzustellen; Ansteuern der zweiten Grobregisterbank mit dem zweiten Taktsignal, das mit dem ersten Taktsignal in Beziehung steht, um die zweite Eingabe durch die zweite Grobregisterbank zu verschieben, um eine dem zweiten Signalweg zugeordnete Ausgabe bereitzustellen; Vorsehen des ersten Taktsignals und der Ausgabe der ersten Grobregisterbank für eine erste Mittelregisterbank; Vorsehen des zweiten Taktsignals und der Ausgabe der zweiten Grobregisterbank für eine zweite Mittelregisterbank; und Steuern der ersten und der zweiten Bänke von Grob- und Mittelregistern und Einstellen der Phase des ersten und des zweiten Taktsignals, wodurch die erste und die zweite Mittelregisterbank zwei Systemausgangssignale erzeugen.
Verfahren nach Anspruch 19, das ferner das Verschieben einer Phase des zweiten Taktsignals in Bezug auf eine Phase des ersten Taktsignals, derart, dass das zweite Taktsignal dem ersten Taktsignal um eine gewünschte Phase hinterhereilt, umfasst.
Verfahren nach Anspruch 19 oder 20, das ferner umfasst: Erzeugen eines dritten Taktsignals aus dem Referenzsignal; Vorsehen einer dritten Eingabe für eine ausgewählte Stelle einer dritten Bank von Schieberegistern, die einen Teil des ersten Signalwegs bilden, um eine entsprechende dritte Verzögerung zu definieren, die gröber als die erste Verzögerung ist; Vorsehen einer vierten Eingabe für eine ausgewählte Stelle einer vierten Bank von Schieberegistern, die einen Teil des zweiten Signalwegs bilden, um eine entsprechende vierte Verzögerung zu definieren, die gröber als die zweite Verzögerung ist; Ansteuern der dritten Bank von Schieberegistern mit dem dritten Signaltakt, um die dritte Eingabe durch die erste Bank von Schieberegistern zu verschieben, um ein Freigabesignal für die erste Bank von Schieberegistern zu schaffen; und Ansteuern der vierten Bank von Schieberegistern mit dem dritten Signaltakt, um die zweite Eingabe durch die zweite Bank von Schieberegistern zu verschieben, um ein Freigabesignal für die zweite Bank von Schieberegistern zu schaffen.
Verfahren nach Anspruch 21, das ferner das dynamische Programmieren der ersten, der zweiten, der dritten und der vierten Verzögerung umfasst, um eine Verschiebung zwischen Signalen an den Ausgängen des ersten und des zweiten Signalwegs zu erzeugen, die sich von Null bis zu einem Betrag ändert, der eine Impulswiederholungsrate für den ersten Signalweg übersteigt.
Verfahren nach einem der Ansprüche 19–22, das ferner das Erzeugen der jeweiligen Ausgaben des ersten und des zweiten Signalwegs als Präzisionszeitgebungsimpulse für ein Spreizspektrum-Radar umfasst.