DE602004021796D1 - Vorrichtung und Verfahren zum Steuern von Adressumsetzungspufferspeicher - Google Patents

Vorrichtung und Verfahren zum Steuern von Adressumsetzungspufferspeicher

Info

Publication number
DE602004021796D1
DE602004021796D1 DE602004021796T DE602004021796T DE602004021796D1 DE 602004021796 D1 DE602004021796 D1 DE 602004021796D1 DE 602004021796 T DE602004021796 T DE 602004021796T DE 602004021796 T DE602004021796 T DE 602004021796T DE 602004021796 D1 DE602004021796 D1 DE 602004021796D1
Authority
DE
Germany
Prior art keywords
buffer memory
address translation
translation buffer
controlling address
controlling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE602004021796T
Other languages
English (en)
Inventor
Masanori Doi
Iwao Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE602004021796D1 publication Critical patent/DE602004021796D1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
DE602004021796T 2004-07-27 2004-11-30 Vorrichtung und Verfahren zum Steuern von Adressumsetzungspufferspeicher Active DE602004021796D1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004219234A JP4297846B2 (ja) 2004-07-27 2004-07-27 アドレス変換バッファ制御装置およびアドレス変換バッファ制御方法

Publications (1)

Publication Number Publication Date
DE602004021796D1 true DE602004021796D1 (de) 2009-08-13

Family

ID=34930857

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004021796T Active DE602004021796D1 (de) 2004-07-27 2004-11-30 Vorrichtung und Verfahren zum Steuern von Adressumsetzungspufferspeicher

Country Status (4)

Country Link
US (1) US7380097B2 (de)
EP (1) EP1622034B1 (de)
JP (1) JP4297846B2 (de)
DE (1) DE602004021796D1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7774658B2 (en) * 2007-01-11 2010-08-10 Hewlett-Packard Development Company, L.P. Method and apparatus to search for errors in a translation look-aside buffer
WO2008155851A1 (ja) * 2007-06-20 2008-12-24 Fujitsu Limited 演算処理装置、エントリ制御プログラムおよびエントリ制御方法
US8726248B2 (en) * 2008-06-12 2014-05-13 Oracle America, Inc. Method and apparatus for enregistering memory locations
US8122308B2 (en) * 2008-06-25 2012-02-21 Intel Corporation Securely clearing an error indicator
JP5579003B2 (ja) * 2010-09-22 2014-08-27 三菱重工業株式会社 アドレス変換検査装置、中央処理演算装置、及びアドレス変換検査方法
US9135092B2 (en) 2012-02-02 2015-09-15 International Business Machines Corporation Multicast message filtering in virtual environments
US10740029B2 (en) * 2017-11-28 2020-08-11 Advanced Micro Devices, Inc. Expandable buffer for memory transactions
US11157191B2 (en) * 2019-04-26 2021-10-26 Dell Products L.P. Intra-device notational data movement system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727482A (en) * 1983-08-30 1988-02-23 Amdahl Corporation Apparatus for enhancing searches of data tables
JPH0322057A (ja) 1989-06-19 1991-01-30 Nec Corp 情報処理装置
US6356989B1 (en) 1992-12-21 2002-03-12 Intel Corporation Translation lookaside buffer (TLB) arrangement wherein the TLB contents retained for a task as swapped out and reloaded when a task is rescheduled
JPH06259329A (ja) 1993-03-09 1994-09-16 Hitachi Ltd アドレス変換機構を備えた情報処理装置
US6542991B1 (en) 1999-05-11 2003-04-01 Sun Microsystems, Inc. Multiple-thread processor with single-thread interface shared among threads
US6718494B1 (en) 2000-12-22 2004-04-06 Intel Corporation Method and apparatus for preventing and recovering from TLB corruption by soft error

Also Published As

Publication number Publication date
EP1622034A2 (de) 2006-02-01
JP4297846B2 (ja) 2009-07-15
JP2006039968A (ja) 2006-02-09
US20060026380A1 (en) 2006-02-02
EP1622034A3 (de) 2006-11-02
US7380097B2 (en) 2008-05-27
EP1622034B1 (de) 2009-07-01

Similar Documents

Publication Publication Date Title
DE602005017318D1 (de) Verfahren und Vorrichtung zum Bereitstellen von Entwurfsdaten
DE602006008553D1 (de) Vorrichtung und Verfahren zum Fördern von Werkstücken
DE112006004263A5 (de) Verfahren und Vorrichtung zum Stapeln von DRAMS
DE602006021122D1 (de) Vorrichtung und Verfahren zum automatischen Setzen von Verriegelungen zwischen Robotern
DE602004015615D1 (de) Einrichtung und verfahren zum verarbeiten von banknoten
DE602005007913D1 (de) Verfahren und system zum zementieren von bohrlöchern ohne futterrohre
DE602004029113D1 (de) Vorrichtung und Verfahren zum Verwalten von Artikeln
DE602006012823D1 (de) Vorrichtung und verfahren zum neusynthetisieren von signalen
DE602005012917D1 (de) Verfahren und Vorrichtung zum Umformen
DE502006004140D1 (de) Vorrichtung und verfahren zum befüllen von behältern
DE602006019769D1 (de) Verfahren und gerät zum falten von artikeln
DE602006003496D1 (de) Vorrichtung und Verfahren zum Trocknen von Wäsche
DE602006020007D1 (de) Verfahren und Vorrichtung zum Bearbeiten von zurückgeschicktem Postgut
DE102005033305A8 (de) Werkzeug und Verfahren zum Bearbeiten von Geröll
DE112007003786A5 (de) Verfahren und Vorrichtung zum Durchführen von Auswahl-Operationen
DE602005012045D1 (de) Verfahren und Vorrichtung zum Befördern von Werkstücken
DE602005000770D1 (de) Verfahren und Einrichtung zum Recycling von Inertgasen
DE602004021796D1 (de) Vorrichtung und Verfahren zum Steuern von Adressumsetzungspufferspeicher
ATA17882003A (de) Verfahren und vorrichtung zum erwärmen von hohlkörpern
DE60330487D1 (de) Vorrichtung und verfahren zum beschichten des auss
DE112007002256A5 (de) Heizvorrichtung und Verfahren zum Heizen von Gegenständen
DE502006007919D1 (de) Verfahren und vorrichtung zum festwalzen von kurbelwellen
DE602006018415D1 (de) System und Verfahren zum Ummanteln von Fäden
DE502006000666D1 (de) Verfahren und Vorrichtung zum Sichern individueller Einstellungsdaten
DE602005003378D1 (de) Vorrichtung und Verfahren zum Biegen von Profilen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE