DE4420123A1 - Speicherbankumschalteinrichtung - Google Patents
SpeicherbankumschalteinrichtungInfo
- Publication number
- DE4420123A1 DE4420123A1 DE19944420123 DE4420123A DE4420123A1 DE 4420123 A1 DE4420123 A1 DE 4420123A1 DE 19944420123 DE19944420123 DE 19944420123 DE 4420123 A DE4420123 A DE 4420123A DE 4420123 A1 DE4420123 A1 DE 4420123A1
- Authority
- DE
- Germany
- Prior art keywords
- address
- memory
- bank
- switching device
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1647—Handling requests for interconnection or transfer for access to memory bus based on arbitration with interleaved bank access
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Executing Machine-Instructions (AREA)
Description
Die Erfindung geht aus von einer Speicherbankumschaltein
richtung nach der Gattung des Hauptanspruchs. Es ist schon
eine Speicherbankumschalteinrichtung aus dem Fachbuch Herwig
Feichtinger "Arbeitsbuch Mikrocomputer", Franzis-Verlag,
2. Auflage, 1987, Seite 244 und 245 bekannt. Darin wird be
schrieben, daß bei einem Mikroprozessor, der 16 Adresslei
tungen besitzt, nur 64 kByte Speicher angesprochen werden
können. Für den Fall, daß der Rechner mehr Speicher an
sprechen soll, wird vorgeschlagen, eine zweite Speicherbank
mit beispielsweise nochmals 32 kBbyte zu implementieren und
die Auswahl der Speicherbänke mit Hilfe einer I/O-Port-Lei
tung zu treffen.
Die Unterscheidung von Speicherbänken mit Hilfe der
Port-Umschaltung besitzt jedoch den Nachteil, daß die
I/O-Port-Umschaltung entweder nur sehr langsam vonstatten
geht oder aber nicht mit einer genau vorhersehbaren Zeit ab
geschlossen ist, so daß eine längere Wartezeit für den
Mikroprozessor entsteht, bis sichergestellt ist, daß die
Port-Umschaltung auch erfolgt ist. In diesem Fall kann der
Mikroprozessor also nicht sofort nach Umschaltung des Ports
auf die neue Speicherbank zugreifen und muß daher einige
Wartezyklen einlegen.
Die erfindungsgemäße Speicherbankumschalteinrichtung mit den
kennzeichnenden Merkmalen des Hauptanspruchs hat demgegen
über den Vorteil, daß eine funktionssichere, vom Mikro
rechner-Timing gesteuerte Speicherbankumschaltung möglich
wird. Nach der Umschaltung sind keine zusätzlichen
Warte-Zyklen erforderlich. Als weiterer Vorteil ist anzu
sehen, daß die erfindungsgemäße Speicher
bank-Umschalteinrichtung eine Vielzahl von Speicherbänken in
den vom Mikrorechner ansprechbaren Adreßbereich einblenden
kann, ohne daß ein allzu großer Schaltungsaufwand entsteht.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind
vorteilhafte Weiterbildungen und Verbesserungen der im
Hauptanspruch angegebenen Speicherbankumschalteinrichtung
möglich. Besonders vorteilhaft ist, daß die Speicherbankum
schalteinrichtung eine Schaltlogik aufweist, die mindestens
eine Adreßleitung des Adreßbus überwacht. Sie gibt ein
Signal ab, wenn ein bestimmter Buspegel an der mindestens
einen Adreßleitung anliegt. Das Signal dient zur Betätigung
einer Umschalteinrichtung, die daraufhin zur Auswahl einer
anderen Speicherbank bestimmte Adreßleitungen des Speichers
mit jeweils einem vordefinierten Bitpegel belegen. Dadurch
ist eine einfache Erkennung des Zugriffs des Mikrorechners
auf den Bank-Adreßbereich des Speichers möglich.
Weiterhin vorteilhaft ist, daß der Schaltlogik ein Zwischen
speicher vorgeschaltet ist, indem der Zustand der mindestens
einen überwachten Adreßleitung synchronisiert mit dem Auf
treten eines Adressengültigkeitssignals eingespeichert wird.
Dadurch wird auf einfache Art eine Synchronisierung des Um
schaltvorgangs der Umschalteinrichtung mit dem Auftreten des
Adressengültigkeitssignals erreicht.
Ebenfalls vorteilhaft ist, daß die vordefinierten Bitpegel
in einem mit der Umschalteinrichtung in Verbindung stehenden
Register eingespeichert sind, wobei die Einspeicherung in
das Register vor dem eigentlichen Zugriff auf den Bank
adreßbereich in einem separaten Schreibvorgang erfolgt.
Dieser Schreibvorgang in das Register läuft wie bei einem
normalen Speicherzugriff ab, es existiert somit ein festes
Timing für diesen Speichervorgang. Der Mikrorechner kann
nach dem Schreibvorgang ohne die Einlegung von Wartezyklen
direkt auf den Bank-Adreßbereich zugreifen.
Darüber hinaus vorteilhaft ist, daß zwischen dem Register
und der Umschalteinrichtung ein Zwischenspeicher vorgesehen
ist, der mit Auftreten des Adressengültigkeitssignals bei
dem Zugriff auf den Bank-Adreßbereich des Speichers die
Speicherzustände des Registers übernimmt und der Umschalt
einrichtung zur Verfügung stellt. Hierdurch ist auf einfache
Art gewährleistet, daß die neue Speicherbank synchronisiert
mit dem Auftreten des Adressengültigkeitssignals über die
Umschalteinrichtung angewählt wird.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung
dargestellt und in der nachfolgenden Beschreibung näher er
läutert. Es zeigen
Fig. 1 den Adreßraum eines Mikro
rechners, der 16 Adreßleitungen aufweist und die Aufteilung
dieses Adreßraums in einen direkten Zugriffsbereich und ei
nen Bank-Zugriffsbereich und Fig. 2 ein Blockschaltbild der
erfindungsgemäßen Speicherbankumschalteinrichtung und deren
Anschluß an einen Mikrorechner und einen zugehörigen
Speicher.
Sehr häufig besitzen Mikrorechner 16 Adreßleitungen. Sie
können damit 65 536 verschiedene Speicherplätze ansprechen.
Im folgenden wird davon ausgegangen, daß ein Mikrorechner
mit 16 Adreßleitungen vorhanden ist, der Speicherworte mit
einer Wortbreite von 8 Bit (1 Byte) verarbeiten kann. Für
solch einen Mikrorechner ist in Fig. 1 der Adreßraum dar
gestellt. Die niederwertigste Adresse beträgt in hexadezi
maler Schreibweise 0000H und die höchstwertige Adresse be
trägt in hexadezimaler Schreibweise FFFFH. Mit Hilfe dieses
Adreßraums kann der Mikrorechner also einen 64 kByte großen
Speicher adressieren. Für das hier betrachtete Ausführungs
beispiel ist der Adreßraum in einen direkten Adreßbereich
1 und einen Bankadreßbereich 2 eingeteilt. In hexadezimaler
Schreibweise reicht der direkte Adreßbereich von 0000H bis
BFFFH. Der Bank-Adreßbereich 2 wird durch die Adressen
C000H bis FFFFH angesprochen. Der direkte Adreßbereich
weist damit eine Größe von 48 kByte Speicherplatz auf,
während der Bank-Adreßbereich eine Größe von 16 kByte
Speicherplatz aufweist.
Der erwähnte Mikrorechner arbeitet im Ausführungsbeispiel
mit einem Speicher zusammen, der über 256 kBbyte Speicher
platz verfügt. Somit weist der Speicher 18 Speicheradreßan
schlüsse auf. Damit der Mikrorechner mit einem so großen
Speicher zusammenarbeiten kann, ist eine Speicherbankum
schalteinrichtung erforderlich. Durch die Speicherbankum
schalteinrichtung können verschiedene 16 kBbyte große Spei
cherbänke in den Adreßbereich C000H bis FFFFH eingeblendet
werden. Bei einem 256 kByte großen Speicher können dann so
mit 13 unterschiedliche 16 Kilobyte große Speicherbänke in
diesen Adreßbereich eingeblendet werden.
In Fig. 2 bezeichnet die Bezugszahl 10 den Mikrorechner.
Die Bezugszahl 11 bezeichnet den Speicher und die Bezugszahl
14 die Speicherbankumschalteinrichtung. Im Ausführungsbei
spiel ist daran gedacht, daß der Speicher 11 als einzelnes
EPROM ausgeführt ist. Selbstverständlich könnte jedoch der
Speicher auch teilweise als ROM, RAM, und EPROM ausgebildet
sein. Der Mikrorechner ist ein handelsüblicher Mikrorechner,
der z. B. für den Einsatz in Kraftfahrzeugsteuergeräten aus
gelegt ist. Als Beispiel solcher Mikrorechner werden die
Typen 8096 und 80C196 der Firma Intel genannt. Als Besonder
heit weist der Mikrorechner 10 einen gemultiplexten
Daten/Adress-Bus auf. Es werden also Daten und Adressen über
denselben Bus zu dem Speicher übertragen. Dazu weist der
Mikrorechner eine besondere Steuerleitung ALE auf. Wenn über
diese Leitung ein High-Impuls übertragen wird, bedeutet
dies, daß die an dem Daten/Adreß-Bus anliegenden Signale
gültige Adressen darstellen. Die Steuerleitung ALE wird
nachfolgend als Adressengültigkeitssteuerleitung bezeichnet.
Mit der Bezugszahl 12 ist ein Teil des Daten/Adreß-Bus be
zeichnet. Und zwar handelt es sich um die
Daten/Adreß-Leitungen AD0 . . . AD7 und A8 . . . A13. Der Teil
12 des Daten/Adreß-Bus ist mit den Speicheradreßeingängen
E0 . . . E13 des Speichers 11 verbunden. Die
Daten/Adreß-Leitungen AD0 . . . AD7 sind zusätzlich mit den
Dateneingängen D0 . . . D7 des Speichers 11 verbunden. Der
Teil 12 des Daten/Adreß-Bus ist aber auch an die Speicher
bankumschalteinrichtung 14 angeschlossen. Und zwar führt der
Teil 12 des Daten/Adreß-Bus zu einem Register 17. Zu dem
Register 17 führen zusätzlich die Adreßleitungen A14 und
A15 des Mikrorechners 10 sowie die Adressengültigkeits
steuerleitung ALE und die Schreibzugriffs-Steuerleitung WR
des Mikrorechners 10. Die beiden Steuerleitungen ALE und WR
sind Teil des Steuerbus 13, der von dem Mikrorechner 10 zum
Speicher 11 geschaltet ist.
Von dem Register 17 führen vier Verbindungsleitungen zu
einem Zwischenspeicher 18. An den Zwischenspeicher 18 ist
ebenfalls die Adressengültigkeitssteuerleitung ALE herange
führt. Von dem Zwischenspeicher 18 gehen seinerseits vier
Verbindungsleitungen zu einer Umschalteinrichtung 19. Die
Verbindungsleitungen sind dabei an die Eingänge I5 . . . I8
der Umschalteinrichtung 19 angeschlossen. An die Eingänge I3
und I4 der Umschalteinrichtung 19 sind die Adreßleitungen
A15 und A14 herangeführt. Die Eingänge I1 und I2 der Um
schalteinrichtung 19 sind mit einem festen Low-Potential be
aufschlagt. Die Umschalteinrichtung 19 weist vier Ausgänge
O1 . . . O4 auf. Von diesen führen Verbindungsleitungen zu den
Speicheradreßeingängen E17 . . . E14 des Speichers 11. Die
Adreßleitungen A14 und A15 des Mikrorechners 10 sind mit
einem zweiten Zwischenspeicher 15 verbunden. An den
Zwischenspeicher 15 ist ebenfalls die Adressengültigkeits
steuerleitung ALE herangeführt. Der Zwischenspeicher 15 ist
über zwei Verbindungsleitungen mit einer Schaltlogik 16 ver
bunden. Von der Schaltlogik 16 führt eine Ausgangsleitung
CSBI zu der Umschalteinrichtung 19. Die Umschalteinrichtung
19 ist als Vierkanal-Multiplexer ausgebildet. Solange an dem
Steuereingang S1 der Umschalteinrichtung 19 kein High-Pegel
anliegt, ist der Eingang I1 der Umschalteinrichtung 19 mit
dem Ausgang O1, der Eingang I2 mit dem Ausgang O2, der Ein
gang I3 mit dem Ausgang O3 und der Eingang I4 mit dem Aus
gang O4 der Umschalteinrichtung 19 verbunden. Sobald über
die Schaltlogik 16 ein High-Signal an den Steuereingang S1
der Umschalteinrichtung 19 angelegt wird, wird der Eingang
I5 mit dem Ausgang O1, der Eingang I6 mit dem Ausgang O2,
der Eingang I7 mit dem Ausgang O3 und der Eingang I8 mit dem
Ausgang O4 verbunden. Diese Umschaltung erfolgt immer dann,
wenn der Mikrorechner 10 auf den Bank-Adreßbereich 2 zu
greift. Nur in diesem Fall liegt dann nämlich an den Adreß
leitungen A14 und A15 gleichzeitig High-Potential an. Der
Pegel der Adreßleitungen A14 und A15 wird mit dem Auftreten
eines High-Signals auf der Adressengültigkeitsleitung ALE in
den zweiten Zwischenspeicher 15 übernommen. Er steht dann
gleichzeitig auch der Schaltlogik 16 zur Verfügung. Die
Schaltlogik 16 ist im einfachsten Fall als UND-Gatter ausge
führt. Sie liefert nur dann an ihrem Ausgang High-Pegel,
wenn beide Adreßleitungen A14 und A15 High-Pegel führen. In
diesem Fall wird die Umschalteinrichtung 19 betätigt und die
Verbindung der Eingänge I5 . . . I8 mit den Ausgängen
O1 . . . O4 hergestellt. Mit dem Auftreten des Adressengültig
keitssignals ALE bei dem gleichen Speicherzugriff werden die
Einträge in dem Register 17 in den Zwischenspeicher 18 über
nommen und stehen damit an den Eingängen I5 . . . I8 der Um
schalteinrichtung 19 an und werden damit zu den Spei
cheradreßeingängen E17 . . . E14 durchgelassen. Je nach Ein
tragung in dem vier Bit breiten Register 17 wird damit eine
der 16 möglichen 16 kByte großen Speicherbänke adressiert.
Der eigentliche Speicherplatz innerhalb der einzelnen Spei
cherbänke wird dann über die an den Speicheradreßeingängen
E0 . . . E13 anliegenden Pegel ausgewählt. Zur Speicherbankum
schaltung muß also zuerst in das Register 17 über einen
separaten Schreibzugriff eine der gewünschten Speicherbank
entsprechende Bitkombination eingetragen werden. Erst mit
dem nächsten Zugriff auf den Bank-Adreßbereich 2 erfolgt
dann die eigentliche Umschaltung der Speicherbank. Das
Register 17 wird über eine bestimmte Adresse des Adreßraums
des Mikroprozessors angesprochen. Zweckmäßigerweise wird
diese Adresse aus dem direkten Adreßbereich ausgewählt. Die
zugehörige Adresse darf dann nicht anderweitig verwendet
werden, d. h., das Einträge unter dieser Adresse in den
Speicher 11 unterbleiben müssen. Der Speicherraum im Spei
cher 11 wird damit um ein Byte verringert.
Die Komponenten der Speicherbankumschalteinrichtung 14
können auf einem separaten Mikrochip, z. B. auf einem kun
denspezifischen Schaltkreis untergebracht sein.
Die erfindungsgemäße Speicherbankumschalteinrichtung 14 ist
nicht auf das hier vorgestellte Ausführungsbeispiel be
schränkt. Es kann z. B. eine andere Einteilung des Adreß
raumes des Mikrorechners 10 vorgenommen werden. Der
Bank-Adreßbereich kann dabei an anderer Stelle innerhalb
des Adreßraumes eingerichtet sein. Auch die Größe des
Bank-Adreßbereiches kann variiert sein. Dementsprechend
müssen dann auch die Komponenten der Speicherbankumschalt
einrichtung 14 angepaßt werden.
Claims (5)
1. Speicherbankumschalteinrichtung für einen Mikrorechner,
der über einen im Multiplex betreibbaren Daten/Adreß-Bus
mit einem Speicher verbindbar ist, wobei der Adreßbereich
des Mikrorechners in einen direkten Adreßbereich und einen
Bank-Adreßbereich eingeteilt ist, dadurch gekennzeichnet,
daß die Speicherbank-Umschaltung synchronisiert mit dem Auf
treten eines Adressengültigkeits-Signals (ALE) des Mikro
rechners (10) bei einem Zugriff des Mikrorechners (10) auf
den Bank-Adreßbereich (2) erfolgt.
2. Speicherbankumschalteinrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß zur Erkennung des Zugriffs auf den
Bank-Adreßbereich (2) eine Schaltlogik (16) vorgesehen ist,
die mindestens eine Adreßleitung (A14, A15) des Da
ten/Adreß-Bus überwacht und ein Signal (CSBI) abgibt, wenn
ein bestimmter Buspegel an der mindestens einen Adreßlei
tung (A14, A15) anliegt und daß das Signal (CSBI) zur Be
tätigung einer Umschalteinrichtung (19) dient, die daraufhin
zur Auswahl einer anderen Speicherbank bestimmte Spei
cheradreßeingänge (E14 . . . E17) des Speichers (11) mit je
weils einem vordefinierten Bitpegel belegt.
3. Speicherbankumschalteinrichtung nach Anspruch 2, dadurch
gekennzeichnet, daß die vordefinierten Bitpegel einem mit
der Umschalteinrichtung (19) in Verbindung stehenden
Register (17) eingespeichert sind und daß die Einspeicherung
in das Register (17) vor dem eigentlichen Zugriff auf den
Bank-Adreßbereich (2) durch einen separaten Schreibvorgang
in das Register (17) erfolgt.
4. Speicherbankumschalteinrichtung nach Anspruch 2 oder 3,
dadurch gekennzeichnet, daß der Schaltlogik (16) ein
Zwischenspeicher (15) vorgeschaltet ist, in den der Zustand
der mindestens einen Adreßleitung (A14, A15) bei Auftreten
des Adressengültigkeits-Signals (ALE) einspeicherbar ist.
5. Speicherbankumschalteinrichtung nach einem der Ansprüche
2 bis 4, dadurch gekennzeichnet, daß zwischen dem Register
(17) und der Umschalteinrichtung (19) ein weiterer Zwischen
speicher (18) vorgesehen ist, der mit Auftreten des
Adreßngültigkeits-Signals (ALE) bei dem Zugriff auf den
Bank-Adreßbereich (2) die Speicherzustände des Registers
(17) übernimmt und der Umschalteinrichtung (19) zur Verfü
gung stellt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944420123 DE4420123B4 (de) | 1994-06-09 | 1994-06-09 | Speicherbankumschalteinrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944420123 DE4420123B4 (de) | 1994-06-09 | 1994-06-09 | Speicherbankumschalteinrichtung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4420123A1 true DE4420123A1 (de) | 1995-12-14 |
DE4420123B4 DE4420123B4 (de) | 2007-06-06 |
Family
ID=6520149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944420123 Expired - Lifetime DE4420123B4 (de) | 1994-06-09 | 1994-06-09 | Speicherbankumschalteinrichtung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4420123B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1310908A2 (de) * | 2001-11-13 | 2003-05-14 | Daesung Digital Tech Co., Ltd. | Tragbares Speichermedium basierend auf USB |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5255382A (en) * | 1990-09-24 | 1993-10-19 | Pawloski Martin B | Program memory expander for 8051-based microcontrolled system |
-
1994
- 1994-06-09 DE DE19944420123 patent/DE4420123B4/de not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1310908A2 (de) * | 2001-11-13 | 2003-05-14 | Daesung Digital Tech Co., Ltd. | Tragbares Speichermedium basierend auf USB |
EP1310908A3 (de) * | 2001-11-13 | 2005-01-19 | Daesung Digital Tech Co., Ltd. | Tragbares Speichermedium basierend auf USB |
Also Published As
Publication number | Publication date |
---|---|
DE4420123B4 (de) | 2007-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69934401T2 (de) | Datenerfassungssystem mit mitteln zur analyse und zum abspeichern in echtzeit | |
DE4019135C2 (de) | Serieller Speicher auf RAM-Basis mit parallelem Voraus-Lesen und Verfahren zum Speichern von Datenelementen in eine serielle Speichervorrichtung | |
EP0030007A2 (de) | Integrierter Speicherbaustein mit wählbaren Betriebsfunktionen | |
DE2364254B2 (de) | Schaltungsanordnung fuer datenverarbeitende geraete | |
DE2718551B2 (de) | ||
DE3911721C2 (de) | ||
DE2064473C3 (de) | Schaltung zur Bestimmung der Adresse einer in einem Speicher einer Datenverarbeitungsanlage enthaltenden, gesuchten Information | |
DE2508716A1 (de) | Pruefmodul fuer komplexes pruefsystem | |
DE3501903A1 (de) | Im pipelinebetrieb arbeitende datenverarbeitungseinrichtung | |
DE2636788C3 (de) | Datenspeicher für Datensichtgeräte | |
DE4420123A1 (de) | Speicherbankumschalteinrichtung | |
DE2527236C3 (de) | Anordnung zum Einsetzen von Daten in ein Register | |
DE4032044C2 (de) | Ansteuerschaltungsanordnung für ein Datenverarbeitungssystem mit mehreren Bildschirmeinheiten | |
DE10107102B4 (de) | Verfahren und Anordnung zur Instruktionswortgenerierung bei der Ansteuerung von Funktionseinheiten in einem Prozessor | |
EP0262636B1 (de) | Schaltungsanordnung zum Auswählen und/oder Ausrichten von Dateneinheiten in Datenverarbeitungsanlagen | |
DE2630711A1 (de) | Speichersteuersystem | |
DE2165590C3 (de) | Datenverarbeitungsanordnung zur Verarbeitung mehrerer Folgen von Datenelementen | |
DE2714314A1 (de) | Datenverarbeitende vorrichtung mit einem datenspeicher | |
DE2702586B2 (de) | Schaltungsanordnung zum Steuern des Speicherzugriffs bei einem Rechner | |
DE2314070C3 (de) | Verfahren und Schaltungsanordnung zum Erstellen der Einträge eines Kettungslistenspeichers in einem Verfahren und einer Schaltungsanordnung zum Durchfuhren von sequentiell ablaufenden Eingabe-/Ausgabeoperationen bei einer mit virtueller Adressierung arbeitenden Datenverarbeitungsanlage | |
DE3400311C1 (de) | Datenverarbeitungseinrichtung mit einem Prozessor | |
DE3824306A1 (de) | Mikroprozessor mit seriellem datenbus und signalleitung(en) zur ermittlung der datenlaenge | |
DE2047144C3 (de) | Nach dem Koinzidenzprinzip arbeitende Speicheranordnung mit Schnellsteuerung | |
DE2247929A1 (de) | Festwertspeicher-simulator | |
DE1774863A1 (de) | Verfahren und Anordnung zur Sicherung von Woertern in einem Speicher einer Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G06F 12/06 |
|
8364 | No opposition during term of opposition | ||
R071 | Expiry of right | ||
R071 | Expiry of right |