DE1774863A1 - Verfahren und Anordnung zur Sicherung von Woertern in einem Speicher einer Datenverarbeitungsanlage - Google Patents

Description

BU.RUOUGHS COHPORiTIOK, eine Gesellschaft nach den Gesetzen der, Staates Michigan, Detroit, Staat Michigan (V.St.A.)

Vorfahreil und Anordnung au:c Sicherung von 'Vörtern in oinsm Speicher einer Datenverarbeitungsanlage

Die Erfindung betrifft ein Verfahren und eine Anordnung zur Sicherung von '.70'rtern gegen unbeabsichtigtes Überschreiben in einem Speicher einer Datenverarbeitungsanlage.

In Datenverarbeitungsanlagen, in denen mit mehreren Programmen gearbeitet wird, besteht häufig die Gefahr, daß eic Teil eines Spsichors, der einem Programm vorbehalten bleiben 30.11=. von einem anderen Programm mitbenutzt wird, Wenn z«B, in einem Programmablauf versucht vrird, Daten in einer Speichsrstalle zu speichern, die schon unverletzbare Daton öinoii fvridoron Programmes enthält, ist es möglich, daß ein derartiger Irrtum dar, andere Programm aufSi'.'inanderreißt oder den Arbeitsabliiuf der gesamten Anordnung unterbricht,, Normalerweise sind Speicheradresgo angeordnet, daß das überschreiben eines zu einem

209813/1402

_BAD

Programm gehörenden Speioherteiles durch Daten eines anderen Programmeβ verhindert wird« Trotzdem können Irrtümer bei dem Adressieren auftreten und unentdeokt bleiben, was häufig schwerwiegende Polgen nach sich zieht.

E3 besteht daher die Aufgabe, ein Verfahren und eine Anordnung zur Sicherung der in einem Speicher enthaltenen Wörter gegen unbeabsichtigtes überschreiben anzugeben.

Die vorliegende Erfindung löst diese Aufgabe durch ein Verfahren, nach dem die Wörter mit mindestens je einem Sicherungsbit versehen werden, das einen unbeabsichtigten Überschreibevorgang unterbricht. Dieses Sicherungsbit wird bevorzugt auch zur gleichzeitigen Erzeugung eines Warnsignales und/oder zur Unterbrechung des weiteren Programmablaufes benutzt. Zur Ausführung dieses Verfahrens sieht die erfindungsgemäße Anordnung in jedem Speichermodul ein erstes Register für ein Wort aus einer Speicherstelle und ein zweites Register für ein einzuschreibendes Wort und eine mit beiden Registern sowie dem Speicher verbundene Torschaltung vor; letztere Schaltung spricht auf das Sichorungsbit im Wort aus der Speicherstelle an und schreibt das Wort aus dem Speicher wieder in die vorherige Speicherstelle ein. In der zentralen Recheneinheit ist vorzugsweise noch ein drittes Register vorgesehen, das mit dem ersten üegister in jedem Speichermodul verbunden ist und das vfort aus der Speichersteile aufnimmt. Eine mit diesem dritten Register verbundene Signalschaltung spricht ebenfalls auf das Signalisierungebit an und erzeugt daraufhin ein Warnsignal und/oder unterbricht den weiteren Programmablauf.

2 0 9 8 1 3 / U 0 2

Die Erfindung ist also auf den zu einem Rechner gehörenden Speicher gerichtet, der mit einer Speichersicherung versehen ißt. Bei dem normalen von einem Rechenwerk ausgeführten "Speichere"-Vorgang, bei dem Daten in den Speicher geschrieben werden, wie auch bei anderen Anweisungen, nach denen Daten in den Speicher eingeschrieben werden, können aufgrund der erfindungsgemäßen Speichersicherung nur in solche Spoicherstellen Daten eingeschrieben werden, die für das gerade bearbeitete Programm verfügbar sind. Um dieses zu erreichen, wird jedes ;7ort im Speicher mit einom besonderen Bit versehen., das anzeigt, daß das ^Yort nicht verändert odor überschrieben werden darf. Dem Speicher werden zwei Pufferregister zugeordnet, von denen eines das neue, in den Speicher einzuschreibende Wort aufnimmt, während das andere Register das Wort aus dem Speichor aufnimmt, da3 im Zuge der "Schreibe"-Operation anfänglich aus dem Speicher ausgelesen vmrde· Nach der Adressierung des Speichers und dem Auslesen des in ihm befindlichen Vortes wird dieses darauf untersucht, ob es das Speicherbit enthält. -Venn es dieses Bit trägt, wird das ausgelesene #ort v/ährend des gleichen Speicherayklus wieder in den Speicher zurückgeschrieben. Gleichzeitig wird dieses ?ort, aas vorher schon in dem Speicher war, in die zentrale Recheneinheit übertragen, in der das vorhandene Siehe :?ungsbit anzeigt, daß ein unverletzlicher Teil des Speichers adressiert wurde und dementsprechend der Rechenvorgang zu unterbrechen ist.

Zma besseren Verständnis des Erfindungsgedankens wird anhand der beigefügten Zeichnung eine bevorzugte Gestaltung der Erfindung beschrieben. Die Figur zeigt ein

209813/U02

Blockschaltbild einer derartigen Aüeführungsfora.

An ein digitales Rechenwerk 10 sind Über ein Verbiadungskabel 14· ein öder mehrere Speichermodulen * von denen einer mit 12 bezeichnet ist, angeschlossen, Das Rechenwerk ist von üblicher Bauart; in ihm werden PrograaiiBanweieungen aus dem Speicher ausgelesen und von ihm ausgeführt, woboi die in dem Speicher enthaltenen Da£en benutzt werden. Jede Anweisung gelangt in ein Frograanaregister 16, nachdem sie aus dem Speicher in das Rechenwerk gebracht wurde. Der Befehlsteil der Anweisung in dem Programraregister wird dann von dem Entsohlüeseler 18 entziffert· Der Ausgang des Entschlüsselers 18 zeigt dem zentralen Steuerwerk 20 des Rechenwerken die spezielle, durch die Anweisung in dem Programmregister 16 angegebene Operation an· Das zentrale Steuerwerk 20 führt dann syncliron mit den Taktimpulsen CF die Anweisung aus und benutzt dabei z.B. die in einem oder mehreren Registern, wie etwa in dem A-Register 22, B-Register 24, O-Register 26, gespeicherten Operanden. Die Arbeitsweise derartiger Rechenwerke bei der Ausführung verschiedenartiger arithmetischer und logischer Befehle ist weithin bekannt.

Die erfindungsgeraäße Speichersicherung kann einen Teil der Ausführung vieler verschiedenartiger Anpreisungen sein; beispielhaft und zur Vereinfachung der Beschreibung der bevorzugten Ausführungsform wird hier nur auf die Ausführung der "Speichere"-Anweisung eingegangen, nach der die in dem Rechenwerk erzeugten Datenwörtor in den Speicher übertragen xverden« E3 wird daher angenommen, daß die "Speichere"-Anweisung in dem Programmregister stehe; da-

209813/U02

nach soll ein Speichervorgang stattfinden, wobei die ^rtSpeichere"-Anweisung die Adresse in dem Speiche* angibt, in der ein Datenwort aus dem A-Register 22 z.B. gespeichert werden soll« Die zentrale Steuereinheit 20 durchlauf!; auf den Ausgang des Entsohlüsselers 13 hin eine Reihe von Stcuerstufen, die für die Ausführung der "Speichei^>o"-Anweisung nötig 3ind. Diese Steuerstufen in dom Rechenwerk sind mit GS-1 bis C8-4 bezeichnet.

Anfänglich steht die zentrale Steuereinheit 20 auf der Stufο CS-1, während der eine Gruppe von Steuer-Flip-Flops gesetzt werden. Von diesen Steuer-Flip-Flopa liefert das Flip-Flop 28 einen Speicherabfragepegel auf eine Speicher» abfrageleitung 30 des Kabels 40, das zu jedem der Speicherraodulen 12 führt. Ein zweites Steuer-Flip-Flop 32 wird ebenfalls während des GS-1 Zustandes gesetzt und liefert einen Ausgangspegel auf die Speicherschreibeleitung 34 in dem Kabel 14, das zu jedem Speiohermodul führt. Bin drittes Steuer-Flip-Flop 36 liefert einen Speieherschutzpegol auf die Leitung 3d des Kabels 14. Auf diese weise empfängt jeder Speichermodul, so auch der Speiohermodul 12, während der CS-1 Steuerstufe eine Anzeige darüber, daß die Verbindung mit einem Speichermodul angefordert wird, daß ein Speichereinschreibvorgang stattfinden und daß die Speichersicherung abgefragt werden soll. Diese drei Steuerpegel setzen einen Speicherzyklus in Gang, bei dem ein tfort aus dem A-Register 22 in die entsprechend der Anweisung in dem Programmregister 16 gewählte Adresse übertragen und genau dann in die adressierte Speicherstelle eingeschrieben wird, wenn diese Speioherctelle vorher nicht gegen; Übersohreiben

209813/U02

1774883

eines Datenwortes in dieser Speichersteile gesperrt war.

An dieser Stelle ist es nötig, die Arbeitsweise dee Speichermoduls 12 zu betrachten. Jeder Speiohermodul enthält einen Handom-Access~Speleher 40 in der allgemein bekannten Ausitihrungsform eines Koinaidensskera-Spelehera oder eines Speichere aus einem dünnen Film. Der Speicher 40 wird entsprechend dem Inhalt eines Speioheradreßregiaters 42 adressiert, dessen Auegang jeweils eine Schaltung aus einer Gruppe von X-Treiberschaltungen 44 und aus einer Gruppe von T-Treiberschaltungen 46 auswählt. Die Koinzidenz zwischen dea ausgewählten X-Treiber und dem Y-Treiber veranlaßt das Auslesen der Bits eines ausgewählten V/ortea aus dem Speicher durch geeignete Abtastwindungen, die das ausgewählte Wort auslesen und es in ein Speicherregister 48 speichern. Ba das Auslesen der Information aus dem Speicher 40 die Information selbst zerstört, enthält der Speicherzyklus einen Schreibvorgang· durch den die Daten entweder in den Speieher 40 zurückgespeiohert oder durch neue Daten ersetzt werden, fahrend dieses Schreibvorganges innerhalb des Speicherzyklus werden der ^-Treiber und der Y-a?reiber wieder aufgrund der Adresseninformation in dem Hegister 43 betätigt. Gleichseitig wird das in den Speicher einzuschreibende '.7ort auf Sperrtreiber gegeben, die die ausgewählten Bits in der speziellen Stelle des Speichers 40 setzen. Der Arbeitsablauf des Speichermoduls 12 wird durch einen Speicherzähler 52 gesteuert, der mit den Taktimpulsen CP synchronisiert ist. Durch aufeinanderfolgende l'alctimpulae durchläuft der SpeicherzShler oine Heine von Zählzuständen, die mit

BAD 209813/U02

O bis 3 bezeichnet sind.

Wenn ein Speicherabfragopegel von dem Rechenwerk IO auf eine Speicherabfrageleitung 30 gegeben wird, wird der Speicherzähler 52 durch den Ausgang einer logischen UND-Schaltung 54 in jedem der Speiohoraodulen in den Zählsustand 1 gesetzt. Sie logische UND-Schaltung stellt feel;, daß der Speicherabfragepegel gesetzt ist, daß der Speicherzähler in seinem Nullzustand steht (anzeigend, daß der Speichermodul einen Speieherzyklus vollständig durchlaufen hat) und stellt schließlich das Vorhandensein einer Adresse in dem Programmregister 16 auf dem Wege über einen Entschlüsseier 56 fest, der mit einer Adressensammelleitung 57 aus dem Frograramregister 16 in dem Kabel 14- verbunden ist. Der Ausgang der UND-Schaltung 5>4 setzt den Speicherzähler in den Zustand 1 und liefert ein Signal in die Speicherleeeleitung 58 im Kabel 14, wodurch dem zentralen Steuerwerk 20 die Bereitschaft des Speichermoduls zur Ausführung eines Speicherzyklus angezeigt wird.

Entsprechend einem erfindungsgemSßen Merkmal ist jeder Speiohermodul mit zwei Informationspufferregietern versehen* Zusätzlich zu dem ersten Pufferregister 58 ist noch ein zweites Pufferregister 60 vorhanden, das über ein ÜHD-Tor 64 mit einer Informationeeammelleitung 62 in dem Kabel 14 verbunden ist. Die Informationseammelleitung 62 stellt eine Zweiwegverbindung zwischen dem Rechenwerk 10 und dem Informationsmodul 12 dar.

Für den "Speichere"-Vorgang wird der Inhalt des A-Re-

209813/U02

gisters 22 im Rechenwerk 10 auf die Eaformafclöfassaflimelleitung 62 durch ein UHD-Tor 66 gegeben, das w&hrend der CS-1 Stufe des zentralen Steuerwerkes 20 gesetzt wird. Da die Biillstufe des Speicherzählers 52 auch an dem Tor 64 erscheint, wird zu Beginn des "Speichere"-Vorganges der Inhalt des A-Registers 22 in das zweite Puffer« register 60 eingebracht. Die Speichereinheit 12 durchläuft (jetzt den vollständigen Speicherzyklus.

Wenn der Speicherzähler 52 in den Zustand 1 gelangt, wird die Adresse in dem Progreminregister 16 über die Adressenaammellei i;ung 57 auf ein UND-i'or 68 in dem Speiehermodul 12 gegeben, das durch den Zustand 1 dee Speicherzählers gesetzt wird. Der !!taktimpuls am Ende des Zustandes 1 wird durch ©ine ÜlfD-Schaltung 70 auf die X-'ireiber 44 und Ϊ-Treiber 46 gegeben, um den Inhalt der ausgewählten Speicherstelle in das erste Informationspufferregister 48 auszulesen, wenn das in dem Speicher 40 gewählte Wort in dem Register 48 steht, zählt der Speicherzähler weiter in den Zustand 2. «fahrend dieses Zustandes gibt ein UND-'J}or 72. den Inhalt des ersten Pufferregisters 48 auf die Informationssammelleitung 62. In dem Rechenwerk verbindet ein UHD-iflor 74 die Infortaationssammelleitung mit dem Jiingang des C-itegisters 26 aufgrund des CS-5 Steuerpegels aus dem zentralen Steuerwerk 20. Daher steht während eines normal on "Speichere "«-Vorgangs das vorher im Speicher 40 enthaltene Wort automatisch auch im Rechenwerk zur Verfügung.

Gleichzeitig vrird ein Bit in dem Wort in dem ersten Pufferregister 48 geprüft. Dieses Bit ist ein Signalbit

209813/U02

für den SpeichersichorungsVorgang und aeigt an, daß das V/ort in dem Speicher gesicherb ist und nicht überschrieben werden darf. Dieses Bit wird auf eine UND-Schaltung 76 gegeben zusammen mit dem Steuersignal auf der Speiehersieherungaleitung 38 und dem Zustand 2 des Speicherzählers 52, \7enn der Ausgang der UND-Schaltung 76 wahr ist, ist damit angezeigt, daß das '7ort in dem Speicher nicht durch ein neues "Vort überschrieben werden soll und daß das alte Wort in dem ersten Pufferregister 48 wieder in den Speicher 40 zurückgespeichert werden soll. Dazu wird der Ausgang der UND-Schaltung 76 auf eine MD-Schaltung 78 gegeben, die den Ausgang des ersten Pufferregisters 48 auf den Sperrtreiber 50 gibt. Der Taktimpuls am Ende des Zustandes 2 des Speicherzählers 42 wird auf eine UND-Schaltung 80 und damit auf die X-IEreiber 44 und Y-Treiber 46 gegeben, um den Inhalt des ersten Pufferregisters 48 in die adressierte Stolle de3 Speichers 40 zu schreiben und dadurch das gleiche Datanwort in den Speicher zurückzuspeichern.

Wenn andererseits das Speicherfeld nicht durch Setzen des Spsichersicherungsbits gesperrt war, wird das Wort im zweiten Pafferregister 60 in den Speicher 40 anstelle des Inhaltes des ersten Pufferregisters 48 eingeschrieben. Dies wird durch eine UND-Schaltung 82 erreicht, auf die der Speieher3icherungspegel aus der Leitung 38 gegeben i7ird zusammen mit dem Sustand 2 des Speicherzählera 52 und dem Speichersicherungabit des 'Vortes im ersten Pufferregister 48. Das Speichersicherungsbit gelangt vorher durch eine Umkehrstufe 84, so daß der Ausgang der UND-Schaltung 82 nur dann wahr ist, v/enn das Sicherungabit in dem Wort des ernten Pufferregi3tera 48 nicht

209813/U02

BAD ORIGINAL

gesetzt worden ist. Der Ausgang der UND-Schaltung 82 wird auf ein UND-Tor 86 gegeben, das den Ausgang des aweiten Pufferregisters 60 auf die Sperrtreiber 50 gibt, wodurch ein neues Wort in den Speicher 40 eingeschrieben wird. Damit ist die Speicherung des neuen Wortes in dem Speicher 40 vollständig ausgeführt.

Das vorher gespeicherte Wort, daa jetzt in dem Rechenwerk: in dem C-Register 26 zur Verfügung steht, gibt die Möglichkeit, in dem Rechenwerk den nicht geplanten Versuch zur Übersohreibung eines gesicherten Speicherfeldes anzuzeigen. Dazu wird das Sicherungsbit in dem i?ort im C-Register 26 auf eine UND-Schaltung 88 gegeben zusammen mit dem nächsten Taktimpuls CP in dem CS-4 Zustand des zentralen Steuerwerkes 20. ',Yenn das Sicherungsbit in dem v/ort im C-Register gesetzt ist, ist der Ausgang der UND-Schaltung 88 wahr. Dadurch erhält das zentrale Rechenwerk 20 ein Unterbrecher-Signal, wodurch das Rechenwerk in oinen üblichen Wiederherstöllungsvorgang abzweigt. Der Ausgang der UND-Schaltung 88 kann ebenso auf eine geeignete Alarmeinheit 90 gegeben werden, die anzeigt, daß das Rechenwerk aufgrund eines Fehlers das überschreiben eines gesicherten Speicherfeldes versucht hat.

Wenn das Speichersicherungsbit in dem C-Register 26 nicht gesetzt ist, spricht darauf eine UND-Schaltung 92 an, auf die das Speichersicherungsbit über eine Umkehrstufe 94 zusammen mit dem nächsten Taktimpuls in den CS-4 Zustand des zentralen .Steuerwerks 20 gegeben wird. Der Ausgang der UND-Schaltung 92 liefert einen "Operation-Qttdo"-Impuls (OC). Dieser Impuls setzt wieder die Flip-Flops 28,32 und 36 und ferner das zentrale Steuerwerk

209813/U02

BAD

20 zurück und leitet dadurch, einen "Hole "-Vorgang für die nächste Anweisung ein.

Man entnimmt der vorstehenden Beschrei"bung, daß die vorliegende Erfindung eine verbesserte Verbindung zwischen einem Rechenwerk und einem Speichermodul liefert. Insbesondere ist ein Verfahren für die Sicherung des Speichers gegen überschreiben eines Wortes in dem Speicher, das normalerweise nicht überschrieben werden soll, angegeben. Das Sicherungobit in Jedem -Vort des Speichers kann im Zeitpunkt der Speicherung dieses Portes in den Speicher gesetzt werden. Auf diese Weise können Spelcherfelder, die ProgramraanweiEungen, ein Hauptprogramm, Tabellen und ähnliches enthalten, gegen versehentliches Eindringen eines anderen Programmablaufs gesichert werden_β Jtfs kann ein spezieller Befehl vorgesehen sein, durch den selbst gesicherte Information überschrieben werden kann und der in ähnlicher Weise ausgeführt werden kann wie der normale, oben beschriebene"Speichere"-Befehl, mit der Ausnahme, daß das Speiehersicherungs-Flip-Flop 3;6 nicht gesetzt wird. In diesen Fall würde das Wort in dem zireiten Pufferregister 60 in den Speicher eingeschrieben worden. Eine UND-Schaltung 96 in dam Speichermodul 12 stellt fest, daß die Speichersohreibleitung 34 einen Pegel führt, daß die Speichersicherungsleitung keinen Pegel führt (aufgrund der Umkehrstufe 98) und empfängt ferner den Zustand 2 des Speicherzählers 52. Der Ausgang der UND-Schaltung 96 wird auf das Tor 86 gegeben, das den Inhalt des zweiten Pufferregisters 60 an die Sperrtraiber 50 weitergibt.

Durch die beiden Pufferregister in Jedem Speichermodul

209813/U02

« 12 -

kann dae £p©iehersic'aerungs'bit während des Speichersyklus geprüft und eine Entoc&eidung darüber herbeigeführt werden, ob da« alte "/ort in den Speicher zurückgeschrieben odor ein neuea Wort in den Speicher eingeschrieben werden soll. 3Ue beiden Pufferregistor haben den zusätzlichen Vorteil, daß eine einzige Informationssammelleitung für Mitteilungen in beiden Richtungen zwischen dem Rechenwerk und dor Speichereinheit verwendet werden kann.. Während eines normalen Speichereinschreibvorganges kann das in der adressierten Stelle des Speichers enthal tene 'Yort während des Speicherzyklus in das Rochenwerk zurückgeschickt werden« Durch das zur Verfügung-stehen; des alten "fortes in dorn Rochenwerk vor dem vollständigen Ablauf des Speicherzyklus kann das Rechenwerk das alte Wort prüfen und danach handeln, ohne daß der normale Speicherjsyklus unterbrochen wird.

209813/U02 BAD ORIGINAL

Claims (3)

Patentansprüche

1. Verfahren zur Sicherung von ',Vörtera gegen unbeabsichtigtes Überschreiben in einem Speicher einer Datenverarbeitungsanlage, dadurch gekennzeichnet, daß die Wörter in dem Speicher mit mindestens je einem Sicherungsbit versahen werden und bei einem unbeabsichtigben Überschreiben der Wörter mit dem Sicherungsbit der Überschreibevorgang unterbrochen wird,

2. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß mit dem Sicherungsbit Warnsignale erzeugt werden und der weitere Programmablauf aufgehalten wird.

3. Anordnung zur Ausführung des Verfahrens nach einem der Ansprüche 1 oder 2 mit mindestens einem Speichermodulj dadurch gekennzeichnet, daß der Speichermodul ein erstes Register (48) für ein Wort aus einer Speicherstelle und ein zweites Register (60) für ein einzuschreibendes Wort und eine mit den beiden Registern sowie dein Speicher verbundene Torschaltung (76,78,82, ...) enthält, die auf oin Sicherungsbit im Wert aus der Speicherstelle derart acspricht, daß das Wort aua dem Speicher wieder in die vorherige Speicherstelle eingeschrieben wird.

4-. Anordnung nach Anspruch. 3», mit einsm Rechenwerk, dadurch gekennzeichnet, daß das Rechenwerk ein mit dem ersten Register verbundenes drittes Register (26) für das "/ort aus der Speicherstelle und eine mit ihm verbun-

209813/U02 BAD

dene Signalachaltnins (88,92,9*ι .·.) enthält, die zur Erzeugung des Warnsignalas auf das Sicherungsbit anspricht.

209813/U02