DE4412640A1 - Einrichtung zur Einschaltstrombegrenzung - Google Patents

Description

Die Erfindung bezieht sich auf eine Einrichtung zur Ein­ schaltstrombegrenzung nach dem Oberbegriff des Anspruchs 1.

Die Einrichtung kann beispielsweise verwendet werden zur Begrenzung des Einschaltstromes von elektronischen Vor­ schaltgeräten für Leuchtstofflampen oder für elektronische Transformatoren.

Solche Geräte enthalten eine Eingangskapazität, die nach dem Einschalten, also dem elektrischen Verbinden des Gerä­ tes mittels eines Schalters mit dem Stromversorgungsnetz, sofort geladen wird. Der Einschaltstrom ist dabei abhängig vom Einschaltzeitpunkt innerhalb einer Halbwelle der Netz-Wechselspannung.

Beispielsweise aus der DE 39 37 978 C2 bekannte Einschalt­ strombegrenzer arbeiten mit einem Vorwiderstand, der beim Einschalten der Last vorgeschaltet ist und nach kurzer Zeit durch ein Schaltglied überbrückt wird. Ein solcher Begren­ zer ist auch aus den Druckschriften DE 33 08 320 A1 und DE 29 41 339 A1 bekannt.

Ein Vorwiderstand begrenzt zwar den Ladestrom einer kapazi­ tiven Last, wird jedoch thermisch belastet. Der Vorwider­ stand muß - trotz der kurzen Einschaltdauer - für eine so große Leistung bemessen sein und damit eine so große Bau­ größe haben, daß er in kleine Geräte, z. B. Geräte, die in üblichen Unterputz-Schalterdosen einsetzbar sind, nicht verwendbar ist.

Der Erfindung liegt daher die Aufgabe zugrunde, einen Ein­ schaltstrombegrenzer anzugeben, der ohne Vorwiderstand zur Laststrombegrenzung arbeitet.

Diese Aufgabe wird durch eine Einrichtung zur Einschalt­ strombegrenzung mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen sind in Unteransprüchen ange­ geben.

Die erfindungsgemäße Einrichtung stellt sicher, daß eine angeschlossene elektrische Last immer im Nulldurchgang der Netzspannung eingeschaltet wird, wodurch sich der Ladestrom der Eingangskapazitäten der Last - verglichen mit einem La­ destrom bei einem Einschaltzeitpunkt im Bereich des Ampli­ tudenwerts der Netzspannung - auf ein Minimum reduziert.

Eine ausführliche Beschreibung der Erfindung erfolgt nach­ stehend anhand eines in den Zeichnungen dargestellten Aus­ führungsbeispiels.

Es zeigen:

Fig. 1 ein Blockschema der Einrichtung zur Einschalt­ strombegrenzung und

Fig. 2 ein Schaltungsbeispiel zur Ausführung der Be­ grenzereinrichtung.

Fig. 1 zeigt eine Last LA, die über eine Parallelschaltung eines Halbleiterschaltglieds SG1 und eines elektromechani­ schen Schaltglieds SG2 mit dem Versorgungsnetz L, N verbun­ den ist. Eine Ansteuerschaltung A ist parallel zum Netz L, N geschaltet und enthält eine Synchronisiereinrichtung SY, eine Steuerlogik SL und eine Stromversorgungseinrichtung V zur Speisung der Steuerlogik SL und der Schaltglieder SG1, SG2. Die Synchronisiereinrichtung SY liefert der Steuerlo­ gik SL ein Nulldurchgangssignal und die Steuerlogik liefert Ansteuersignale für die Schaltglieder SG1, SG2.

Als Halbleiterschaltglied SG1 ist z. B. ein MOSFET, IGBT oder Triac geeignet, als elektromechanisches Schaltglied SG2 z. B. ein Relais.

Fig. 2 zeigt ein Schaltungsbeispiel anhand dessen die Ar­ beitsweise der Begrenzereinrichtung erläutert wird.

Die Versorgungseinrichtung V enthält in üblicher Schal­ tungsanordnung Elemente D1, D2, Z1, Z2, R1, C1 und C2 zur Bereitstellung einer 12-Volt- und 24-Volt-Gleichspannung.

Die Synchronisiereinrichtung SY mit den Elementen R2, R3 und Z3 erkennt jede zweite Halbwelle der Netzspannung. Dies wird erreicht mit der Reihenschaltung der Widerstände R2 und R3 und der zum Widerstand R2 parallelgeschalteten Zenerdiode Z3. Durch die Spannungsbegrenzung mit der Zener­ diode Z3 entsteht eine Quasi-Rechteckspannung, die zu Monoflops MF1 und MF2 der Steuerlogik SL geleitet wird.

Die Steuerlogik SL enthält die erwähnten Monoflops MF1, MF2, die retriggerbar sind, eine Schaltstufe mit einem Transistor T4 zur Steuerung der Betätigungsspule eines Re­ lais RL des elektromechanischen Stellgliedes SG2, sowie eine Schaltungsanordnung mit den Transistoren T1 bis T3, die eine Rücksetzung des ersten Monoflops MF1 bewirkt.

Die Steuerlogik SL arbeitet wie folgt: Das zweite Monoflop MF2 gibt bei erkannter positiver Flanke des von der Syn­ chronisiereinrichtung SY gelieferten Rechtecksignals ein Low-Signal an den Transistor T3, der dann sperrt. Ein Kon­ densator C5 im Basis-Emitter-Kreis des Transistors T2 wird daraufhin nicht mehr über den Kollektorwiderstand R12 des Transistors T3 geladen, sondern über den Widerstand R10. Dadurch wird der Transistor T2 leitend, der über den Tran­ sistor T1 die Rücksetzleitung des ersten Monoflops MF1 auf High-Potential zieht und das zweite Monoflop MF2 freigibt. Die folgende Flanke (Nulldurchgang) des von der Synchroni­ siereinrichtung SY gelieferten Rechtecksignals setzt das Ausgangssignal des retriggerbaren ersten Monoflops MF1 auf High-Potential und steuert damit einen MOSFET T5 im Halb­ leiterschaltglied SG1 an.

Das Ausgangssignal des ersten Monoflops MF1 ist außer zum MOSFET T5 auch zum Transistor T4 geführt, der das Relais RL ansteuert.

Da die Einschaltverzögerung des MOSFETs T5 nur einige Nano­ sekunden beträgt, wird die Last LA praktisch zum Zeitpunkt des Netzspannungs-Nulldurchgangs mit dem Netz verbunden und der Laststrom beginnt zu fließen.

Die Schaltverzögerungszeit des elektromechanischen Schalt­ glieds SG2, also des Relais RL ist so gewählt, daß dieses innerhalb der ersten Halbwelle nach dem Einschalten des MOSFETs T5 einschaltet und über seinen Arbeitskontakt das Halbleiterschaltglied SG1 kurzschließt und somit den Last­ strom übernimmt.

Der Laststrom steigt beim Einschalten des Arbeitskontakts geringfügig an, weil der MOSFET T5, der einen Durchlaßwi­ derstand hat, überbrückt wird. Es wird zweckmäßig ein MOS- FET mit einem Durchlaßwiderstand unterhalb 1,5 Ohm gewählt.

Eine zum MOSFET T5 parallelgeschaltete Supressor-Diode SD schützt den MOSFET T5 vor möglichen Überspannungsspitzen, die vor dem Schließen des elektromechanischen Schaltglieds entstehen können. Eine Diode D3 in Reihe zum MOSFET T5 sorgt dafür, daß der Laststrom nur dann zu fließen beginnt, wenn eine positive Netz-Halbwelle am Anschluß N ansteht.

Wird die Netzspannung unterbrochen, so löst das zweite re­ triggerbare Monoflop MF2 einen permanenten Reset am ersten Monoflop MF1 aus, der erst wieder durch neue Rechteckspan­ nungssignale der Synchronisiereinrichtung SY aufgehoben wird.

Da der Durchlaßwiderstand des Halbleiterschaltglieds SG1 gering ist, die Einschaltzeit kürzer als eine Halbwelle ist und vor allem, da der Laststrom infolge der Synchronisation korrespondierend mit dem Spannungsanstieg ansteigt, ent­ steht am Halbleiterschaltglied SG1 nur eine im Vergleich zur bekannten Vorwiderstandsschaltung geringe Verlustwärme.

Claims (5)

1. Einrichtung zur Einschaltstrombegrenzung beim elektrischen Verbinden einer kapazitiven Last oder einer Last mit kapazitivem Anteil mit dem Wechselspannungsnetz, dadurch gekennzeichnet daß

• a) zur Last (A) eine Parallelschaltung eines Halbleiter­ schaltglieds (SG1) und eines elektromechanischen Schaltglieds (SG2) in Reihe geschaltet ist, und
• b) eine Ansteuerschaltung (A) vorhanden ist, die Netz­ spannungs-Nulldurchgänge detektiert und beide Schalt­ glieder (SG1, SG2) jeweils nach der Feststellung eines Spannungsnulldurchgangs ansteuert, wobei das Halblei­ terschaltglied (SG1) sofort elektrisch leitend wird und das elektromechanische Schaltglied (SG2) mit sei­ nem Arbeitskontakt nach kurzem Zeitverzug das Halb­ leiterschaltglied (SG1) überbrückt und den Laststrom übernimmt.

2. Einrichtung nach Anspruch 1, dadurch gekennzeich­ net, daß das Halbleiterschaltglied (SG1) ein Schaltelement enthält, das ausgewählt ist aus den Schaltelementen MOSFET, IGBT oder Triac.

3. Einrichtung nach einem der Ansprüche 1 oder 2, da­ durch gekennzeichnet, daß die Ansteuerschaltung (A) eine Synchronisiereinrichtung (SY), eine Steuerlogik (SL) und eine zugehörige Stromversorgungseinrichtung (V) enthält, wobei die Synchronisiereinrichtung (SY) Spannungs-Null­ durchgänge erkennt und ein Steuersignal an die Steuerlogik (SL) gibt, die beide Schaltglieder (SG1, SG2) ansteuert.

4. Einrichtung nach Anspruch 3, dadurch gekennzeich­ net, daß die Steuerlogik (SL) erste und zweite retrigger­ bare Monoflops (MF1, MF2) enthält, die durch Quasi-Rechteck­ steuersignale der Synchronisiereinrichtung (SY) angesteuert werden, wobei das erste Monoflop (MF1) beide Schaltglieder (SG1, SG2) ansteuert und das zweite Monoflop (MF2) das erste Monoflop (MF1) rücksetzt.

5. Einrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß ein elektromechanisches Schalt­ glied (SG2) gewählt ist, dessen Schaltverzögerung kürzer als die Dauer einer Netzhalbwelle ist.