DE4411859A1 - Switching transistor arrangement - Google Patents

Switching transistor arrangement

Info

Publication number
DE4411859A1
DE4411859A1 DE19944411859 DE4411859A DE4411859A1 DE 4411859 A1 DE4411859 A1 DE 4411859A1 DE 19944411859 DE19944411859 DE 19944411859 DE 4411859 A DE4411859 A DE 4411859A DE 4411859 A1 DE4411859 A1 DE 4411859A1
Authority
DE
Germany
Prior art keywords
transistor
semiconductor
region
switching
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19944411859
Other languages
German (de)
Inventor
Philippe Lance
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Motorola Semiconducteurs SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Semiconducteurs SA filed Critical Motorola Semiconducteurs SA
Publication of DE4411859A1 publication Critical patent/DE4411859A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

An integrated circuit 200 comprises a semiconductor substrate 202 with first 205 and second 208 semiconductor regions which form respectively a base region and an emitter region of a bipolar transistor. A third semiconductor region 204 forms a collector region of the transistor1 and a fourth semiconductor region 207 forms with the third semiconductor region a diode which extends over a substantial portion of the substrate. The diode structure enables predictable and stable switching behaviour to be obtained in a single integrated circuit which can be fabricated using standard bipolar process technology and without the need for additional process steps. <IMAGE>

Description

Die vorliegende Erfindung betrifft Schalttransistoranordnungen.The present invention relates to switching transistor arrangements.

Schalttransistoren werden im Bereich der Elektrotechnik häufig zum Schalten von Leistung eingesetzt. Bei einer bekannten Schalttransistoranordnung ist eine Diode anti-parallel mit der Basisemitterverbindung eines Leistungstransistors verbun­ den. Die Aufgabe dieser Diode ist es, einen Rückwärtsstrom­ pfad vom Emitter und dem Kollektor zur Verfügung zu stellen. Dies ist notwendig, wenn beispielsweise der Leistungstran­ sistor einen Strom schaltet, der durch eine Induktivität fließt: da der Strom durch eine Induktivität nicht unmittelbar aufhören kann zu fließen, wenn der Transistor schaltet, stellt die Diode einen Pfad für diesen Strom zur Verfügung. Ein Bei­ spiel für diese Schalttransistoranordnung stellt ein selbst­ oszillierender Halbbrückenschaltkreis dar, wie er gewöhnlich bei den elektrischen Ballastschaltkreisen für fluoreszierende Lampen verwendet wird.Switching transistors are common in the field of electrical engineering used to switch power. With a known Switching transistor arrangement is anti-parallel with a diode the base-emitter connection of a power transistor the. The job of this diode is to create a reverse current path from the emitter and the collector. This is necessary if, for example, the power oil sistor switches a current through an inductor flows: since the current through an inductor is not immediate can stop flowing when the transistor turns on the diode provides a path for this current. A case game for this switching transistor arrangement is a self oscillating half-bridge circuit as usual in the electrical ballast circuits for fluorescent Lamps is used.

Die Kosten für Schalttransistoranordnungen bei derartigen An­ wendungen sind nicht unbeträchtlich, und es wäre daher wün­ schenswert, die Diode in den gleichen integrierten Schaltkreis zusammen mit dem Schalttransistor zu integrieren, um die Kosten zu reduzieren. Unglücklicherweise haben bisherige Versuche, die Diode mit dem Schalttransistor zu integrieren, zu unvorherseh­ baren und instabilen Variationen beim Schaltverhalten des Tran­ sistors geführt.The cost of switching transistor arrangements with such an Phrases are not insignificant, and it would therefore be nice worth it, the diode in the same integrated circuit integrate together with the switching transistor to reduce the cost to reduce. Unfortunately, previous attempts have Integrating the diode with the switching transistor is too unpredictable unstable and unstable variations in the switching behavior of the tran led transistor.

Es ist daher die Aufgabe der vorliegenden Erfindung, eine Schalttransistoranordnung zur Verfügung zu stellen, bei der die Nachteile des Standes der Technik vermieden werden oder zumin­ dest reduziert werden.It is therefore the object of the present invention, a To provide switching transistor arrangement, in which the Disadvantages of the prior art are avoided or at least least be reduced.

Gemäß der vorliegenden Erfindung weist ein Schalttransistor­ schaltkreis ein Halbleitersubstrat auf mit:
ersten und zweiten Halbleiterbereichen, die gegenseitig inein­ andergreifen und die eine entsprechende Steuerelektrode und eine Signalelektrode des Transistors bilden;
einem dritten Halbleiterbereich, der eine zweite Signalelek­ trode des Transistors bildet; und
einem vierten Halbleiterbereich, der sich mit den ersten und zweiten Halbleiterbereichen erstreckt und mit dem dritten Halbleiterbereich eine Diodenverbindung bildet, die sich über einen wesentlichen Bereich des Substrats erstreckt.According to the present invention, a switching transistor circuit has a semiconductor substrate with:
first and second semiconductor regions which interlock with one another and which form a corresponding control electrode and a signal electrode of the transistor;
a third semiconductor region which forms a second signal electrode of the transistor; and
a fourth semiconductor region that extends with the first and second semiconductor regions and forms a diode connection with the third semiconductor region that extends over a substantial region of the substrate.

Es wurde herausgefunden, daß durch das Vorhersehen eines vier­ ten Halbleiterbereiches, der sich mit den ersten und zweiten Halbleiterbereichen erstreckt, um eine Diodenverbindung zu bilden, die sich über einen wesentlichen Bereich des Substrats erstreckt, ein gutes, vorhersehbares und stabiles Schaltver­ halten erhalten werden kann.It was found that by predicting a four th semiconductor region, which deals with the first and second Semiconductor regions extends to a diode connection form over a substantial area of the substrate extends, a good, predictable and stable Schaltver hold can be obtained.

Im folgenden wird eine bevorzugte Ausführungsform der vorlie­ genden Erfindung unter Bezugnahme auf die beiliegenden Zeich­ nungen näher erläutert. Dabei zeigen die Zeichnungen im ein­ zelnen:In the following a preferred embodiment of the present ing invention with reference to the accompanying drawing nations explained in more detail. The drawings show in the individual:

Die Fig. 1.1, 1.2 und 1.3 eine Draufsicht, einen Querschnitt sowie ein schematisches Schaltdiagramm einer bekannten inte­ grierten Schalttransistoranordnung; Figures 1.1, 1.2 and 1.3 a plan view, a cross section and a schematic circuit diagram of a known inte grated switching transistor arrangement;

die Fig. 2.1, 2.2 und 2.3 eine Draufsicht, einen Querschnitt sowie ein schematisches Schaltdiagramm einer erfindungsgemä­ ßen integrierten Schalttransistoranordnung. Figs. 2.1, 2.2 and 2.3 a plan view, a cross section and a schematic circuit diagram of an inventive SEN integrated circuit transistor device.

In den Fig. 1.1, 1.2 und 1.3 ist eine Schalttransistorschalt­ kreisanordnung 100 gezeigt, die ein Substrat 102 aus N+ Silikon und eine N- Schicht 104 darauf aufweist. Über der Schicht 104 ist ein P+ Bereich 106 angeordnet. Innerhalb des Bereiches 106 ist ein N+ Bereich 108 ausgebildet, der Finger 108A, 108B und 108C aufweist. Ineinandergreifende Metallisierungen 110 und 112 sind entsprechend auf den Bereichen 106 und 108 ausgebildet.In FIGS. 1.1, 1.2 and 1.3, a switching transistor is switching circuitry 100 is shown, consisting of N + silicon and an N- layer 104 comprising a substrate 102 thereon. A P + region 106 is arranged above the layer 104 . An N + region 108 is formed within the region 106 and has fingers 108 A, 108 B and 108 C. Interlocking metallizations 110 and 112 are correspondingly formed on the areas 106 and 108 .

Es sollte klar sein, daß die Bereiche 106 und 108 Basis- und Emitterbereiche bilden, die wechselseitig ineinandergreifen und daß die Schicht 104 einen Kollektorbereich bildet. Damit bildet der in den Fig. 1.1 und 1.2 gezeigte integrierte Schalt­ kreis einen NPN-Bipolartransistor 114, wie er in Fig. 1.3 ge­ zeigt ist, bei dem die Basis und der Emitter ineinandergreifen, was zu einem guten Hochleistungsschaltverhalten führt.It should be understood that regions 106 and 108 form base and emitter regions that interlock and that layer 104 forms a collector region. The integrated circuit shown in FIGS . 1.1 and 1.2 thus forms an NPN bipolar transistor 114 , as shown in FIG. 1.3, in which the base and the emitter interlock, which leads to good high-performance switching behavior.

Wie oben erwähnt, haben Versuche, die Diode in diesen bekannten Leistungstransistor zu integrieren (so daß eine Diode unter der Emitteranschlußstelle ausgebildet ist, was zusätzlicher Her­ stellungsschritte erfordert), zu unvorhersehbaren und instabi­ len Variationen im Schaltverhalten des Transistors geführt, was Tests nach der Herstellung und eine Auswahl der Einrichtungen mit zufriedenstellendem Verhalten aus einer Produktionsserie erforderlich gemacht hat.As mentioned above, attempts have been made to use the diode in these Integrate power transistor (so that a diode under the Emitter junction is formed, which additional Her steps required) to become unpredictable and instabi len variations in the switching behavior of the transistor led what Tests after manufacture and a selection of facilities with satisfactory behavior from a production series has required.

In den Fig. 2.1, 2.2 und 2.3 ist eine Schalttransistorschalt­ kreisanordnung 200 gezeigt. Die Schalttransistorschaltkreis­ anordnung 200 weist ein Substrat 202 aus N+ Silikon und eine N- Schicht 200 darauf auf. Innerhalb der Schicht 200 ist ein P+ Bereich 206 mit Fingern 206A und 206B ausgebildet. Ebenfalls innerhalb der Schicht 204 ist ein weiterer P+ Bereich 207 aus­ gebildet, der sich zwischen den Fingern 206A und 206B in darin eingreifender Weise erstreckt. Innerhalb des Bereichs 206 ist ein N+ Bereich 208 mit Fingern 208A und 208B ausgebildet. Darin eingreifende Metallisierungen 210 und 212 sind entsprechend auf den Bereichen 206 und 208 ausgebildet und erstrecken sich über den Bereich 207.In Figs. 2.1, 2.2 and 2.3 a switching transistor switching is circular arrangement 200 is shown. The switching transistor circuit arrangement 200 has a substrate 202 made of N + silicon and an N layer 200 thereon. A P + region 206 with fingers 206 A and 206 B is formed within layer 200 . Another P + region 207 is likewise formed within the layer 204 and extends between the fingers 206 A and 206 B in an engaging manner. An N + region 208 with fingers 208 A and 208 B is formed within region 206 . Metallizations 210 and 212 engaging therein are correspondingly formed on areas 206 and 208 and extend over area 207 .

Es sollte daher klar sein, daß die Bereiche 206 und 208 ent­ sprechende Basis- und Emitterbereiche bilden, die wechsel­ seitig ineinandergreifen und daß die Schicht 204 einen Kollek­ torbereich bildet. Somit bildet der in den Fig. 2.1 und 2.2. gezeigte integrierte Schaltkreis einen NPN-Bipolartransistor 214, wie er in Fig. 203 gezeigt ist mit ineinandergreifenden Basen/Emittern, was zu einem guten Hochleistungsschaltverhal­ ten führt.It should therefore be clear that regions 206 and 208 form corresponding base and emitter regions which interlock with one another and that layer 204 forms a collector region. Thus, the one in FIGS. 2.1 and 2.2. Integrated circuit shown an NPN bipolar transistor 214 , as shown in Fig. 203 with interlocking bases / emitters, which leads to good high-performance switching behavior.

Weiterhin sollte klar sein, daß der Bereich 207 mit der N- Schicht 204 eine Diode 216 bildet, die antiparallel mit der Basis-Emitterverbindung des Transistors verbunden ist. Es sollte weiterhin klar sein, daß der Schalttransistor keinen nachteiligen Effekt aufgrund der Anwesenheit der Diode erlei­ det, da die Verbindung der Diode 214, wie sie zwischen dem P+ Bereich 207 und der N- Schicht 204 ausgebildet ist, sich über einen beträchtlichen Bereich (substantial area) des Sub­ strats erstreckt (tatsächlich über praktisch den gesamten Be­ reich, wie er von der Basis-Emitterverbindung des Schalttran­ sistors eingenommen wird), wodurch ein vorhersehbares und sta­ biles Schaltverhalten erhalten werden kann.Furthermore, it should be clear that the region 207 forms a diode 216 with the N-layer 204 , which is connected anti-parallel to the base-emitter connection of the transistor. It should also be clear that the switching transistor does not have an adverse effect due to the presence of the diode, since the connection of the diode 214 , as formed between the P + region 207 and the N layer 204 , extends over a considerable range (substantial area) of the sub strate extends (actually over practically the entire area as it is occupied by the base-emitter connection of the switching transistor), whereby a predictable and stable switching behavior can be obtained.

Somit sollte klar sein, daß die Schalttransistoranordnung der Fig. 2.1, 2.2 und 2.3 ermöglicht, daß eine antiparallelver­ schaltete Diode zufriedenstellend in einen Leistungsschalt­ transistor integriert werden kann.Thus, it should be clear that the switching transistor arrangement of FIGS. 2.1, 2.2 and 2.3 enables an antiparallel-connected diode to be integrated satisfactorily into a power switching transistor.

Es sollte auch klar sein, daß der P+Bereich 206, der P+ Bereich 207 und die N- Schicht 204 einen PNP-Bipolartransistor 218 bil­ den. Weiterhin sollte klar sein, daß durch geeignete Anordnung der N+ Lücke (gap) zwischen dem P+ Bereich 206 und dem P+ Be­ reich 207 (wodurch die Weite der Basis des PNP-Transistors 218 bestimmt wird) der PNP-Transistor 218 so ausgelegt werden kann, daß er in zufriedenstellender (selbst bei hohen Schaltgeschwin­ digkeiten) Weise als Baker-Klemme (baker-clamp) funktioniert, wodurch harte Sättigung des NPN-Transistors 214 vermieden wird.It should also be understood that the P + region 206 , the P + region 207 and the N layer 204 form a PNP bipolar transistor 218 . Furthermore, it should be understood that by properly arranging the N + gap between the P + region 206 and the P + region 207 (which determines the width of the base of the PNP transistor 218 ), the PNP transistor 218 can be designed that it functions satisfactorily (even at high switching speeds) as a Baker clamp, thereby avoiding hard saturation of NPN transistor 214 .

Weiterhin sollte klar sein, daß die Schalttransistoranordnung der Fig. 2.1, 2.2 und 2.3 ermöglicht, daß gespeicherte Ladung auf der Basisverbindung des Transistors 214 von der Basis des Transistors entfernt werden kann, statt nur von seinem Emitter, wie dies bei den herkömmlichen Einrichtungen der Fall war, bei­ spielsweise bei der in Fig. 1 gezeigten Einrichtung. Somit kann die Schalttransistoranordnung der Fig. 2.1, 2.2 und 2.3 für je­ den Träger-Lebensdauerbereich (carrier lifetime) (selbst bei hohen Lebensdauern) verwendet werden. In ähnlicher Weise kann die "die size" um mehr als 30% gegenüber herkömmlichen Anord­ nungen verringert werden, was zu höheren Ausbeuten und nachfol­ genden Kostenreduktionen führt.Furthermore, it should be understood that the switching transistor arrangement of Figures 2.1, 2.2 and 2.3 allows stored charge on the base connection of transistor 214 to be removed from the base of the transistor, rather than only from its emitter, as is the case with conventional devices was, for example in the device shown in Fig. 1. Thus, the switching transistor arrangement of FIGS. 2.1, 2.2 and 2.3 can be used for each carrier lifetime (even with long lifetimes). Similarly, the "die size" can be reduced by more than 30% compared to conventional arrangements, which leads to higher yields and subsequent cost reductions.

Es sollte klar sein, daß, obwohl dies in den Fig. 2.1 und 2.2 nicht gezeigt ist, falls erwünscht, die Kollektorverbindung der Anordnung direkt von dem N+ Substrat 202 genommen werden kann. Es sollte auch klar sein, daß, obwohl dies in den Fig. 2.1 und 2.2 nicht gezeigt ist, ein Sicherheitsring (guard ring) aus N+ Material in der N- Schicht 204 um die anderen Bereiche 206 und 207 ausgebildet werden kann.It should be understood that, although this is not shown in FIGS. 2.1 and 2.2, if desired, the collector connection of the device can be taken directly from the N + substrate 202 . It should also be clear that although this is not shown in FIGS. 2.1 and 2.2, a N + material guard ring can be formed in the N layer 204 around the other areas 206 and 207 .

Es sollte außerdem klar sein, daß die Schalttransistoranordnung der Fig. 2.1, 2.2 und 2.3 mittels eines herkömmlichen Bipolar­ verfahrens hergestellt werden kann und daß keine zusätzlichen Herstellungsschritte im Vergleich zu herkömmlichen Verfahren notwendig sind.It should also be clear that the switching transistor arrangement of FIGS. 2.1, 2.2 and 2.3 can be manufactured using a conventional bipolar method and that no additional manufacturing steps are necessary compared to conventional methods.

Claims (7)

1. Schalttransistorschaltkreisanordnung, enthaltend ein Halbleitersubstrat mit:
ersten und zweiten Halbleiterbereichen, die wechselseitig ineinandergreifen und die entsprechend eine Steuerelektrode und eine Signalelektrode des Transistors bilden;
einen dritten Halbleiterbereich, der eine zweite Signalelek­ trode des Transistors bildet; und
einen vierten Halbleiterbereich, der sich mit den ersten und zweiten Halbleiterbereichen erstreckt und mit dem dritten Halb­ leiterbereich eine Diodenverbindung bildet, die sich über einen wesentlichen Teil des Substrats erstreckt.1. Switching transistor circuit arrangement, comprising a semiconductor substrate with:
first and second semiconductor regions which mutually interlock and which correspondingly form a control electrode and a signal electrode of the transistor;
a third semiconductor region which forms a second signal electrode of the transistor; and
a fourth semiconductor region, which extends with the first and second semiconductor regions and forms a diode connection with the third semiconductor region, which extends over a substantial part of the substrate. 2. Schaltkreisanordnung gemäß Anspruch 1, bei der der vierte Halbleiterbereich mit den ersten und zweiten Halbleiterberei­ chen ineinandergreift.2. Circuit arrangement according to claim 1, wherein the fourth Semiconductor area with the first and second semiconductor areas intertwined. 3. Schaltkreisanordnung nach Anspruch 1 oder 2, bei dem der vierte Halbleiterbereich so ausgebildet ist, daß er zusammen mit dem dritten Halbleiterbereich und dem ersten Halbleiter­ bereich einen "clamp"-Transistor bildet (Blockiertransistor).3. A circuit arrangement according to claim 1 or 2, wherein the fourth semiconductor region is formed so that it together with the third semiconductor region and the first semiconductor area forms a "clamp" transistor (blocking transistor). 4. Schaltkreisanordnung gemäß Anspruch 1 oder 2, bei der Schalttransistor ein NPN-Transistor ist.4. Circuit arrangement according to claim 1 or 2, wherein Switching transistor is an NPN transistor. 5. Schaltanordnung nach Anspruch 3, bei dem der Schalttran­ sistor ein NPN-Transistor ist.5. Switching arrangement according to claim 3, wherein the switching oil sistor is an NPN transistor. 6. Schaltkreisanordnung nach Anspruch 5, bei dem der "clamp"- Transistor ein PNP-Transistor ist. 6. Circuit arrangement according to claim 5, wherein the "clamp" - Transistor is a PNP transistor.   7. Integrierte Schaltkreiseinrichtung, die eine Schalttran­ sistor-Schaltkreisanordnung gemäß einem der vorhergehenden Ansprüche enthält.7. Integrated circuit device, which is a Schalttran sistor circuit arrangement according to one of the preceding Contains claims.
DE19944411859 1993-04-08 1994-04-06 Switching transistor arrangement Withdrawn DE4411859A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9304170A FR2703830B1 (en) 1993-04-08 1993-04-08 Switching transistor assembly.

Publications (1)

Publication Number Publication Date
DE4411859A1 true DE4411859A1 (en) 1994-10-13

Family

ID=9445885

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944411859 Withdrawn DE4411859A1 (en) 1993-04-08 1994-04-06 Switching transistor arrangement

Country Status (5)

Country Link
JP (1) JPH07130761A (en)
CN (1) CN1035090C (en)
DE (1) DE4411859A1 (en)
FR (1) FR2703830B1 (en)
GB (1) GB2276981B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6119660A (en) * 1998-04-27 2000-09-19 Toyota Jidosha Kabushiki Kaisha Compression-ignition internal combustion engine having combustion heater

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NZ501675A (en) * 1999-12-09 2002-12-20 New Zealand Dairy Board Translucent milk drink having a pH of 5.7 to 7.0 and a percentage transmission of at least 5% prepared by a cation exchange process
CN101931010A (en) * 2010-06-24 2010-12-29 深圳市鹏微科技有限公司 Diode and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2527008A1 (en) * 1982-05-14 1983-11-18 Thomson Csf SEMICONDUCTOR STRUCTURE OF MESA TYPE COMBINING A DIODE AND A TRANSISTOR OF TYPES TRANSVERSE INTO ANTIPARALLEL
DE3331631A1 (en) * 1982-09-01 1984-03-01 Mitsubishi Denki K.K., Tokyo Semiconductor component
DE3247006A1 (en) * 1982-12-18 1984-06-20 Telefunken electronic GmbH, 6000 Frankfurt Integrated transistor device
JPH03138946A (en) * 1989-10-24 1991-06-13 Sony Corp Semiconductor device
EP0491217A1 (en) * 1990-12-19 1992-06-24 Siemens Aktiengesellschaft Integrated transistor-flyback diodes device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6119660A (en) * 1998-04-27 2000-09-19 Toyota Jidosha Kabushiki Kaisha Compression-ignition internal combustion engine having combustion heater

Also Published As

Publication number Publication date
GB9405770D0 (en) 1994-05-11
FR2703830A1 (en) 1994-10-14
FR2703830B1 (en) 1997-07-04
GB2276981A (en) 1994-10-12
GB2276981B (en) 1997-04-02
JPH07130761A (en) 1995-05-19
CN1095863A (en) 1994-11-30
CN1035090C (en) 1997-06-04

Similar Documents

Publication Publication Date Title
DE1260029B (en) Method for manufacturing semiconductor components on a semiconductor single crystal base plate
DE2531927A1 (en) POLYCRYSTALLINE SILICON RESISTOR ELEMENT FOR INTEGRATED CIRCUITS
DE2500057C2 (en) Circuit arrangement for frequency stabilization of an integrated circuit
DE2349986A1 (en) CAPACITY SWITCH
DE4213423A1 (en) BIPOLAR TRANSISTOR WITH INSULATED CONTROL ELECTRODE
DE2802799A1 (en) POWER TRANSISTOR MADE FROM A SILICON SINGLE CRYSTAL WITH MINORITY CARRIERS
DE2906961A1 (en) FIELD CONTROLLED THYRISTOR CONTROL ARRANGEMENT
DE3038186C2 (en) Darlington semiconductor device
DE3022122C2 (en)
DE2531249A1 (en) MULTILAYER THYRISTOR
DE4411859A1 (en) Switching transistor arrangement
DE3331631C2 (en)
DE2539967C2 (en) Basic logic circuit
DE69532315T2 (en) Semiconductor device for feeding, returning and demagnetizing an inductive load
CH679962A5 (en)
DE2514958A1 (en) PARALLEL ARRANGEMENT OF SEMI-CONDUCTOR SYSTEMS
DE3005367C2 (en)
DE3743204C2 (en) Power transistor with improved security against second breakdown
EP0103653A1 (en) Method of making a monolithic integrated circuit with at least one bipolar planar transistor
DE2263671A1 (en) CIRCUIT ARRANGEMENT OF LIGHT Emitting Semiconductor Elements
DE2800240A1 (en) INTEGRATED SEMI-CONDUCTOR CIRCUIT
DE19806555A1 (en) Semiconductor device including Zener diode
EP0414934B1 (en) Input protection structure for integrated circuits
DE2452107B2 (en) Temperature-compensated Zener diode arrangement
DE2105475C3 (en) Integrated semiconductor circuit

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: SEMICONDUCTOR COMPONENTS INDUSTRIES L.L.C. (N.D.GE

8139 Disposal/non-payment of the annual fee