DE2800240A1 - INTEGRATED SEMI-CONDUCTOR CIRCUIT - Google Patents

INTEGRATED SEMI-CONDUCTOR CIRCUIT

Info

Publication number
DE2800240A1
DE2800240A1 DE19782800240 DE2800240A DE2800240A1 DE 2800240 A1 DE2800240 A1 DE 2800240A1 DE 19782800240 DE19782800240 DE 19782800240 DE 2800240 A DE2800240 A DE 2800240A DE 2800240 A1 DE2800240 A1 DE 2800240A1
Authority
DE
Germany
Prior art keywords
zone
conductivity type
lightly doped
layer
highly doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19782800240
Other languages
German (de)
Inventor
Heshmat Khajezadeh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2800240A1 publication Critical patent/DE2800240A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0244—I2L structures integrated in combination with analog structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Dr.-fng. Reiman Konig - Diol.-fng. Klaus Bergen Ceoilienallee 76 4 Düsseldorf 3O Telefon 452OO8 PatentanwälteDr.-fng. Reiman Konig - Diol.-fng. Klaus Bergen Ceoilienallee 76 4 Düsseldorf 3O Telephone 452OO8 Patent Attorneys

2. Januar 1978 31 906 BJanuary 2, 1978 31 906 B

RCA Corporation, 30 Rockefeller Plaza, New York, N.Y. 10020 (V.St.A.)RCA Corporation, 30 Rockefeller Plaza, New York , NY 10020 (V.St.A.)

"Integrierte Halbleiterschaltung""Integrated semiconductor circuit"

Die Erfindung betrifft eine integrierte Halbleiterschaltung sowie ein Verfahren zu ihrer Herstellung«The invention relates to an integrated semiconductor circuit and a method for its production «

Bipolare digitale und lineare integrierte Schaltkreise werden im allgemeinen in einer Halbleiterschicht mit relativ hohem Widerstand hergestellt, die auf einer Schicht desselben Leitungstyps aber mit relativ niedrigem Widerstand liegt. Für Niederspannungs-Hochleistungsbauelemente, z.B. solche in I L-Schaltkreisen, ist es wünschenswert, wenn die schwächer leitende Schicht relativ dünn, z.B. etwa 4 bis 8 Mikrometer dick ist. Für Hochspannungsbauelemente ist es dagegen wünschenswert, wenn die schwächer leitende Schicht relativ dick ist, z.B. etwa 10 bis 16 Mikrometer.Bipolar digital and linear integrated circuits are generally used in a semiconductor layer with relative high resistance produced on a layer of the same conductivity type but with relatively low resistance lies. For low-voltage, high-performance components, e.g. those in IL circuits, it is desirable when the less conductive layer is relatively thin, e.g., about 4 to 8 micrometers thick. For high voltage components on the other hand, it is desirable for the less conductive layer to be relatively thick, e.g., about 10-16 Micrometer.

Um die Forderung nach einer dünnen Epitaxialschicht für die Niederspannungs-Bauelemente und nach einer dicken Epitaxialschicht für die Hochspannungs-Bauelemente erfüllen zu können, werden die Niederspannungs- und Hochspannungs-Bauelemente bisher auf getrennten Chips hergestellt. To meet the requirement for a thin epitaxial layer for meet the low-voltage components and after a thick epitaxial layer for the high-voltage components To be able to, the low-voltage and high-voltage components are previously produced on separate chips.

809828/0835809828/0835

28ÜÜ24Ü28ÜÜ24Ü

Bei- ^rfSndnag liegt die Aufgabe zugrunde, beide genannten üaBHELLesaeEitarten auf einem Chip zu kombinieren, insbesondere im einer integrierten Schaltung der eingangs genanasfcesi Art die Schichten mit schwächerer Leitfähigkeit und verschiedener Dicke zu vereinigen und ein Verfahren zu. schaffen, nach dem diese Schichten herzustellen und dasii-t Miederspannungs- und Hochspannungsbauelemente in eim&Bi einzigen Halbleiterchip zu vereinigen sind. DieExamples rfSndnag ^ is an object to combine both said üaBHELLesaeEitarten on a chip, to combine the layers of weaker conductivity and varying thickness, particularly in an integrated circuit of the above type and a process for genanasfcesi. provide, after manufacture these layers and dasii-t Miederspannungs- and high-voltage components in eim & Bi single semiconductor chip are to unite. the

Lösung für den integrierten SchaltkreisSolution for the integrated circuit

1~~ im Patentanspruch 1 beschrieben. Ein Verfahren zum Hnrwi3ellra der erfindungsgemäßen Schaltung ist im Patentanspruch f angegeben. 1 ~~ in claim 1 described. A method for H nrw i3ellra the circuit according to the invention is specified in claim f.

ErxjJidtaBgsgjemäß wird zunächst in einem halbleitenden Substrat eines ersten Leitungstyps wenigstens eine !lochen.» <erte Zone des zweiten Leitungstyps eindiffundiert. Uaraufhim üird auf der Oberfläche des Substrats eine weniger hochdotierte Schicht aus Halbleitermaterial des zweiten Leiiaingstyps gebildet. In dieser weniger hochdotierten Schicht wird sodann - gegebenenfalls im Bereich -über einer von mehreren der ersten hochdotierten Zonen eine ebenfalls hochdotierte Zone eindiffundiert. Im Bereich oberhalb wenigstens einer der ersfen in das Substrat eindiffundierten hochdotierten Zonen erfolgt dabei jedoch die Ausbildung der zweiten hochdotierten Zonen nicht. Nach dem Eindiffundieren der zweiten hochdiffundierten Zone (Zonen) in der ersten auf das Substrat aufgebrachten, weniger hochdotierten Schicht wird auf dieser und den darin eindiffundierten hochdotierten Zonen eine zweite weniger hochdotierte Schicht des zweiten Lei- _±ungstyps hergestellt.ErxjJidtaBgsgjemäß initially at least one! Hole is made in a semiconducting substrate of a first conductivity type. "<1st zone of the second conductivity type diffused in. Uaraufhim üird formed on the surface of the substrate, a less highly doped layer of semiconductor material of the second type of bond. In this less highly doped layer, a likewise highly doped zone is then diffused — possibly in the area — over one of several of the first highly doped zones. In the area above at least one of the first highly doped zones diffused into the substrate, however, the formation of the second highly doped zones does not take place. After the second highly diffused zone (zones) has diffused in the first, less highly doped layer applied to the substrate, a second, less highly doped layer of the second line type is produced on this and the heavily doped zones diffused into it.

Die zweite weniger hochdotierte Schicht wird zwar in zwei Abschnitten gebildet, dabei wird jedoch SorgeThe second, less heavily doped, layer is formed in two sections, but that is a concern

809828/0835809828/0835

, , 28ÜÜ240,, 28ÜÜ240

getragen, daß eine störende Grenzschicht zwischen den beiden Teilschichten nicht auftritt. Im Ergebnis liegt also erfindungsgemäß ein Halbleiterkörper vor, der aus einem Substrat des einen Leitungstyps und einer darauf, z.B. epitaxial, aufgebrachten Halbleiterschicht des zweiten Leitungstyps besteht, wobei innerhalb des Halbleiterkörpers wenigstens zwei hochdotierte Zonen des zweiten Leitungstyps eingebettet sind, von denen die erste innerhalb des Substrats liegt und bis zu dessen Oberfläche reicht und die zweite innerhalb des unteren Teils der weniger hochdotierten Schicht des zweiten Leitungstyps liegt und bis zu dessen ursprünglicher Oberfläche reicht. Die zuletzt genannte hochdotierte Schicht des zweiten Leitungstyps kann dabei ganz innerhalb des unteren Teils der weniger hochdotierten bzw. schwachdotierten Schicht des zweiten Leitungstyps angeordnet sein oder aber bis in das Substrat reichen. Es sind in dem aus einem Substrat des einen Leitungstyps und einer darauf in zwei Abschnitten aufgebrachten schwachdotierten Schicht des zweiten Leitungstyps bestehenden Halbleiterkörper also mindestens zwei hochdotierte Zonen des zweiten Leitungstyps eingebettet, von denen die eine von der äußeren Oberfläche der aufgebrachten Schicht nur durch deren zweiten Teil getrennt ist, während auf der anderen hochdotierten Zone des zweiten Leitungstyps die volle Stärke der in zwei Abschnitten aufgebrachten schwachdotierten Schicht liegt.worn so that a disruptive boundary layer between the two sub-layers does not occur. The result is thus according to the invention a semiconductor body which consists of a substrate of one conductivity type and one thereon, e.g. epitaxially applied semiconductor layer of the second conductivity type, wherein inside the semiconductor body at least two highly doped zones of the second conductivity type are embedded, of which the the first lies within the substrate and extends to its surface and the second within the lower one Part of the less highly doped layer of the second conductivity type lies and up to its original surface enough. The last-mentioned highly doped layer of the second conductivity type can be entirely within the be arranged lower part of the less highly doped or lightly doped layer of the second conductivity type or extend into the substrate. They are made up of a substrate of one conductivity type and one on top lightly doped layer of the second conductivity type existing in two sections applied semiconductor body So at least two highly doped zones of the second conductivity type are embedded, one of which is from the outer one The surface of the applied layer is only separated by its second part, while the other is highly doped Zone of the second conductivity type the full strength of the lightly doped applied in two sections Layer lies.

Anhand der schematischen Zeichnung von Ausführungsbeispielen werden weitere Einzelheiten der Erfindung erläutert. Es zeigen:Further details of the invention are explained with the aid of the schematic drawing of exemplary embodiments. Show it:

Fig. 1 einen Querschnitt durch einen Teil eines ersten Ausführungsbeispiels einer erfindungsgemäßen Schaltung; 1 shows a cross section through part of a first exemplary embodiment of a circuit according to the invention;

809828/0835809828/0835

28UU24028UU240

Fig. 2 Ms 7 Verfaiirensschritte zum Herstellen der Schaltung gemäß Fig. 1; und FIG. 2 shows 7 procedural steps for producing the circuit according to FIG. 1; FIG. and

Fig. B und 9 Verfahrensschritte zum Herstellen eines anderen Ausführungsbeispiels einer erfindungsgemäßen integrierten Schaltung. FIGS. B and 9 process steps for producing another exemplary embodiment of an integrated circuit according to the invention.

Fig. 1 zeigt einen Teil einer integrierten Schaltung 10 mit einer Oberfläche 11, in der ein bipolares Hochspannungs-1 shows part of an integrated circuit 10 with a surface 11 in which a bipolar high-voltage

bauelement 12 und ein Niederspannungs-I L-Bauelement 14 auf einem einzigen Substrat 16 aus P-leitendem Material vereinigt sind. Das bipolare Bauelement 12 ist in einer ersten, relativ dicken, schwachdotierten Zone 18 aus N-leitendem Halbleitermaterial gebildet und liegt auf einer ersten hochdotierten N+-leitenden Zone 20, während dascomponent 12 and a low-voltage I L component 14 are combined on a single substrate 16 made of P-conductive material. The bipolar component 12 is formed in a first, relatively thick, lightly doped zone 18 made of N-conductive semiconductor material and lies on a first highly doped N + -conductive zone 20, while the

I L-Bauelement 14 in einer zweiten, relativ dünnen, schwachdotierten N-leitenden Zone 22 gebildet ist, die auf einer zweiten hochdotierten N+-leitenden Zone 24 liegt. Die Grenzschicht zwischen den Zonen 18 und 20 ist mit dem Bezugszeichen 19 und die Grenzschicht zwischen den Zonen 22 und 24 mit dem Bezugszeichen 23 versehen.IL component 14 is formed in a second, relatively thin, lightly doped N-conductive zone 22, which lies on a second highly doped N + -conductive zone 24. The boundary layer between the zones 18 and 20 is provided with the reference number 19 and the boundary layer between the zones 22 and 24 with the reference number 23.

Im Ausführungsbeispiel gemäß Fig. 1 gehören zu dem bipolaren, Hochspannungs-Bauelement 12 eine P-leitende Basiszone 26, eine N+-leitende Emitterzone 28 und eine hochdotierte N+-leitende Kontaktzone 30. Letztere dient dazu, die als Kollektor des Bauelementes wirkende Zone 18 zu kontaktieren. Die hochdotierte N+-leitende Zone 20 stellt einen seitlichen Weg bzw. Nebenweg von der Emitterzone 28 zum Kollektor dar. Um dem bipolaren Bauelement 12 ein hohes Spannungsvermögen zu verleihen, ist es wichtig, eine relativ dicke Kollektorzone 18, d.h. eine Zonendicke zwischen etwa 10 und 16 Mikrometer, vorzusehen. In einem bevorzugten Ausführangs-In the exemplary embodiment according to FIG. 1, the bipolar, high-voltage component 12 includes a P-conducting base zone 26, an N + -conducting emitter zone 28 and a highly doped N + -conducting contact zone 30. The latter serves as the zone acting as the collector of the component 18 to contact. The highly doped N + -conducting zone 20 represents a lateral path or bypass path from the emitter zone 28 to the collector and 16 micrometers to be provided. In a preferred embodiment

809828/0835809828/0835

beispiel der Erfindung trennt eine etwa 14 Mikrometer dicke Kollektorzone 18 die N+-leitende Zone 20 von der Oberfläche 11 des Bauelements.As an example of the invention, an approximately 14 micrometer thick collector zone 18 separates the N + -conductive zone 20 from the surface 11 of the component.

Das I L-Bauelement 14, welches von dem bipolaren Bauelement 12 durch einen hochdotierten, P+-leitenden Isolierbereich 32 getrennt ist, besteht aus einer P-leitenden Injektorzone 34, die in der dünnen N-leitenden Zone 22 gebildet ist. Mehrere N-leitende Kollektorzonen 36, 38 und 40 sind in einer P-leitenden Basiszone 42 hergestellt. Eine hochdotierte, ringförmige, N+-leitende Kontaktzone 44 erstreckt sich durch die N+-leitende Zone 22 zu der darunterliegenden hochdotierten N -leitenden Zone 24 und kontaktiert letztere. Obwohl vorstehend ein bevorzugtes Ausführungsbeispiel beschrieben wird, ist es nicht notwendig, daß die Zone 44 ganz bis zu der Zone 24 reicht. Die ringförmige, N+-leitende Kontaktzone 44 umschließt die Injektorzone 34 und die Basiszone 42 ganz. Die N+-leitende Zone 44 dient dazu, parasitäre Wirkungen von Basiszonen, wie der Zone 42, zu benachbarten Basiszonen und parasitäre Ströme zu dem Isolierbereich 32 zu vermeiden. Pur eineThe IL component 14, which is separated from the bipolar component 12 by a highly doped, P + -conducting insulating region 32, consists of a P-conductive injector zone 34 which is formed in the thin N-conductive zone 22. A plurality of N-conducting collector zones 36, 38 and 40 are produced in a P-conducting base zone 42. A highly doped, ring-shaped, N + -conductive contact zone 44 extends through the N + -conductive zone 22 to the highly doped N -conductive zone 24 underneath and makes contact with the latter. Although a preferred embodiment is described above, it is not necessary for zone 44 to extend all the way to zone 24. The annular, N + -conductive contact zone 44 completely encloses the injector zone 34 and the base zone 42. The N + -conducting zone 44 serves to avoid parasitic effects from base zones, such as zone 42, to adjacent base zones and parasitic currents to the insulating region 32. Pure one

hohe Leistungsfähigkeit des I L-Bauelements 14 ist es wichtig, daß die N+-leitende Zone 22 relativ dünn ist, d.h. daß die Zone 22 eine Dicke zwischen etwa 4 und 8 Mikrometer aufweist. In einem bevorzugten Ausführungsbeispiel der Erfindung ist die N+-leitende Zone 24 von der Oberfläche 11 des Halbleiterkörpers durch eine etwa 6 Mikrometer dicke Zone 22 getrennt.For the high performance of the IL component 14, it is important that the N + -conducting zone 22 be relatively thin, that is, that the zone 22 has a thickness between about 4 and 8 micrometers. In a preferred exemplary embodiment of the invention, the N + -conductive zone 24 is separated from the surface 11 of the semiconductor body by a zone 22 approximately 6 micrometers thick.

Um Zonen 18 und 22 mit unterschiedlichen Dicken herzustellen, werden erfindungsgemäß die Abstände zwischen den Grenzschichten 19 und 22 einerseits und der Oberfläche 11 des Bauelementes andererseits auf die im folgenden näher erläuterte Weise variiert.In order to produce zones 18 and 22 with different thicknesses, the distances between the Boundary layers 19 and 22 on the one hand and the surface 11 of the component on the other hand to the following explained in more detail varies.

809828/0835809828/0835

Anhand der Figuren 2 Ms 7 wird ein Verfahren zum Herstellen eines erfindungsgemäßen Bauelementes 10 beschrieben. Gemäß Fig. 2 beginnt das Verfahren mit der Auswahl eines schwachdotierten Substrates 16 aus P-leitendem Halbleitermaterial, wie Silizium. Unter Verwendung von in der Halbleitertechnik üblichen photolithographischen Verfahren wird auf der oxydierten Oberfläche des Substrats 16 eine Schicht aus Photoresistmaterial und in dieser Öffnungen gebildet. Als nächstes werden Donator-Dotierstoffe durch die Öffnungen in die Oberfläche des Substrats eindiffundiert, um N+-Zonen 20 und 24 zu bilden. Gemäß Fig. 3 wird im Anschluß an die Diffusion der N+- leitenden Zonen 20 und 24 eine N-leitende Epitaxialschicht 25 oberhalb der diffundierten Zonen 20 und 24 aufgewachsen. Bei der Auswahl der Dicke der N-leitenden Epitaxialschicht 25 muß der Unterschied der Dicken der gewünschten Zonen 18 und 22 für das fertige Bauelement 10 berücksichtigt werden. Wenn daher die Zone 18 eine Schichtdicke von 14 Mikrometern und die Zone 22 eine Schichtdicke von 6 Mikrometern haben soll, ist die Epitaxialschicht 25 bis zu einer Dicke von 8 Mikrometern aufzuwachsen.A method for producing a component 10 according to the invention is described with reference to FIGS. 2 and 7. According to FIG. 2, the method begins with the selection of a lightly doped substrate 16 made of P-conductive semiconductor material, such as silicon. Using photolithographic processes customary in semiconductor technology, a layer of photoresist material is formed on the oxidized surface of the substrate 16 and openings are formed in this. Next, donor dopants are diffused into the surface of the substrate through the openings to form N + regions 20 and 24. According to FIG. 3, following the diffusion of the N + conductive zones 20 and 24, an N-conductive epitaxial layer 25 is grown above the diffused zones 20 and 24. When selecting the thickness of the N-type epitaxial layer 25, the difference in the thicknesses of the desired zones 18 and 22 for the finished component 10 must be taken into account. Therefore, if the zone 18 is to have a layer thickness of 14 micrometers and the zone 22 is to have a layer thickness of 6 micrometers, the epitaxial layer 25 is to be grown to a thickness of 8 micrometers.

Nach Fertigstellen der Epitaxialschioht 25 wird die Oberfläche dieser Schicht oxydiert und mit einer Photoresistschicht bedeckt. In letzterer und in dem Oxid wird dann oberhalb der N+-leitenden Zone 24 eine begrenzte Öffnung gebildet. Darauf folgt das Eindiffundieren von Donator-Dotierstoffen in die Schicht 25, um die Zone 24 bis zur Oberfläche der Schicht 25 auszudehnen, wie das in Fig. 4 dargestellt worden ist.After the epitaxial layer 25 has been completed, the surface of this layer is oxidized and covered with a layer of photoresist. A limited opening is then formed in the latter and in the oxide above the N + -conducting zone 24. This is followed by the diffusion of donor dopants into the layer 25 in order to extend the zone 24 to the surface of the layer 25, as has been shown in FIG.

Im Anschluß an das Diffundieren der Zone 24 bis zu deren vollständiger, gewünschter Dicke, wird eine zusätzliche Epitaxialschicht auf der Oberfläche der SchichtFollowing the diffusion of the zone 24 to its complete, desired thickness, an additional Epitaxial layer on the surface of the layer

809828/0835809828/0835

aufgewachsen, um die Dicke der Schicht 25 so zu vergrößern, daß diese Schicht schließlich mit der endgültig gewünschten Dicke der Zone 22 auf der Zone 24 liegt. Im vorliegenden Beispiel wird daher die Epitaxialschicht im zweiten Schritt ihres Auf wachsens um zusätzlich 6 Mikrometer dicker gemacht, um eine Schichtdicke von 14 Mikrometern oberhalb der N+-leitenden Zone 20 und eine Dicke von 6 Mikrometern oberhalb der N+-leitenden Zone 24 zu erhalten. Nach dem Herstellen der Struktur gemäß Fig. 5 wird eine andere Photoresist-Schicht auf die oxydierte Oberfläche der Schicht 25 aufgebracht und es werden eine Reihe von P+-leitenden Zonen 32 begrenzt und durch die Schicht 25 bis in das Substrat 16 eindiffundiert, um die Schicht 25 in die Zonal 18 und 22 zu teilen, wie das in Fig. 6 dargestellt ist. Als nächstes wird die hochdotierte, N+-leitende Zone 44 begrenzt und durch die Zone 22 in die Zone 24 eindiffundiert. Alsdann wird eine Reihe von P-leitenden Zonen 26, 34 und 42 begrenzt und in die Zonen 18 und 22 eindiffundiert, um die Struktur gemäß Fig. 7 zu bilden. Schließlich wird die N+-leitende Zone 28 begrenzt und in die P-leitende Zone 26 eindiffundiert, außerdem werden eine N+-leitende Zone 30 in die N-leitende Zone 18 und N-leitende Zonen 36, 38 und 40 in die P-leitende Zone 42 eindiffundiert. Auf diese Weise entsteht die integrierte Schaltung 10 gemäß Fig0 1.grown in order to increase the thickness of the layer 25 so that this layer ultimately lies on the zone 24 with the finally desired thickness of the zone 22. In the present example, the epitaxial layer is therefore made an additional 6 micrometers thicker in the second step of its growth in order to obtain a layer thickness of 14 micrometers above the N + -conducting zone 20 and a thickness of 6 micrometers above the N + -conducting zone 24 . After the structure according to FIG. 5 has been produced, another photoresist layer is applied to the oxidized surface of layer 25 and a series of P + -conducting zones 32 are delimited and diffused through layer 25 into substrate 16, around which To divide layer 25 into the zones 18 and 22, as shown in FIG. Next, the highly doped, N + -conducting zone 44 is delimited and diffused into zone 24 through zone 22. A series of P-conductive zones 26, 34 and 42 are then delimited and diffused into zones 18 and 22 in order to form the structure according to FIG. Finally, the N + -conductive zone 28 is delimited and diffused into the P -conductive zone 26, in addition, an N + -conductive zone 30 is created in the N -conductive zone 18 and N -conductive zones 36, 38 and 40 in the P- conductive zone 42 diffused. In this way, the integrated circuit 10 according to FIG. 0 1 is produced.

Ein alternatives Ausführungsbeispiel kann in etwas gegenüber dem beschriebenen Verfahren abgewandelter Weise hergestellt werden. Hierbei wird eine N+-leitende Zone 45 in einem Substrat 46 gemäß Fig. 8 gebildet. Dann wird auf der Oberfläche des P-leitenden Substrats 46 eine Epitaxialschicht 48 aufgewachsen. Die Dicke der Epitaxialschicht 48 soll dabei der Differenz der Schichtdicke!derAn alternative exemplary embodiment can be produced in a manner that is slightly different from the method described. Here, an N + -conductive zone 45 is formed in a substrate 46 according to FIG. 8. An epitaxial layer 48 is then grown on the surface of the P-type substrate 46. The thickness of the epitaxial layer 48 should be the difference in the layer thickness!

809828/0835809828/0835

280U24Q280U24Q

in "bzw. auf dem Substrat 46 herzustellenden Hochspannungsuiid Niederspannungs-Bauelemente entsprechen. Als nächstes wird eine zweite N+-leitende Zone 50 "begrenzt und in die Epitaxialschicht 48 eindiffundiert und daraufhin eine zweite Epitaxialschicht 52 auf der Oberfläche der Schicht 48 und der Zone 50 Ms zu einer Dicke aufgewachsen, die der für das Niederspannungs-Bauelement gewünschten Schichtdicke entspricht. Die weiteren Verfahrensschritte können wie oben beschrieben ausgeführt werden."correspond respectively to the substrate 46 to be manufactured Hochspannungsuiid low-voltage components. Next, a second N + -type region 50" in limited and diffused into the epitaxial layer 48 and then a second epitaxial layer 52 on the surface of the layer 48 and the zone 50 Ms grown to a thickness which corresponds to the layer thickness desired for the low-voltage component. The further process steps can be carried out as described above.

Obwohl die Erfindung für den Fall eines mit einem Niederspannungs-I L-Bauelement kombinierten bipolaren Hochspannungs-Bauelementes beschrieben wurde, ist sie beim Herstellen integrierter Halbleiterbauelemente verschiedenster Typen anzuwenden, bei denen die Kombination unterschiedlicher Halbleitertechniken erforderlich ist, wie bei PMOS-(P-Kanal-Metalloxidhalbleiter), NMOS- (N-Kanal-Metalloxidhalbleiter), CMOS-(komplementäre Metalloxidhalbleiter), Bipolar- und I L-Bauteilen und anderen Technologien, für die zum Erzielen einer idealen Betriebsweise verschieden dicke Epitaxialschichten gefordert werden.Although the invention for the case of one with a low voltage I L-component combined bipolar high-voltage component was described, it is at Manufacture of integrated semiconductor components of various types to use in which the combination of different Semiconductor technology is required, such as PMOS (P-channel metal oxide semiconductor), NMOS (N-channel metal oxide semiconductor), CMOS (Complementary Metal Oxide Semiconductors), Bipolar and IL devices and others Technologies for which epitaxial layers of different thicknesses are required in order to achieve an ideal operating mode will.

Die Erfindung ist im Ausführungsbeispiel zwar anhand von vertikalen NPN- und lateralen PNP-Transistoren beschrieben worden; in einigen Anwendungsfällen kann es jedoch wünschenswert sein, vertikale PNP- und laterale NPN-Transistoren in einem einzigen Halbleiterchip herzustellen, was ebenfalls im Rahmen der Erfindung unter entsprechender Anwendung der damit gegebenen Lehre möglich ist.The invention is described in the exemplary embodiment on the basis of vertical NPN and lateral PNP transistors been; however, in some applications it may be desirable to use vertical PNP and lateral Manufacture NPN transistors in a single semiconductor chip, which is also within the scope of the invention under appropriate application of the teaching given is possible.

809828/083 5809828/083 5

Claims (7)

RCA Corporation, 30 Rockefeller Plaza, New York. N.Y. 10020 (V.St.A.)RCA Corporation, 30 Rockefeller Plaza, New York . NY 10020 (V.St.A.) Patentansprüche:Patent claims: V1.^Integrierte Halbleiterschaltung, gekennzeich net durch einen Halbleiterkörper mit einem Substrat (16) des einen Leitungstyps, mit einer ersten hochdotierten, von der Oberfläche (11) des Halbleiterkörpers durch eine erste schwachdotierte, halbleitende Zone (18) des zweiten Leitungstyps getrennten, halbleitenden Zone (20) des zweiten Leitungstyps vorbestimmter Dicke und mit einer zweiten hochdotierten, von der Oberfläche (11) des Halbleiterkörpers durch eine zweite schwachdotierte halbleitende Zone (22) des zweiten Leitungstyps getrennten, halbleitenden Zone (24) des zweiten Leitungstyps, wobei jeweils die erste und zweite schwachdotierte Zone eine niedrigere Leitfähigkeit aufweisen als die zugehörige erste bzw. zweite hochdotierte Zone, wobei weiterhin die zweite schwachdotierte Zone (22) eine von der vorbestimmten Dicke der ersten schwachdotierten Zone (18) abweichende vorbestimmte Dicke aufweist und wobei in der ersten hochdotierten (20) und der ersten schwachdotierten Zone (18) wenigstens ein Halbleiterbauelement (12) sowie in der zweiten hochdotierten (24) und der zweiten schwachdotierten Zone (22) wenigstens ein weiteres Halbleiterbauelement (14) vorgesehen ist.V1. ^ Integrated semiconductor circuit, marked net by a semiconductor body with a substrate (16) of one conductivity type, with a first highly doped, from the surface (11) of the semiconductor body through a first lightly doped, semiconducting Zone (18) of the second conductivity type separate, semiconducting zone (20) of the second conductivity type predetermined Thick and with a second highly doped, from the surface (11) of the semiconductor body through a second lightly doped semiconducting zone (22) of the second conductivity type separated, semiconducting Zone (24) of the second conductivity type, the first and second lightly doped zone each being a lower one Have conductivity than the associated first or second highly doped zone, with the second lightly doped zone (22) is one which differs from the predetermined thickness of the first lightly doped zone (18) having a predetermined thickness and wherein in the first highly doped (20) and the first lightly doped Zone (18) at least one semiconductor component (12) and in the second highly doped (24) and the second lightly doped zone (22) at least one further semiconductor component (14) is provided. 2. Schaltung nach Anspruch 1, gekennzeichnet durch einen die ersten Zonen (18, 20)2. Circuit according to claim 1, characterized through one of the first zones (18, 20) 809828/0835 ORIGINAL !NSFECTED809828/0835 ORIGINAL! NSFECTED -η-Ί. 28ÖÜ2AÜ -η-Ί. 28ÖÜ2AÜ von den zweiten Zonen (22, 24) trennenden Isolierbereich (32) des ersten Leitungstyps.from the second zones (22, 24) separating insulating region (32) of the first conductivity type. 3. Schaltung nach Anspruch 2, dadurch gekennzeichnet , daß der Isolierbereich (32) eine höhere Leitfähigkeit als das Substrat (16) des Halbleiterkörpers aufweist.3. Circuit according to claim 2, characterized that the insulating region (32) has a higher conductivity than the substrate (16) of the semiconductor body. 4. Schaltung nach einem oder mehreren der Ansprüche 1 bis4. Circuit according to one or more of claims 1 to 3, dadurch gekennzeichnet, daß die Dicke der ersten schwachdotierten Zone (18) etwa 10 bis 16 Mikrometer und die Dicke der zweiten schwachdotierten Zone (22) etwa 4 bis 8 Mikrometer beträgt.3, characterized in that the thickness of the first lightly doped zone (18) about 10 to 16 micrometers and the thickness of the second lightly doped zone (22) about 4 to 8 micrometers amounts to. 5· Schaltung nach einem oder mehreren der Ansprüche 1 bis5 · Circuit according to one or more of Claims 1 to 4, dadurch gekennzeichnet, daß sich eine höher als die zweite schwachdotierte Zone (22) dotierte, hoohd->!;ie ^1;* Kontaktzoi-if- (44) des zweiten Leitungstyps von der Oberfläche (11) des Halbleiterkörpers durch die zweite schwachdotierte Zone hindurch zu der zweiten hochdotierten Zone (24) erstreckt, daß in der zweiten schwachdotierten Zone (22) mit Abstand voneinander eine Injektorzone (34) und eine Basiszone (42) vom jeweils ersten Leitungstyp vorgesehen sind und daß in der Basiszone (42) wenigstens eine sich bis zur Oberfläche (11) des Halbleiterkörpers erstreckende Kollektorzone (36, 38, 40) des zweiten Leitungstyps vorgesehen ist.4, characterized in that a higher than the second lightly doped zone (22) doped, hoohd ->!; ie ^ 1 ; * Kontaktzoi-if- (44) of the second conductivity type from the surface (11) of the semiconductor body through the second The lightly doped zone extends through to the second highly doped zone (24), that in the second lightly doped zone (22) an injector zone (34) and a base zone (42) of the respective first conductivity type are provided and that in the base zone (42) at least one collector zone (36, 38, 40) of the second conductivity type extending to the surface (11) of the semiconductor body is provided. 6. Schaltung nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß in der ersten schwachdotierten Zone (18) eine sich bis zur Oberfläche (11) des Halbleiterkörpers6. Circuit according to one or more of claims 1 to 5, characterized in that that in the first lightly doped zone (18) one extends up to the surface (11) of the semiconductor body 809828/083 5809828/083 5 280Ü2A0280Ü2A0 erstreckende (zweite) Basiszone (26) des ersten Leitungstyps vorgesehen ist, daß in der (zweiten) Basiszone (26) eine sich Ms zur Oberfläche (11 ) des HaIbleiterkörpers erstreckende Emitterzone (28) des zweiten Leitungstyps vorgesehen ist und daß in der ersten schwachdotierten Zone (18) mit Abstand von der (zweiten) Basiszone (26) eine sich Ms zur Oberfläche (11) des Halbleiterkörpers erstreckende Kontaktzone (30) des zweiten Leitungstyps vorgesehen ist.extending (second) base zone (26) of the first conductivity type is provided that in the (second) base zone (26) a Ms to the surface (11) of the semiconductor body extending emitter zone (28) of the second Line type is provided and that in the first lightly doped zone (18) at a distance from the (second) Base zone (26) is a contact zone (30) of the Ms extending to the surface (11) of the semiconductor body second line type is provided. 7. Verfahren zum Herstellen einer Schaltung nach einem oder mehreren der Ansprüche 1 bis 6, gekennzeichnet durch folgende Verfahrensschritte : 7. A method for producing a circuit according to one or more of claims 1 to 6, characterized through the following process steps: (a) Eindiffundieren wenigstens einer hochdotierten Zone (20, 24) eines ersten Leitungstyps in ein halbleitendes Substrat (16) vom zweiten Leitungstyp; (a) at least one highly doped zone (20, 24) of a first conductivity type diffusing into a semiconducting substrate (16) of the second conductivity type; (b) Herstellen einer weniger hochdotierten Schicht (25, 48) aus Halbleitermaterial des ersten Leitungstyps auf der Oberfläche des Substrats (16);(b) producing a less highly doped layer (25, 48) from semiconductor material of the first conductivity type on the surface of the substrate (16); (c) Bilden wenigstens einer höher als die weniger hochdotierte Schicht (25, 48) dotierten Zone (24, 50) des ersten Leitungstyps in der Schicht (25, 48); und(c) Forming at least one more heavily doped zone (24, 50) than the less highly doped layer (25, 48) the first conductivity type in the layer (25, 48); and (d) Herstellen einer zweiten weniger hochdotierten Schicht (52) des ersten Leitungstyps auf der ersten Schicht (25, 48).(d) producing a second, less highly doped layer (52) of the first conductivity type on the first Layer (25, 48). 809828/083 5809828/083 5 9 fu9 fu
DE19782800240 1977-01-12 1978-01-04 INTEGRATED SEMI-CONDUCTOR CIRCUIT Pending DE2800240A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US75882377A 1977-01-12 1977-01-12

Publications (1)

Publication Number Publication Date
DE2800240A1 true DE2800240A1 (en) 1978-07-13

Family

ID=25053254

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782800240 Pending DE2800240A1 (en) 1977-01-12 1978-01-04 INTEGRATED SEMI-CONDUCTOR CIRCUIT

Country Status (5)

Country Link
JP (1) JPS5388586A (en)
DE (1) DE2800240A1 (en)
FR (1) FR2377704A1 (en)
IT (1) IT1088974B (en)
SE (1) SE7714594L (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0008043A1 (en) * 1978-08-11 1980-02-20 Siemens Aktiengesellschaft Integrated bipolar semiconductor circuit
EP0009442A1 (en) * 1978-09-15 1980-04-02 Thomson-Csf High voltage bipolar transistors, integrated circuits comprising such transistors and method of making such circuits
DE2855768A1 (en) * 1978-12-22 1980-06-26 Itt Ind Gmbh Deutsche MONOLITHICALLY INTEGRATED CIRCUIT
US4272307A (en) * 1979-03-12 1981-06-09 Sprague Electric Company Integrated circuit with I2 L and power transistors and method for making
EP0057549A2 (en) * 1981-01-29 1982-08-11 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142564A (en) * 1982-02-18 1983-08-24 Nec Corp Semiconductor device and manufacture thereof
DE102004055183B3 (en) * 2004-11-16 2006-07-13 Atmel Germany Gmbh Integrated circuit and method for manufacturing an integrated circuit on a semiconductor chip

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54156B2 (en) * 1974-11-27 1979-01-06
JPS51116687A (en) * 1975-04-07 1976-10-14 Hitachi Ltd Semiconductor integrated circuit device
JPS51132784A (en) * 1975-05-14 1976-11-18 Hitachi Ltd Production method of semiconductor device
JPS5261976A (en) * 1975-11-18 1977-05-21 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit device and its production

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0008043A1 (en) * 1978-08-11 1980-02-20 Siemens Aktiengesellschaft Integrated bipolar semiconductor circuit
EP0009442A1 (en) * 1978-09-15 1980-04-02 Thomson-Csf High voltage bipolar transistors, integrated circuits comprising such transistors and method of making such circuits
FR2436501A1 (en) * 1978-09-15 1980-04-11 Thomson Csf HIGH VOLTAGE BIPOLAR TRANSISTORS, INTEGRATED CIRCUITS COMPRISING SUCH TRANSISTORS, AND METHOD FOR MANUFACTURING SUCH CIRCUITS
DE2855768A1 (en) * 1978-12-22 1980-06-26 Itt Ind Gmbh Deutsche MONOLITHICALLY INTEGRATED CIRCUIT
EP0016860A1 (en) * 1978-12-22 1980-10-15 Deutsche ITT Industries GmbH Monolithic integrated circuit comprising an I2L circuit part and an analog circuit part
US4272307A (en) * 1979-03-12 1981-06-09 Sprague Electric Company Integrated circuit with I2 L and power transistors and method for making
EP0057549A2 (en) * 1981-01-29 1982-08-11 Kabushiki Kaisha Toshiba Semiconductor device
EP0057549A3 (en) * 1981-01-29 1983-07-27 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor body

Also Published As

Publication number Publication date
IT1088974B (en) 1985-06-10
JPS5388586A (en) 1978-08-04
FR2377704A1 (en) 1978-08-11
SE7714594L (en) 1978-07-13

Similar Documents

Publication Publication Date Title
DE69328758T2 (en) Process for the production of SOI bipolar and MOS transistors
DE3685709T2 (en) SUBSTRATE STRUCTURE FOR PRODUCING A SEMICONDUCTOR CONNECTOR ARRANGEMENT.
DE69025805T2 (en) Manufacture of semiconductor devices
EP0123093A1 (en) Schottky diode, integrated circuit with a Schottky diode and method of making the same
DE2214935A1 (en) Integrated semiconductor circuit
DE3110477A1 (en) METHOD FOR PRODUCING CMOS COMPONENTS
DE19531629C1 (en) Method of manufacturing an EEPROM semiconductor structure
DE3702810A1 (en) MONOLITHICALLY INTEGRATED SEMICONDUCTOR DEVICE CONTAINING BIPOLAR TRANSITION TRANSISTORS, CMOS AND DMOS TRANSISTORS AND LOW LEAK DIODES AND A METHOD FOR THEIR PRODUCTION
EP0020998B1 (en) Process for making a bipolar transistor with an ion-implanted emitter
DE2262297A1 (en) MONOLITHICALLY INTEGRATED, DIGITAL BASIC CIRCUIT
DE2905022A1 (en) INTEGRATED SEMI-CONDUCTOR CIRCUIT
DE2531927A1 (en) POLYCRYSTALLINE SILICON RESISTOR ELEMENT FOR INTEGRATED CIRCUITS
EP0135163B1 (en) Method of producing highly integrated complementary circuits of mos field effect transistors
DE4221039C2 (en) Method for producing a semiconductor device with a vertical semiconductor element and a further semiconductor component
DE4139039C2 (en) MOS semiconductor device
DE69420565T2 (en) Driver circuit for electronic semiconductor components with at least one power transistor
DE69231484T2 (en) Process for producing isolation zones of the LOCOS type for integrated circuits of the MOS type
DE69404700T2 (en) Reference diode in an integrated bipolar circuit
DE2420239A1 (en) METHOD FOR MANUFACTURING DOUBLE DIFFUSED LATERAL TRANSISTORS
DE3855775T2 (en) Integrated circuit with combined complementary bipolar and MOS transistors on a common substrate and method for their production
DE69128963T2 (en) Semiconductor device and method for its manufacture
DE69614326T2 (en) LOW LEAK CURRENT MOSFET
DE3142448C2 (en) MOS transistor and process for its manufacture
DE3340143A1 (en) BURNED BREAKDOWN DIODE IN AN INTEGRATED CIRCUIT AND METHOD FOR PRODUCING THE SAME
DE69033647T2 (en) Method of manufacturing a semiconductor structure for high-performance integrated circuits

Legal Events

Date Code Title Description
OHN Withdrawal