DE4400102C1 - I¶D¶¶D¶-Meßvorrichtung für CMOS-ICs - Google Patents
I¶D¶¶D¶-Meßvorrichtung für CMOS-ICsInfo
- Publication number
- DE4400102C1 DE4400102C1 DE19944400102 DE4400102A DE4400102C1 DE 4400102 C1 DE4400102 C1 DE 4400102C1 DE 19944400102 DE19944400102 DE 19944400102 DE 4400102 A DE4400102 A DE 4400102A DE 4400102 C1 DE4400102 C1 DE 4400102C1
- Authority
- DE
- Germany
- Prior art keywords
- supply
- current
- ground
- test
- measuring device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011156 evaluation Methods 0.000 claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000000903 blocking effect Effects 0.000 claims description 9
- 238000012360 testing method Methods 0.000 description 34
- 238000005259 measurement Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000010998 test method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die Erfindung betrifft eine Meßvorrichtung der im Oberbegriff des
Anspruches 1 genannten Art.
Elektronische Schaltungen müssen vor Auslieferung auf Defekte
getestet werden. Bei heutigen hochkomplexen elektronischen
Schaltungen stößt man dabei jedoch auf erhebliche Probleme. Aus
zuliefernde Platinen werden in immer dichterer Packung mit immer
höher integrierten ICs bestückt, wodurch die Testprobleme immer
weiter verschärft werden.
Eine Testmöglichkeit besteht darin, die Eingänge und Ausgänge ei
ner Schaltung, z. B. einer Platine, an einen Computer anzu
schließen, der die Ausgänge darauf überwacht, ob dort bei Anlegen
bestimmter Funktionen an den Eingängen die entsprechend der
Funktion der Schaltung erwarteten Signale erscheinen. Solche soge
nannten Funktionstester benötigen erhebliche Testzeiten und können
daher nicht für die 100%-Prüfung sämtlicher auszuliefernder
Schaltungen, sondern nur für Stichprobenüberprüfungen verwendet
werden.
Bei der 100%-Prüfung sämtlicher auszuliefernder Schaltungen be
schränkt man sich daher heute darauf, die Platinen mit Testern bei
spielsweise gemäß DE 41 10 551 C1 auf korrekte Verlötung der
ICs zu überprüfen. Die auf der Platine eingesetzten ICs müssen
allerdings defektfrei, also geprüft sein.
Es ergibt sich also das Problem, die nicht eingelöteten ICs auf De
fektfreiheit zu überprüfen. Dies kann beim Hersteller geschehen,
der eine Ausgangsprüfung vornimmt, oder beim Anwender, der
die ICs einlötet und der beispielsweise vor dem Bestückungsauto
maten einen IC-Tester aufstellt.
Die erforderlichen IC-Tester müssen mit möglichst hoher Ge
schwindigkeit arbeiten. Sowohl angesichts der Produktionszahlen
heutiger IC-Fabriken als auch angesichts der hohen Geschwindig
keit heutiger Bestückungsautomaten, die pro Sekunde mehrere ICs
einsetzen, sollte die Testzeit pro IC so gering wie möglich sein,
möglichst nur Sekundenbruchteile betragen. Wird dies nicht er
reicht, so muß mit mehreren Testern parallel gearbeitet werden,
was erhöhte Kosten, Platzanforderungen u. dgl. bedingt.
Nach dem Stand der Technik werden zum Testen von ICs Funkti
onstester verwendet, die erhebliche Testzeiten von mindestens meh
reren Minuten pro IC benötigen. Bei heute immer größer werden
der Komplexität der ICs ist ein 100%-Test aller ICs bei der gefor
derten Arbeitsgeschwindigkeit nicht mehr erreichbar.
Heute übliche ICs werden in MOSFET-Technik als sogenannte
CMOS-ICs hergestellt. Für solche ICs ist vor kurzem ein neues als
IDD-Test bekanntes Testverfahren entwickelt worden, das mit rela
tiv großer Geschwindigkeit einen sehr genauen Test auf Defektfrei
heit ermöglicht.
Dabei wird der zu testende IC in einem Versorgungsstromkreis mit
Betriebsspannung versorgt, und es werden seine Eingänge nachein
ander mit unterschiedlichen Eingangssignalkombinationen (Signal
mustern) beaufschlagt. Für jede Kombination wird der Versor
gungsstrom IDD gemessen. Diese Messung wird zunächst bei ei
nem mit anderen Verfahren als defektfrei getesteten Gut-IC durch
geführt. Sodann werden die Prüflinge auf dieselbe Weise getestet,
und die sich ergebenden Strommuster werden mit dem des Gut-ICs
verglichen.
Über derartige gattungsgemäße IDD-Meßvorrichtungen wird in
dem
Aufsatz
"IDDq Benefits" von Steven D. McEuen,
1991 IEEE VLSI Test Symposium, Seiten 285-290,
berichtet. Diese Meßvorrichtungen haben den Vorteil, sämtliche
Schaltzustände des ICs auf den jeweils resultierenden Versorgungs
strom IDD überprüfen zu können. Daraus ergibt sich eine sehr ge
naue Aussage, ob alle einzelnen Feldeffekttransistoren (FETs), die
in dem IC integriert sind, ordnungsgemäß die gewünschten Schalt
zustände einnehmen. Jede einzelne Abweichung kann erkannt wer
den, um dann diesen defekten IC auszusortieren.
Ein wesentlicher Vorteil der IDD-Testmethode besteht darin, daß
die Anzahl der Messungen pro IC gegenüber einem Funktionstest
erheblich verringert werden kann. Es müssen nur so viele unter
schiedliche Eingangssignalkombinationen angelegt werden, daß alle
getrennt ansteuerbaren Funktionskomponenten bzw. Strompfade des
ICs wenigstens einmal ihren Zustand ändern. Die Anzahl der Mes
sungen läßt sich dadurch um Größenordnungen verringern. Es er
geben sich aber auch dann noch wenigstens einige 10 000 bis einige
100 000 Messungen, die für einen IDD-Test eines ICs erforderlich
sind.
Aus der genannten Literaturstelle und dem sonstigen Stand der
Technik auf diesem Gebiet ist es bekannt, daß für den IDD-Test ein
Strommesser zwischen den Versorgungsanschluß VDD des ICs und
den +Anschluß der Stromversorgung geschaltet wird. Hier kann in
für dieses Meßverfahren gewünschter Weise der Gesamtversor
gungsstrom des ICs gemessen werden.
Nachteilig daran ist, daß der Strommesser bei dieser Schaltungsart
"hoch" liegt, also nicht mit einem Anschluß an Masse. Es ergeben
sich dadurch Probleme mit dem Anschluß des Signalausganges des
Strommessers an die weiterverarbeitende digitale Auswerteinrich
tung, deren einer Signaleingang üblicherweise an Masse der Test
vorrichtung liegt. Der Signalausgang der Meßvorrichtung muß da
her über eine Potentialtrennungseinrichtung an die Auswerteinrich
tung angeschlossen werden. Eine im Stand der Technik bekannte
Schaltungsmöglichkeit hierzu ist in dem genannten Aufsatz auf
Seite 288, rechte Spalte, zweiter Absatz von unten, beschrieben.
Als Strommesser wird dabei ein in der Versorgungsleitung
angeordneter Widerstand verwendet, über dem eine Spannung
abgegriffen wird, die mit einem Schalter getaktet kurzgeschlossen
wird. Die sich ergebende gepulste Spannung kann über einen
Kondensator als Potentialtrennungseinrichtung zur Auswertein
richtung weitergeleitet werden. Systembedingt ist diese Schaltung
sehr langsam. In dem Aufsatz auf Seite 289, linke Spalte, dritter
Absatz von oben, werden 10 000 Strommessungen pro Sekunde als
möglich angegeben.
Es sind auch andere aus dem Stand der Technik bekannte Schaltun
gen verwendbar, wie z. B. Differentialstrommesser, die aber einen
sehr komplexen Aufbau erfordern und ebenfalls sehr langsam sind.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine einfa
chere IDD-Meßvorrichtung der eingangs genannten Art mit höherer
Testgeschwindigkeit zu schaffen.
Diese Aufgabe wird erfindungsgemäß mit den Merkmalen des
Kennzeichnungsteiles des Anspruches 1 gelöst.
Bei dieser Konstruktion der Meßvorrichtung ist der Strommesser
nicht, wie beim Stand der Technik, im Versorgungsanschluß, son
dern im Masseanschluß des ICs, also zwischen VSS und Masse des
Testers angeschlossen. Der Strommesser sitzt dabei mit einem An
schluß an Masse des Testers. Sein Signalausgang kann daher un
mittelbar ein Signal gegen Masse erzeugen, das ohne Potential
trenneinrichtungen direkt der Auswerteinrichtung zugeführt werden
kann. Dadurch allein läßt sich die Messung erheblich beschleuni
gen. Außerdem kann bei dieser Anordnung der Meßeinrichtung
auch deren Aufbau wesentlich vereinfacht werden. Der Strommes
ser kann mit nur einem Operationsverstärker ausgeführt werden und
somit mit extrem hoher Geschwindigkeit arbeiten. Dadurch kann
die Meßgeschwindigkeit, also die Taktrate der einzelnen Strommes
sungen gegenüber dem Stand der Technik um Größenordnungen er
höht werden.
Bei IDD-Meßvorrichtungen nach dem Stand der Technik, bei denen
der Strommesser an VDD angeschlossen ist, wird der über VDD
dem IC zufließende Strom gemessen. Der aus VSS gegen Tester
masse fließende Strom dagegen setzt sich in der Regel aus dem an
VDD anliegenden Versorgungsstrom IDD zusammen und den
Strömen, die von der Steuereinrichtung den Eingängen des ICs auf
geprägt werden und die ebenfalls über VSS zur Testermasse
fließen. Da gemäß der vorliegenden Erfindung der Strommesser an
VSS angeschlossen ist, mißt er die Summe von IDD und den
Eingangsströmen. Wenn die Eingangsströme die korrekte IDD-Be
stimmung stören, also eine Trennung erforderlich ist, sind vorteil
haft die Merkmale des Anspruches 2 vorzusehen. Dabei hat die
Steuereinrichtung eine eigene Stromversorgung und wird mit ihrem
Masseanschluß nicht an die Masse des Testers angeschlossen, son
dern an VSS. Die von der Steuereinrichtung den Eingängen aufge
prägten, bei VSS abfließenden Ströme gehen daher nicht durch den
Strommesser, so daß dieser exakt den IDD bestimmt, also den Ver
sorgungsstrom, der bei VDD in den IC eintritt.
Mit der Erfindung ist es möglich, die Taktrate der Messungen we
sentlich zu erhöhen, und zwar bis in den Bereich der maximal zu
lässigen Schaltfrequenz des ICs. Dabei kann es zu Störungen kom
men, weil die beim Umschalten der einzelnen, jeweils aus zwei
übereinander zwischen VDD und VSS liegenden FETs bestehenden
Strompfade auftretenden, zum Umladen der Kapazitäten der FETs
erforderlichen Stromimpulse nicht mehr schnell genug vom Netzge
rät über den Versorgungsstromkreis geliefert werden können. Dann
sind vorteilhaft die Merkmale des Anspruches 3 vorzusehen. ICs
werden aus den genannten Gründen üblicherweise in Schaltungen
mit möglichst dicht an VDD und VSS angeschlossenen Abblock
kondensatoren beschaltet, die die Schaltstromspitzen des ICs auf
nehmen, bevor die Stromversorgung reagieren kann. Nach An
spruch 3 liegt dabei der Strommesser in dem durch den IC und den
Abblockkondensator geschaffenen Stromkreis und kann somit auch
die Stromverläufe in den einzelnen Umschaltphasen exakt bestim
men, was mit IDD-Meßvorrichtungen nach dem Stand der Technik
aus Geschwindigkeitsgründen völlig unmöglich ist.
In der Zeichnung ist die Erfindung mit zwei schematisierten Schalt
bildern dargestellt, und zwar zeigen
Fig. 1 eine IDD-Meßvorrichtung nach dem Stand der Tech
nik und
Fig. 2 eine erfindungsgemäße IDD-Meßvorrichtung.
Fig. 1 zeigt eine IDD-Meßvorrichtung nach dem Stand der Tech
nik, die zum Testen nicht eingelöteter hochintegrierter CMOS-ICs
bestimmt ist. Ein zu testender IC 1 ist mit seinem Versorgungs
anschluß VDD und seinem Masseanschluß VSS dargestellt. Der IC
1 weist weiterhin eine Reihe von Eingängen E₁-En und einige
Ausgänge A₁ bis Am auf. Der IC 1 ist mit dem Versorgungsan
schluß VDD und dem Massenanschluß VSS in einem Versorgungs
stromkreis angeschlossen, und zwar mit VDD an eine Versor
gungsleitung 2, die zu + der nicht dargestellten Stromversorgung
des Testgerätes führt und mit VSS an eine Masseleitung 3 des Test
gerätes. In der Versorgungsleitung 2 ist ein Strommesser 4 vorge
sehen, der den auf der Versorgungsleitung 2 fließenden Strom mißt.
Ein Signalausgang 5 des Strommessers 4 ist an den als A/D-Wand
ler dargestellten Eingang 6 einer digitalen Auswerteinrichtung 7 an
geschlossen, die mit der Masseleitung 3 des Testgerätes verbunden
ist.
Da der Strommesser 4 in der Versorgungsleitung 2 gegen Masse
hoch liegt, muß zwischen dem Signalausgang 5 und einer Ein
gangsleitung 8 der Auswerteinrichtung 7 eine Potentialtrennung er
folgen, im dargestellten Ausführungsbeispiel mit einem Trennkon
densator 9.
Der Strommesser 4 besteht beispielsweise nach dem Stand der
Technik aus einem in der Versorgungsleitung 2 liegenden Längswi
derstand, der mit einem FET-Schalter überbrückt ist, welcher ge
taktet geöffnet und geschlossen wird. Die auf diese Weise gepulste
Spannung über dem Längswiderstand wird abgegriffen und über
den Trennkondensator 9 zur Auswerteinrichtung 7 übertragen.
Die Eingänge E₁ bis En des IC 1 sind mit den Ausgängen von Ein
gangstreibern 10 verbunden, von denen zur zeichnerischen Verein
fachung nur einer, der an den Eingang E₂ angeschlossen ist, darge
stellt ist. Der Eingang des Eingangstreibers 10 wird von dem ent
sprechenden Ausgang einer Steuereinrichtung 11 gesteuert, mit der
über die angeschlossenen Eingangstreiber 10 alle Eingänge E₁ bis
En des ICs mit den möglichen unterschiedlichen Signalmustern be
aufschlagt werden können.
Dabei fließen, wie in Fig. 1 gestrichelt angedeutet, Steuerströme 12
von den Eingängen über VSS in die Masseleitung 3. Gleichzeitig
fließt der gestrichelt dargestellte Versorgungsstrom IDD über die
Versorgungsleitung 2 durch den Strommesser 4, von VDD nach
VSS durch den IC 1 und in die Masseleitung 3. Durch den Strom
messer 4 fließt also nur IDD, während durch VSS die Summe aus
IDD und dem Steuerstrom 12 fließt.
Zum Testen einer bestimmten IC-Serie wird dabei wie folgt vorge
gangen:
Zunächst wird ein Gut-IC vorgegeben, also ein IC, der mit geson
dertem Testverfahren, z. B. einem kompletten Funktionstest, als de
fektfrei bestimmt wurde. Dieser wird in der Testschaltung gemäß
Fig. 1 in aufeinanderfolgenden Meßschritten von der Steuerein
richtung 11 her mit allen möglichen Eingangssignalkombinationen
(Signalmustern) angesteuert. Dabei wird in jedem sich ergebenden
Schaltzustand des IC 1 mit dem Strommesser 4 der Vorsorgungs
strom IDD ermittelt und von der Auswerteinrichtung 7 aufgezeich
net. Es ergeben sich für alle Schaltzustände der Eingänge unter
schiedliche Stromwerte des IDD, die als charakteristisches Muster
abgespeichert werden.
Nun werden Prüflinge in derselben Weise getestet, und es wird je
weils das sich ergebende Strommuster mit dem des Gut-ICs vergli
chen. Bei Abweichungen liegt ein Defekt vor.
Fig. 2 zeigt in entsprechender Darstellung wie Fig. 1 eine
IDD-Meßvorrichtung mit den Merkmalen der Erfindung.
Ein IC 10 weist wiederum einen Versorgungsanschluß VDD, einen
Masseanschluß VSS, Eingänge E₁ bis En und Ausgänge A₁ bis Am
auf. Der IC 10 ist in einem Versorgungsstromkreis an eine nicht
dargestellte Stromversorgung des Testgerätes angeschlossen, und
zwar mit VDD über eine Versorgungsleitung 33 an + und mit VSS
an eine Masseleitung 13. In dem Versorgungsstromkreis ist, wie
auch bei der bekannten Meßvorrichtung nach Fig. 1, ein Strommes
ser 14 angeordnet, jedoch nicht in der Versorgungsleitung 33, son
dern in der Masseleitung 13, und zwar zwischen VSS und dem
Masseanschluß 30 des Testgerätes. Der Strommesser 14 liegt daher
mit seinem einen Anschluß an Masse 30. Sein Signalausgang 15
gibt somit ein Signal gegen Masse des Testgerätes ab und kann un
mittelbar, also ohne Potentialtrennung (wie gemäß Fig. 1 erforder
lich) an den wiederum als A/D-Wandler ausgebildeten Eingang 16
einer Auswertschaltung 17 angeschlossen werden.
Bei der dargestellten Anordnung des Strommessers 14 unmittelbar
an Masse 30 des Testgerätes kann der Strommesser 14 sehr einfach
und schnell aufgebaut sein, beispielsweise nur mit einem einzigen
Operationsverstärker, der beispielsweise extern nur mit einem Wi
derstand und einem Kondensator beschaltet ist. Sowohl der Strom
messer 14 selbst als auch die Signalübertragung am Signalausgang
15 zum Eingang 16 der Auswertschaltung 17 können auf diese
Weise um Größenordnungen schneller sein als bei allen physika
lisch möglichen Ausführungsformen des Strommessers 4 gemäß
Fig. 1.
Werden bei der Meßvorrichtung nach Fig. 2 die Eingänge E₁ bis
En mit einer Schaltung gemäß Fig. 1 angesteuert, so würden, wie
dort beschrieben, die Steuerströme 12 über VSS zur Masseleitung
des Testgerätes fließen, also durch den Strommesser. Dieser würde
also die Summe aus IDD und den Steuerströmen bestimmen. Um
dies zu vermeiden, ist eine gesonderte Stromversorgung 31 vorge
sehen, die mit ihren mit + und einem Massesymbol gekennzeich
neten Ausgängen eine Steuereinrichtung 21 und Eingangstreiber 20
versorgt, die genauso, wie in Fig. 1 beschrieben, die Eingänge E₁
bis En des ICs 10 ansteuern.
Allerdings ist die an dem mit Erdungssymbol bezeichneten
Ausgang der Stromversorgung 31 angeschlossene Masse der Ein
gangstreiber 20 nicht an die Masseleitung 13 des Testgerätes ange
schlossen, sondern an VSS. Dies wird durch das Vorsehen einer
gesonderten Stromversorgung 31 ermöglicht. Wie in Fig. 2 gestri
chelt angedeutet, fließen bei dieser Beschaltungsart die Steuer
ströme 22 von den Eingängen E₁ bis En des ICs 10 über VSS zur
Stromversorgung 31 und somit nicht durch den Strommesser 14.
Durch diesen fließt nur, wie gestrichelt angedeutet, der Versor
gungsstrom IDD des ICs 10. Dadurch wird erreicht, daß der
Strommesser 14 nur IDD anzeigt, ohne Störungen durch die Steuer
ströme 22.
Wie Fig. 2 weiter zeigt, ist ein Abblockkondensator 32 vorgesehen,
der einerseits an VDD und andererseits an Masse 30 des Testgerä
tes, also an die Masseleitung 13 angeschlossen ist. Dieser Abblock
kondensator 32 sorgt dafür, daß beim Umschalten des ICs 10 auf
tretende schnelle und hohe Stromspitzen auf kürzestem Wege aus
dem Abblockkondensator 32 abgedeckt werden können, bevor über
die Versorgungsleitung 33 und die Masseleitung 13 aus der nicht
dargestellten Stromversorgung des Testgerätes, die in der Regel
dazu auch, schon wegen der Leitungslängen, zu langsam ist, ein
Ausgleich erfolgen kann.
Abblockkondensatoren werden üblicherweise zur Erhöhung der
Schaltgeschwindigkeit von ICs bei trägen Stromversorgungskreisen
vorgesehen, und zwar in Anschluß möglichst nahe an VDD und
VSS. Gemäß Fig. 2 ist der Abblockkondensator 32 zwar an VDD
angeschlossen, aber nicht an VSS, sondern an die Masseleitung 13,
so daß der Strommesser 14 in dem für schnelle Stromspitzen zu
ständigen Stromversorgungskreis liegt, der aus dem IC 10, dem
Strommesser 14 und dem Abblockkondensator 32 gebildet ist. Der
Strommesser 13 kann somit auch die beim Umschalten des IC 10
auftretenden schnellen Stromspitzen erfassen und auswerten, wozu
er aufgrund seiner beschriebenen Anordnung an Masse 30 des
Testgerätes und in potentialtrennungsfreiem Anschluß an die Aus
werteinrichtung 17 auch von seiner Meßgeschwindigkeit her in der
Lage ist.
Claims (3)
1. IDD-Meßvorrichtung zum Bestimmen des Versorgungsstro
mes (IDD) eines unbeschalteten CMOS-IC bei unter
schiedlicher Signalbeaufschlagung seiner Eingänge (E₁-En)
durch eine Steuereinrichtung (20, 21), mit einem im Versor
gungsstromkreis (13, 33) angeordneten Strommesser (14),
dessen Signalausgang an eine digitale Auswerteinrichtung
(16, 17) angeschlossen ist, dadurch gekennzeichnet, daß
der Strommesser (14) zwischen dem Masseanschluß (VSS)
des ICs (10) und der Masse (30) des Versorgungsstromkrei
ses (13, 33) angeordnet ist.
2. Meßvorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß die Steuereinrichtung (20, 21) mit einer eigenen Strom
versorgung (31) versehen und mit ihrem Masseanschluß an
den Masseanschluß (VSS) des ICs (10) angeschlossen ist.
3. Meßvorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß ein Stromspitzen des ICs (10) aufnehmender Abblock
kondensator (32) zwischen dem Versorgungsanschluß (VDD)
des ICs (10) und der Masse (30) des Versorgungsstromkrei
ses (13, 33) angeschlossen ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944400102 DE4400102C1 (de) | 1994-01-04 | 1994-01-04 | I¶D¶¶D¶-Meßvorrichtung für CMOS-ICs |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944400102 DE4400102C1 (de) | 1994-01-04 | 1994-01-04 | I¶D¶¶D¶-Meßvorrichtung für CMOS-ICs |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4400102C1 true DE4400102C1 (de) | 1995-04-20 |
Family
ID=6507447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944400102 Expired - Fee Related DE4400102C1 (de) | 1994-01-04 | 1994-01-04 | I¶D¶¶D¶-Meßvorrichtung für CMOS-ICs |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4400102C1 (de) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4110551C1 (de) * | 1991-03-30 | 1992-07-23 | Ita Ingenieurbuero Fuer Testaufgaben Gmbh, 2000 Hamburg, De | |
DE4117493A1 (de) * | 1991-05-28 | 1992-12-03 | Guenter Kemnitz | Verfahren und schaltungsanordnung zur steuerung eines betriebsruhestromtests fuer cmos-schaltungen |
-
1994
- 1994-01-04 DE DE19944400102 patent/DE4400102C1/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4110551C1 (de) * | 1991-03-30 | 1992-07-23 | Ita Ingenieurbuero Fuer Testaufgaben Gmbh, 2000 Hamburg, De | |
DE4117493A1 (de) * | 1991-05-28 | 1992-12-03 | Guenter Kemnitz | Verfahren und schaltungsanordnung zur steuerung eines betriebsruhestromtests fuer cmos-schaltungen |
Non-Patent Citations (2)
Title |
---|
EGER, HANSJÖRG: Prüfstand für CMOS-Bausteine, In: Elektronik 17/21.8.1987, S. 50-52 * |
MC EUEN, STEVEN D.: I¶DDq¶ Benefits: In: 1991 IEEE VLSI Test Symposium, S. 285-290 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69733789T2 (de) | Hochauflösendes Stromversorgungsprüfsystem | |
DE3415004C2 (de) | ||
EP0685087B1 (de) | Selbsttestverfahren für nicht-reguläre cmos-schaltstrukturen mit hoher defekterfassung | |
DE10355116B4 (de) | Ein- und Ausgangsschaltung eines integrierten Schaltkreises, Verfahren zum Testen eines integrierten Schaltkreises sowie integrierter Schaltkreis mit einer solchen Ein- und Ausgangsschaltung | |
DE19857689B4 (de) | Strommeßschaltung für ein IC-Testgerät | |
DE102005016127B4 (de) | Sensorsystem | |
DE69730116T2 (de) | Verfahren zur inspektion einer integrierten schaltung | |
DE10129329A1 (de) | Fehlersimulationsverfahren und Fehlersimulator für einen Halbleiter-IC | |
DE19910411C2 (de) | Verfahren und Vorrichtung zur Offset-kompensierten Magnetfeldmessung mittels eines Hallsensors | |
EP1217630B1 (de) | Verfahren zur Prüfung von einer integrierten Schaltung | |
DE10042633A1 (de) | Erkennung eines Geräte-Anschlußzustands beim USB | |
DE69731053T2 (de) | Prüfung von Schaltungen mit Schmitt-Eingängen | |
EP0705439B1 (de) | Testvorrichtung sowie -verfahren für einen auf einer platine eingelöteten ic | |
DE4400102C1 (de) | I¶D¶¶D¶-Meßvorrichtung für CMOS-ICs | |
DE10341836B4 (de) | Testvorrichtung zum Testen von elektrischen Schaltungen sowie Verfahren zum parallelen Testen von elektrischen Schaltungen | |
EP0124761A1 (de) | Einrichtung zur Prüfung von elektrische Schaltkreise enthaltenden Prüflingen | |
DE10335164B4 (de) | Vorrichtung und Verfahren zum parallelen Testen von mehreren integrierten Schaltkreisen | |
EP0226887B1 (de) | Verfahren und Schaltungsanordnung zur Prüfung von integrierten Schaltungen | |
EP0733910B1 (de) | Platine mit eingebauter Kontaktfühlerprüfung für integrierte Schaltungen | |
DE3801223C2 (de) | Gerät zum automatischen Prüfen von elektronischen Schaltungen und zum Durchführen von Zeitmessungen | |
DE3230208C2 (de) | ||
EP1266404A1 (de) | Test-schaltungsanordnung und verfahren zum testen einer vielzahl von elektrischen komponenten | |
DE4400101C1 (de) | I¶D¶¶D¶-Testvorrichtung für CMOS-ICs | |
EP0124762B1 (de) | Anordnung zur Erzeugung eines impulsförmigen Ausgangssignals einstellbarer Grundlinienspannung und Amplitudenspannung aus einem Eingangssignal | |
DE102005036288B4 (de) | Aktiver Tastkopf |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: SCORPION TECHNOLOGIES AG, 22453 HAMBURG, DE |
|
8339 | Ceased/non-payment of the annual fee |