DE4327105A1

DE4327105A1 - Duales Schaltnetzteilsystem

Info

Publication number: DE4327105A1
Application number: DE4327105A
Authority: DE
Inventors: Fang-Jye Leu
Original assignee: Acer Peripherals Inc
Current assignee: BenQ Corp
Priority date: 1992-08-13
Filing date: 1993-08-12
Publication date: 1994-04-21
Also published as: US5309348A

Description

Die vorliegende Erfindung betrifft ein duales Schaltnetzteil system mit einem ersten und einem zweiten Schaltnetzteil. Die Erfindung ist insbesondere auf ein solches System gerichtet, das frei von jeglicher Fehlfunktion ist, die durch das Ankop peln des Abschaltrauschens des Spannungsabtastsignals in einem Schaltnetzteil an das Spannungsabtastsignal in dem anderen Schaltnetzteil hervorgerufen wird.

Ein duales Schaltnetzteilsystem wird hauptsächlich bei Schal tungen verwendet, welche einen variablen Spannungsausgang er fordern. Zum Beispiel kann in einem Mehrfrequenzmonitor die für verschiedene Frequenzen erforderliche Spannung zwischen 60 und 150 V variieren. Eine Gruppe von Netzteilen mit einer zu sätzlichen Steuerschaltung könnte dieses Problem lösen, dies führt jedoch dazu, daß mehr Raum beansprucht wird und die Ef fizienz geringer ist. Daher wird ein duales Schaltnetzteilsy stem verwendet, um diese Nachteile zu beseitigen. Diese Art von Systemen verwendet normalerweise eine Strommodusschaltung mit zwei Schaltnetzteilen. Dabei müssen die zwei Schaltnetz teile mit der gleichen Frequenz arbeiten, da sonst eine Stö rung auftreten kann. Die zwei Schaltsteuersignale in den zwei Schaltnetzteilen sind AN/AUS-Rechteckwellen. Wenn diese mit einander in Phase sind und mit der gleichen Frequenz arbeiten, kann das Abschaltrauschen des Spannungsabtastsignals mit einer kürzeren "EIN-Zeit" (die Zeitdauer, während der das Signal auf dem hohen Niveau ist) das Spannungsabtastsignal mit einer län geren "EIN-Zeit" in einem solchen Umfang stören, daß das Gleichstromausgangssignal des dualen Schaltnetzteilsystems eine deutliche Welligkeit aufweist und eine Instabilität her vorruft. Ein solches Phänomen tritt wegen der Anzeige von ver zerrten Bildern auf dem Schirm besonders deutlich bei Anwen dungen für Monitorschaltungen zutage.

Fig. 1 zeigt ein typisches duales Strommodus-Schaltnetzteil system für eine Monitorschaltung. Die Frequenzen der zwei Schaltnetzteile müssen mit derjenigen des horizontalen Syn chronisationssignals (h-sync) des Monitors übereinstimmen, ansonsten tritt eine Störung des Gesamtsystems auf. Das System umfaßt mindestens zwei integrierte Strommodus-Steuerschalt kreise CON1 und CON2 auf. Der kommerziell erhältliche UC3842 der Unitrode Co. ist ein Beispiel eines solchen integrierten Schaltkreises.

Hinsichtlich der Wellenformen und der Zeitbeziehungen der nachfolgend genannten Signale wird auf Fig. 2 verwiesen. Die Breite der h-sync-Pulse ist übertrieben und für ein leichteres Verständnis wird davon ausgegangen, daß das Signal eine ideale Rechteckwelle ist.

Die Eingangs-Wechselspannung läuft durch eine Vollweggleich richterbrücke RF, einen Kondensator C_h1 mit hoher Kapazität und danach durch einen Transformator X1, um das gewünschte Niveau der Ausgangs-Gleichspannung zu gewährleisten. CON1 erzeugt ein Steuersignal, um das An- und Ausschalten des n-MOS-Transistors Q1 zu steuern, welcher als Schalter fungiert. Nachdem CON1 aktiviert worden ist, wird der Kondensator C₁₁ mit einer Rate aufgeladen, welche durch die Werte von C₁₁ und R1 festgelegt ist. Gleichzeitig wird das Signal 111 an einem Ende von C₁₁ durch CON1 über den Kontaktstift 4 abgetastet, um festzustel len, ob es größer als ein vorbestimmter Wert V_S1 ist. Wenn dies der Fall ist, senkt die interne Schaltung von CON1 automatisch die Spannung des Signals 111 auf Null ab. Danach wird C₁₁ wie der aufgeladen und das Signal 111 beginnt einen nächsten Zy klus. Dementsprechend ist das Signal 111 eine oszillierende Sägezahnwelle. Das Eingangssynchronisations-Triggersignal h- sync von dem Monitor trägt einen Rechteckpuls, der durch eine Filterdiode D1 und einen Differenzierkondensator C₁₂ läuft, und resultiert in einem Impulssignal 112 an der ansteigenden Kante des h-sync-Signals an dem Knoten N₁. Dieser Impuls addiert sich zu dem Signal 111 und führt dazu, daß die Spannung des Signals 111 V_S1 übersteigt. Wenn dies geschieht, fällt die Spannung des Signals 111 direkt auf 0 und beginnt einen neuen Zyklus. Dies synchronisiert das Signal 111 mit dem h-sync-Signal.

Der Gate-Anschluß G₁ des n-MOS-Transistors Q1 ist mit dem Kon taktstift 6 von CON1 verbunden, um das Schaltsteuersignal 113 zu empfangen. Unter der Steuerung durch CON1 geht das Signal 113 auf das hohe Niveau über, wenn das Signal 111 auf die Spannung von 0 V fällt. Dadurch wird der Transistor Q1 ange schaltet und der durch den Widerstand R_S1 fließende Strom wächst schrittweise wegen der Induktivität der Spulen des Transformators X1 an. Der Source-Anschluß S₁ des n-MOS-Transi stors Q1, welcher auch der Spannungsabtastanschluß ist, ist mit dem Kontaktstift 3 von CON1 verbunden. Die Spannung an S₁, welche das Signal 114 in Fig. 2 ist, wird von CON1 dahinge hend überprüft, ob sie größer als ein vorbestimmter Wert V_S2 ist. Wenn dies der Fall ist, schaltet der integrierte Steuer schaltkreis CON1 Q1 ab, indem er die Spannung des Signals 113 und die Spannung bei S₁ auf 0 herabsetzt. Die Signale 111, 113 und 114 bleiben auf 0 V, wenn das h-sync-Signal niedrig bleibt. Der nächste Zyklus beginnt, wenn das h-sync-Signal wieder auf das hohe Niveau wechselt. Dementsprechend sind die Frequenzen des Schaltsteuersignals 113 und des Spannungsab tastsignals 114 gleich der Frequenz des h-sync-Signals und die Synchronisation zwischen dem Monitor und dem Schaltnetzteil SPS1 ist hergestellt.

Wendet man sich dem Schaltnetzteil SPS2 im unteren Teil der Fig. 1 zu, kann man erkennen, daß es mit SPS1 übereinstimmt und dasselbe h-sync-Signal für Synchronisationszwecke emp fängt. Als Folge davon hat das Schaltsteuersignal 123 an dem Kontaktstift 6 des integrierten Steuerschaltkreises CON2 die selbe Frequenz wie das Schaltsteuersignal 113 und das h-sync- Signal von dem Monitor und ist mit diesen in Phase. Dement sprechend ist die Synchronisation zwischen dem Monitor, SPS1 und SPS2 vollständig.

Wegen möglicherweise verschiedenen Ladeanforderungen für die zwei Gruppen von Schaltnetzteilen können jedoch die zwei Schaltsteuersignale an den zwei Gate-Anschlüssen, d. h. die Signale 113 und 123, eine verschiedene Länge der "EIN-Zeit" aufweisen. Der Einfachheit halber nehme man an, daß die "EIN- Zeit" des Signals 113 wie in Fig. 2 gezeigt größer als die des Signals 123 ist. Das Schalten und Ändern des Zustands der n-MOS-Transistoren und der Transformatoren erzeugt Rauschen in den Übergangszuständen der zwei Spannungsabtastsignale. Auf grund der Masse und anderer Verschaltungen auf der bedruckten Leiterplatte koppelt das Rauschen von einem Spannungsabtastsi gnal an das andere Spannungsabtastsignal. Dies kann man in Fig. 2 erkennen. Weil die zwei "EIN-Zeiten" nicht die gleiche Dauer haben, koppelt das Abschaltrauschen von Signal 114 an den geneigten Abschnitt des Signals 124. Abhängig von der Am plitude des Rauschens und dem Unterschied zwischen der Dauer der zwei "EIN-Zeiten", kann es die Spannung des Signals 124 auf ein höheres Niveau als V_S2 anheben und veranlassen, daß das Signal 123 vor demjenigen Zeitpunkt in den niedrigen Zustand übergeht, der vorgesehen ist, wenn das Rauschen nicht vorhan den ist. Dies schaltet den n-MOS-Transistor Q2 vorzeitig ab und bewirkt, daß der Ausgang des Netzteilsystems instabil ist. Lösungen dieses Problems nach dem Stand der Technik bestehen darin, die Amplitude des Abschaltrauschens zu verringern und die Layout-Entwicklung der bedruckten Leiterplatte zu verbes sern. Es gibt jedoch weiterhin Schwierigkeiten und das Ergeb nis ist selbst dann nicht zufriedenstellend, wenn ein großer Aufwand betrieben wird.

Es ist daher die Aufgabe der Erfindung, ein duales Schaltnetz teilsystem und ein Verfahren zum Erzeugen eines Schaltsteuer signals zu schaffen, welche einen stabilen Spannungsausgang ohne jedes Fehlverhalten aufgrund des Abschaltrauschens der Schaltsteuersignale erzeugen.

Es ist weiterhin eine Aufgabe der vorliegenden Erfindung, ei nen stabilen Spannungsausgang ohne die Notwendigkeit zu erzeu gen, eine langwierige und nicht zufriedenstellende Anpassung in der Layout-Entwicklung der bedruckten Leiterplatte durch zuführen.

Vorzugsweise umfaßt das duale Schaltnetzteilsystem der Erfin dung: eine erste Schaltsteuereinrichtung zum Abgeben eines ersten Schaltsteuersignals, eine zweite Schaltsteuereinrich tung zum Abgeben eines zweiten Schaltsteuersignals und eine Phasenschiebeeinrichtung zum Verschieben der Phase des zweiten Schaltsteuersignals um einen vorbestimmten Betrag, während die Frequenzen des ersten und zweiten Schaltsteuersignals gleich gehalten werden.

Ein weiteres Verständnis der Eigenschaften und Vorteile der Erfindung kann man durch Bezug auf die Beschreibung der bevor zugten Ausführungsformen und die beigefügten Zeichnungen er halten.

Fig. 1 zeigt die Schaltung nach dem Stand der Technik.

Fig. 2 ist das Zeitdiagramm der relevanten Signale in Fig. 1.

Fig. 3 zeigt die Schaltung der ersten bevorzugten Ausfüh rungsform der Erfindung.

Fig. 4 ist das Zeitdiagramm der relevanten Signale in Fig. 3.

Fig. 5 zeigt die Schaltung der zweiten bevorzugten Ausfüh rungsform der Erfindung.

Fig. 6 ist das Zeitdiagramm der relevanten Signale in Fig. 5.

Ein wesentlicher Gedanke der Erfindung besteht darin, die zwei Schaltsteuersignale außer Phase zu bringen, so daß das Schalt steuersignal mit einer längeren Dauer der "EIN-Zeit" bei einer niedrigen Spannung liegt, wenn das Schaltsteuersignal mit ei ner geringeren Dauer der "EIN-Zeit" kurz davor steht, abzu schalten. Daher führt das Abschaltrauschen des Schaltsteuersi gnals mit einer kürzeren "EIN-Zeit" nicht dazu, daß die Span nung des Schaltsteuersignals mit einer längeren "EIN-Zeit" die Spannungsschwelle unbeabsichtigt überschreitet, so daß ein unerwünschtes Abschalten des Schalters nicht auftreten kann.

Fig. 3 stellt eine erste bevorzugte Ausführungsform der Er findung dar. SPS1 hat im wesentlichen dieselbe Konfiguration wie SPS1 in Fig. 1. SPS2 empfängt jedoch nicht das h-sync- Signal von dem Monitor als Synchronisations-Triggersignal, wie in Fig. 1 dargestellt. Statt dessen ist es mit dem Kontakt stift 6 von CON1 verbunden und empfängt das Signal 313 als Synchronisations-Triggersignal. Die Zenerdiode ZD₁ wird verwen det, um die Spannung über R2 zu begrenzen, so daß die hohe Spannung des differenzierten Pulses den integrierten Steuer schaltkreis CON2 nicht beschädigt. Das System arbeitet im we sentlichen in der gleichen Weise wie das System nach dem Stand der Technik der Fig. 1 - mit einer Ausnahme. Diese besteht darin, daß, weil das Synchronisations-Triggersignal für SPS2 von dem Schaltsteuerpulssignal 313 von SPS1 statt von dem h- sync-Signal genommen ist, wegen der Propagationsverzögerung der Schaltungen in SPS1 das Triggern der Synchronisation für SPS2 später geschieht als für SPS1. Außerdem bleibt das Recht eckwellensignal 323 einige Zeit tief, nachdem das Signal 313 auf das hohe Niveau übergegangen ist. Dementsprechend ist die Phase des Signals 323 so verschoben, daß sie später als die des Signals 313 liegt. Aus dem Zeitdiagramm der Fig. 4 kann man erkennen, daß wegen der Phasendifferenz zwischen den zwei Schaltsteuersignalen das Abschaltrauschen des Signals 314, welches an den geneigten Abschnitt des Signals 324 ankoppelt, nicht dazu führt, daß die resultierende Amplitude des Signals 324 die Spannungsschwelle V_S2 überschreitet. Folglich wird das Signal 323 nicht zu früh herabgesetzt und dementsprechend ge schieht kein vorzeitiges Abschalten des Signals 323 und das duale Schaltnetzteilsystem arbeitet normal. Die Größe der er forderlichen Verzögerungszeit hängt von der Amplitude des Ab schaltrauschens und der Differenz der Dauer der "EIN-Zeit" der zwei Schaltsteuersignale ab.

Bezugnehmend auf Fig. 5 ist eine zweite bevorzugte Ausfüh rungsform der Erfindung dargestellt. Das zweite Synchronisa tions-Triggersignal ist nun eine phasenumgekehrte Version des h-sync-Signals von dem Monitor. Wegen des Anstiegskanten-Trig gerprinzips des Synchronisationsprozesses liegt die Phase des Signals 523 um eine Pulsbreite hinter der des Signals 513 zu rück. Dies bewirkt die Phasenverzögerungsfunktion der Erfin dung und verhindert, daß die nach dem Stand der Technik inhä rente Fehlfunktion auftritt. Fig. 6 zeigt die entsprechenden Wellenformen der zweiten bevorzugten Ausführungsform.

Weitere Ausführungsformen können ohne weiteres erreicht wer den, indem eine Verzögerungsschaltung zwischen das Eingangs- Synchronisationssignal h-sync und den zweiten Synchronisa tionstrigger-Eingangsanschluß, d. h. die Anode der Diode D₂, geschaltet wird, um die geeignete Größe der Phasenverschiebung bei dem zweiten Schaltsteuersignal zu erreichen. Infolge davon wird das Ziel des Vermeidens der Störung bewirkt.

Obwohl das Vorangehende eine vollständige und umfassende Be schreibung der bevorzugten Ausführungsformen der vorliegenden Erfindung darstellt, können verschiedene Änderungen, alterna tive Konstruktionen und Äquivalente verwendet werden, während man im Bereich der Erfindung bleibt. Daher sollen die vorange hende Beschreibung und die Zeichnungen nicht als den Umfang der Erfindung beschränkend aufgefaßt werden, welcher durch die beigefügten Ansprüche festgelegt ist.

Claims

1. Duales Schaltnetzteilsystem mit einer ersten (SPS1) und zweiten (SPS2) Schaltnetzteileinrichtung, welches umfaßt:
eine erste Schaltersteuereinrichtung (CON1) , welche ein erstes Schaltsteuersignal (313) zum An- und Abschalten der ersten Schaltnetzteileinrichtung abgibt,
eine zweite Schaltersteuereinrichtung (CON2), welche ein zweites Schaltsteuersignal (323) zum An- und Abschalten der zweiten Schaltnetzteileinrichtung abgibt,
gekennzeichnet durch eine Phasenverzögerungseinrichtung, welche sowohl mit der ersten als auch mit der zweiten Schaltnetzteileinrichtung verbunden ist, zum Verzögern der Phase des zweiten Schaltsteuersignals (323) bezüglich des ersten Schalt steuersignals (313) um einen vorbestimmten Betrag, wäh rend die Frequenzen des ersten (313) und zweiten (323) Schaltsteuersignals gleichgehalten werden, wobei die Ver zögerung so geschieht, daß die Fehlfunktion des dualen Schaltnetzteilsystems aufgrund von Rauschen durch die Änderung des Zustands des ersten und zweiten Schaltsteu ersignals beseitigt wird.

2. Duales Schaltnetzteilsystem nach Anspruch 1, dadurch gekennzeichnet, daß die Phasenverzögerungs einrichtung eine Differenzierschaltung (C22) umfaßt.

3. Duales Schaltnetzteilsystem nach Anspruch 2, dadurch gekennzeichnet, daß die Differenzierschal tung einen Kondensator (C22) umfaßt, wobei der Kondensa tor (C22) so eingerichtet ist, daß er an einem Ende das erste Schaltsteuersignal (313) empfängt und sein anderes Ende mit einem die Spannung abtastenden Eingangsanschluß der zweiten Schaltersteuereinrichtung (CON2) verbunden ist.

4. Duales Schaltnetzteilsystem mit einer ersten und zweiten Schaltnetzteileinrichtung, welches umfaßt:
eine erste Schaltersteuereinrichtung (CON1), welche ein erstes Schaltsteuersignal zum An- und Abschalten der ersten Schaltnetzteileinrichtung abgibt, wobei die erste Schaltersteuereinrichtung (CON1) einen ersten, die Span nung abtastenden Anschluß umfaßt, der dafür eingerichtet ist, ein erstes Synchronisations-Triggersignal über eine Differenzierschaltung (C12) zu empfangen,
eine zweite Schaltersteuereinrichtung (CON2), welche ein zweites Schaltsteuersignal (523) zum An- und Abschalten der zweiten Schaltnetzteileinrichtung abgibt, dadurch gekennzeichnet,
daß die zweite Schaltersteuereinrichtung (CON2) einen zweiten, die Spannung abtastenden Anschluß umfaßt, wel cher dafür eingerichtet ist, ein zweites Synchronisa tions-Triggersignal mit derselben Frequenz, aber entgegen gesetzter Phase wie der des ersten Synchronisations-Trig gersignals zu empfangen, und
daß das System eine Phasenumkehreinrichtung zum Umkehren der Phase des ersten Schaltsteuersignals (513) umfaßt, um das zweite Schaltsteuersignal (523) zu erzeugen, während die Frequenz des ersten (513) und zweiten (523) Schalt steuersignals gleichgehalten werden, wobei ein Ende der Phasenverschiebungseinrichtung mit dem zweiten, die Span nung abtastenden Anschluß verbunden ist und das andere Ende dafür eingerichtet ist, das zweite Synchronisations- Triggersignal zu empfangen, so daß die Fehlfunktion des dualen Schaltnetzteilsystems aufgrund von Rauschen durch die Änderung des Zustands des ersten und zweiten Schalt steuersignals beseitigt wird.

5. Duales Schaltnetzteilsystem nach Anspruch 4, dadurch gekennzeichnet, daß die Differenzierschal tung einen Kondensator (C12) umfaßt, welcher an einem Ende mit dem ersten, die Spannung abtastenden Anschluß verbunden ist und dessen anderes Ende dafür eingerichtet ist, das erste Synchronisations-Triggersignal zu empfan gen.

6. Duales Schaltnetzteilsystem mit einer ersten (SPS1) und zweiten (SPS2) Schaltnetzteileinrichtung, einer ersten Schaltersteuereinrichtung (CON1), welche ein erstes Schaltsteuersignal (313) zum An- und Abschalten der er sten Netzteileinrichtung erzeugt, und eine zweite Schal tersteuereinrichtung (CON2) umfaßt, welche ein zweites Schaltsteuersignal zum An- und Abschalten der zweiten Netzteileinrichtung erzeugt, mit einem ersten Synchroni sations-Eingangsanschluß zum Empfangen eines ersten Syn chronisations-Triggersignals und einem zweiten Synchroni sations-Eingangsanschluß zum Empfangen eines zweiten Syn chronisations-Triggersignals, gekennzeichnet durch eine Phasenverzögerungseinrichtung zum Erzeugen des zwei ten Synchronisations-Triggersignals für den zweiten Syn chronisations-Eingangsanschluß durch Verzögern der Phase des ersten Synchronisations-Triggersignals um einen vor bestimmten Betrag, so daß die Fehlfunktion des dualen Schaltnetzteilsystems aufgrund von Rauschen durch die Änderung des Zustands des ersten und zweiten Schaltsteu ersignals beseitigt wird.

7. Duales Schaltnetzteilsystem nach Anspruch 4 oder 6, da durch gekennzeichnet, daß das erste Syn chronisations-Triggersignal ein horizontales Synchronisa tionssignal einer Monitorschaltung ist.

8. Verfahren zum Abgeben von Steuersignalen in einem dualen Schaltnetzteilsystem, wobei das duale Schaltnetzteilsy stem eine erste und zweite Schaltnetzteileinrichtung, eine erste Schaltersteuereinrichtung, welche ein erstes Schaltsteuersignal abgibt, und eine zweite Schaltersteu ereinrichtung, welche ein zweites Schaltsteuersignal ab gibt, aufweist, gekennzeichnet durch die Schritte:
Erzeugen des ersten Schaltsteuersignals zum An- und Ab schalten der ersten Netzteileinrichtung,
Erzeugen des zweiten Schaltsteuersignals nach einer vor bestimmten Zeitverzögerungsdauer in Antwort auf das erste Schaltsteuersignal zum An- und Abschalten der zweiten Netzteileinrichtung, wobei die Frequenz des zweiten Schaltsteuersignals gleich der Frequenz des ersten Schaltsteuersignals ist, so daß die Fehlfunktion der dualen Schaltnetzteileinrichtung aufgrund von Rauschen durch die Änderung des Zustands ersten und zweiten Schaltsteuersignals beseitigt wird.