DE4310385A1

DE4310385A1 - Vorrichtung zum Ausgleichen eines Bildsignals für einen Fernsehempfänger

Info

Publication number: DE4310385A1
Application number: DE4310385A
Authority: DE
Inventors: Sung Uk Choi
Original assignee: Gold Star Co Ltd
Current assignee: LG Electronics Inc
Priority date: 1992-03-30
Filing date: 1993-03-30
Publication date: 1993-10-07
Anticipated expiration: 2013-03-31
Also published as: CN1079352A; DE4310385B4; CN1059064C; JPH0646389A; KR930020986A; US5347313A; JP3563744B2; KR950003031B1

Description

Die Erfindung betrifft eine Vorrichtung zum Ausgleichen eines Bildsignals für einen Fernsehempfänger und insbe sondere eine Vorrichtung zum Ausgleichen eines Bildsignals für einen Fernsehempfänger, dessen Vertikal/Horizontal-Ver hältnis des Bildschirms 9 : 16 beträgt, wobei die Vorrichtung ein Fernsehbildsignal mit einem Vertikal/Horizontal-Verhält nis des Bildschirms von 3 : 4 empfangen kann und die Fernseh bildsignale in der Zeileneinheit für ein Verti kal/Horizontal-Verhältnis des Bildschirms von 9 : 16 geeignet linear interpoliert, wodurch eine aufgrund der unterschied lichen Vertikal/Horizontal-Verhältnisse des Bildschirms auf tretende Bildschirmverzerrung verhindert werden kann.

Ein Bildsignal des NTSC-Fernsehrundfunksystems weist ein Vertikal/Horizontal-Verhältnis des Bildschirms von 3 : 4 auf. Die Bildsignale eines Projektions-Fernsehempfängers und eines Hochauflösungsempfängers (nachstehend als HDTV be zeichnet) weisen ein Vertikal/Horizontal-Verhältnis des Bildschirms von 9 : 16 auf.

Fig. 3 zeigt ein Blockdiagramm des Aufbaus eines Fern sehempfängers mit einem Vertikal/Horizontal-Verhältnis des Bildschirms von 9 : 16, wie beispielsweise eines Projektions- Fernsehempfängers oder eines HDTV-Empfängers. Gemäß Fig. 3 umfaßt der herkömmliche Fernsehempfänger einen Zwischenfre quenz-Verarbeitungsabschnitt 1 zum Umwandeln eines über eine Antenne ANT empfangenen Radiofrequenz (RF) -signals in ein Zwischenfrequenzsignal, einen Abschnitt 2 zum Feststellen eines Bildsignals, um aus dem Zwischenfrequenzsignal ein Bildsignal festzustellen, einen Bildsignal-Verarbeitungsab schnitt 3 zum Verarbeiten des festgestellten Bildsignals, um das Signal darstellbar zu machen, eine Farbbildröhre (CPT) 4 zum Darstellen des verarbeiteten Bildsignals, einen Ver tikalablenkungsabschnitt 5, der die Vertikalablenkung des Bildsignals ausführt, um das Signal durch die Farbbildröhre 4 darzustellen, einen Horizontalablenkungsabschnitt 6, der die Horizontalablenkung des Bildsignals ausführt, um das Si gnal durch die Farbbildröhre 4 darzustellen, einen Tonsi gnal-Verarbeitungsabschnitt 7 zum Feststellen eines Tonsi gnals aus dem Zwischenfrequenzsignal und zum anschließenden Verstärken des festgestellten Tonsignals mit einer vorgege benen Verstärkung, und einen Lautsprecher 8 zum Erzeugen ei nes entsprechenden Tons gemäß dem vom Tonsignal- Verarbeitungsabschnitt 7 ausgegebenen Tonsignal.

Nachstehend wird die Arbeitsweise des herkömmlichen Fernsehempfängers mit einem Vertikal/Horizontal-Verhältnis des Bildschirms von 9 : 16 mit dem vorstehend beschriebenen Aufbau erläutert.

Nach dem Empfang eines Radiofrequenzsignals über die Antenne ANT wird das Radiofrequenzsignal durch den Zwischen frequenz-Verarbeitungsabschnitt 1 in ein Zwischenfrequenzsi gnal umgewandelt und daraufhin dem Abschnitt 2 zum Feststel len eines Bildsignals bzw. dem Tonsignal-Verarbeitungsab schnitt 7 zugeführt.

Im Bildsignal-Verarbeitungsabschnitt 3 wird das durch den Abschnitt 2 zum Feststellen eines Bildsignals festge stellte Bildsignal durch Verarbeitungen wie beispielsweise die Trennung eines Bildleuchtdichtesignals Y und eines Farbartsignals c, die Demodulation des Farbartsignals und durch eine Mischung und Verstärkung in eine darstellbare Form umgewandelt. Danach wird das zur Darstellung verarbei tete Bildsignal der Farbbildröhre 4 zugeführt.

Der Vertikalablenkungsabschnitt 5 und der Horizontalab lenkungsabschnitt 6 führen der Farbbildröhre 4 jeweils einen Ablenkstrom zu, so daß das Bildsignal auf der Farbbildröhre 4 korrekt dargestellt werden kann. Anschließend wird der Farbbildröhre 4 über den Horizontalablenkungsabschnitt 6 eine Hochspannung zugeführt.

Der Tonsignal-Verarbeitungsabschnitt 7 stellt aus dem vom Zwischenfrequenz-Verarbeitungsabschnitt 1 ausgegebenen Zwischenfrequenzsignal ein Tonsignal fest und verstärkt dar aufhin das Tonsignal bei einer vorgegebenen Verstärkung. Anschließend führt der Tonsignal-Verarbeitungsabschnitt 7 das verstärkte Tonsignal dem Lautsprecher 8 zu.

Der herkömmliche Fernsehempfänger mit dem Verti kal/Horizontal-Verhältnis des Bildschirms von 9 : 16 besitzt jedoch die folgenden Nachteile. Wenn der Fernsehempfänger ein Bildsignal mit einem Vertikal/Horizontal-Verhältnis des Bildschirms von 3 : 4 empfängt und es anschließend darstellt, wird das Bildsignal in horizontaler Richtung auf der Farb bildröhre 4 mit einem Vertikal/Horizontal-Verhältnis des Bildschirms von 9 : 16 aufgrund des unterschiedlichen Ver tikal/Horizontal-Verhältnis des Bildschirms verbreitert dar gestellt, wodurch ein fehlerhaftes Bild dargestellt und die Bildqualität verschlechtert wird.

Daher ist es eine Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Ausgleichen eines Bildsignals für einen Fernsehempfänger mit einem Vertikal/Horizontal-Verhältnis des Bildschirms von 9 : 16 (nachstehend als 9 : 16-Bild schirmverhältnis bezeichnet) bereitzustellen, der ein emp fangenes Bildsignal mit einem Vertikal/Horizontal-Verhältnis des Bildschirms von 3 : 4 (nachstehend als 3 : 4-Bildschirmver hältnis bezeichnet) in der Teilbildeinheit in einem Speicher speichern, das gespeicherte Bildsignal in der Zeileneinheit lesen und das gelesene Bildzeilensignal durch eine Verknüp fung eines aktuellen Bildzeilensignals und eines der aktuel len Zeile am nächsten liegenden Bildzeilensignals geeignet auf das 9 : 16-Bildschirmverhältnis interpolieren kann, um das Bildsignal mit einem 3 : 4-Bildschirmverhältnis auf einer Farbbildröhre mit einem 9 : 16-Bildschirmverhältnis ohne Bild verzerrung darzustellen.

Gemäß einem Aspekt der vorliegenden Erfindung gibt ein Teilbildsignal-Ausgangsabschnitt ein erstes und ein zweites Teilbildsignal mit zueinander entgegengesetzten logischen Pegeln für jeden Teilbildabschnitt gemäß eines pro Teilbild eines Bildsignals mit einem ersten Vertikal/Horizontal-Ver hältnis des Bildschirms (nachstehend als erstes Bildschirm verhältnis bezeichnet) erzeugten Vertikalsynchronisierungs signals aus.

Einem Adressenzähler wird das Vertikalsynchroni sierungssignal als Rückstellsignal und ein vorgegebener Taktimpuls als Taktsignal eingegeben, wobei der Adres senzähler eine Schreibadresse erzeugt, die zum Schreiben des Bildsignals mit dem ersten Bildschirmverhältnis in der Teil bildeinheit benötigt wird.

Ein A/D-Wandlerabschnitt wandelt das empfangene Bildsi gnal mit dem ersten Bildschirmverhältnis in ein entsprechen des Digitalsignal um.

Ein Schreib/Leseabschnitt erzeugt unter Verwendung des ersten Teilbildsignals, des zweiten Teilbildsignals und des Taktimpulses ein Lesesignal und ein Schreibsignal.

Ein Leseadressen-Erzeugungsabschnitt erzeugt unter Ver wendung der vom Adressenzähler ausgegebenen Schreibadresse eine Leseadresse eines aktuellen Bildzeilensignals und eine Leseadresse eines der aktuellen Zeile am nächsten liegenden Bildzeilensignals geeignet für einen Bildschirm mit einem zweiten Vertikal/Horizontal-Verhältnis des Bildschirms (nachstehend als zweites Bildschirmverhältnis bezeichnet).

Einem Adressenschaltungsabschnitt wird das erste Teilbildsignal und das zweite Teilbildsignal als ein Schaltsteuersignal eingegeben, wobei der Adressenschaltungs abschnitt die Schreibadresse, die Leseadresse des aktuellen Bildzeilensignals und die Leseadresse des der aktuellen Zeile am nächsten liegenden Bildzeilensignals selektiv über trägt.

In Antwort auf das Lesesignal und das Schreibsignal, die vom Lese/Schreib-Steuerabschnitt zugeführt werden, und die Schreibadresse und die Leseadresse, die über den Adres senschaltungsabschnitt zugeführt werden, schreibt ein Teilbildspeicherabschnitt das vom A/D-Wandlerabschnitt zuge führte Bildsignal mit dem ersten Bildschirmverhältnis in der Teilbildeinheit, liest gleichzeitig das geschriebene Bildsi gnal mit dem ersten Bildschirmverhältnis in der Zeilenein heit und bildpunktinterpoliert das Bildsignal geeignet für das zweite Bildschirmverhältnis.

Einem Datenschaltungsabschnitt wird das erste Teilbildsignal und das zweite Teilbildsignal als ein Schal steuersignal eingegeben, wobei der Datenschaltungsabschnitt das bildpunktinterpolierte Bildsignal in der Zeileneinheit an den Teilbildspeicherabschnitt in der Zeileneinheit aus gibt, oder das vom A/D-Wandlerabschnitt ausgegebene Bildsi gnal dem Teilbildspeicher in der Teilbildeinheit zuführt.

Ein Zeilenausgleichsoperationsabschnitt interpoliert das vom Datenschaltungsabschnitt in der Zeileneinheit ausgegebene Bildzeilensignal durch Ausführen einer Additi onsoperation mit dem Bildzeilensignal geeignet für das zweite Bildschirmverhältnis.

Ein Ausgangsabschnitt gibt die vom Zeilenausgleichs operationsabschnitt interpolierten Bildzeilensignale ge eignet für das zweite Bildschirmverhältnis aus.

Ein D/A-Wandlerabschnitt wandelt die vom Zeilenaus gleichsoperationsabschnitt ausgegebenen Bildzeilensignale in entsprechende Analogsignale um.

Die Erfindung wird nachfolgend unter Bezug auf die Ab bildungen beschrieben, es zeigen:

Fig. 1 ein Blockdiagramm einer erfindungsgemäßen Vor richtung zum Ausgleichen eines Bildsignals für einen Fern sehempfänger;

Fig. 2a ein erläuterndes Diagramm zur Darstellung eines Vertikal/Horizontal-Verhältnisses des Bildschirms von 3 : 4 und eines Vertikal/Horizontal-Verhältnisses des Bildschirms von 9 : 16;

Fig. 2b ein erläuterndes Diagramm zur Darstellung des erfindungsgemäßen Zeileninterpolationsprinzips;

Fig. 3 ein Blockdiagramm eines herkömmlichen Fernseh empfängers mit einem Vertikal/Horizontal-Verhältnis des Bildschirms von 3 : 4;

Fig. 4a bis Fig. 4g Taktdiagramme zur Darstellung der Arbeitsweisen eines Adressenzählers und eines A/D-Wandlerab schnitts durch ein Teilbildsignal in der erfindungsgemäßen Vorrichtung zum Ausgleichen eines Bildsignals;

Fig. 5a bis 5k Taktdiagramme zur Darstellung der Ar beitsweisen eines Ausgangsabschnitts und eines Lese/Schreib- Steuerabschnitts durch ein Teilbildsignal und einen Taktim puls in der Vorrichtung zum Ausgleichen eines Bildsignals für einen Fernsehempfänger;

Fig. 6a bis 6j Taktdiagramme zur Darstellung der Lese operation und der Schreiboperation eines Teilbildspeicherab schnitts durch ein Lesesignal und ein Schreibsignal von ei nem Lese/Schreib-Steuerabschnitt in der Vorrichtung zum Aus gleichen eines Bildsignals für einen Fernsehempfänger;

Fig. 7 ein detailliertes Schaltbild eines Teilbildsi gnal-Ausgangsabschnitts, eines Adressenzählers und eines A/D-Wandlerabschnitts in der Vorrichtung von Fig. 1;

Fig. 8 ein detailliertes Schaltbild eines Leseadressen- Erzeugungsabschnitts in der Vorrichtung von Fig. 1; und

Fig. 9 ein detailliertes Schaltbild eines Teilbildspei cherabschnitts, eines Datenschaltungsabschnitts und eines Adressenschaltungsabschnitts in der Vorrichtung von Fig. 1.

Nachfolgend werden unter Bezug auf Fig. 1 und Fig. 2 und Fig. 4 bis Fig. 9 die Vorrichtung zum Ausgleichen eines Bildsignals und die Arbeitsweisen der Vorrichtung beschrie ben. Gemäß Fig. 2a und Fig. 2b wird zunächst das erfindungs gemäße Ausgleichsprinzip eines Bildsignals beschrieben. Fig. 2a zeigt ein 3 : 4-Bildschirmverhältnis und ein 9 : 16-Bild schirmverhältnis. Beim NTSC-Verfahren müssen, weil ein Teil bild 262.5 Bildzeilen aufweist, die 262.5×3/4 Bildzeilen in 262.5 Bildzeilen umgewandelt werden, um ein Bildsignal mit einem 3 : 4-Bildschirmverhältnis auf einer Farbbildröhre eines Fernsehempfängers (nachstehend als TV bezeichnet) mit einem 9 : 16-Bildschirmverhältnis darzustellen.

Herkömmlich werden die einem Bildschirm entsprechenden Bildsignale allgemein als Vollbild bezeichnet. Ein Vollbild weist zwei Teilbilder und ein Teilbild weist 262.5 Zeilen auf. D.h., ein Vollbild weist 525 Zeilen auf (NTSC-Verfah ren).

Wie vorstehend erwähnt, werden 3 Bildzeilen mit einem 3 : 4-Bildschirmverhältnis in 4 Bildzeilen für ein 9 : 16-Bild schirmverhältnis umgewandelt, wodurch das Bildsignal mit dem 3 : 4-Bildschirmverhältnis ohne Bildverzerrung auf einer Farb bildröhre mit einem 9 : 16-Bildschirmverhältnis dargestellt werden kann.

Fig. 2b zeigt das erfindungsgemäße Prinzip. Gemäß Fig. 2b werden das . . ., n-3-te Bildzeilensignal, das n-2-te Bild zeilensignal, das n-1-te Bildzeilensignal und das n-te Bild zeilensignal auf der Farbbildröhre mit dem 3 : 4-Bildschirm verhältnis durch eine vorgegebene Additionsoperation verar beitet, so daß das . . ., n-3-te Bildzeilensignal, das [(n-3) + 3(n-2)]/4-te Bildzeilensignal, das [(n-2) + (n-1)]/2-te Bildzeilensignal, das [3(n-1) + n]/4-te Bildzeilensignal und das n-te Bildzeilensignal auf der Farbbildröhre mit dem 9 : 16-Bildschirmverhältnis dargestellt werden können.

Diese Zeileninterpolation dient dazu, ein Bildsignal mit einem 3 : 4-Bildschirmverhältnis in der vertikalen Rich tung der Farbbildröhre mit einem 9 : 16-Bildschirmverhältnis geeignet umzuwandeln.

Um ein Bildsignal mit einem 3 : 4-Bildschirmverhältnis geeignet für ein 9 : 16-Bildschirmverhältnis vollständig zu interpolieren, muß das Bildsignal mit dem 3 : 4-Bildschirmver hältnis nicht nur in der vertikalen Richtung sondern auch in horizontaler Richtung interpoliert werden.

Um ein Bildsignal mit einem 3 : 4-Bildschirmverhältnis in der horizontalen Richtung einer Farbbildröhre mit einem 9 : 16-Bildschirmverhältnis geeignet umzuwandeln, wird das Bildsignal mit dem 3 : 4-Bildschirmverhältnis mit einer Taktge schwindigkeit gelesen, die von derjenigen des Schreibvor gangs verschieden ist. Das Verfahren wird als Bildpunktin terpolation bezeichnet.

Fig. 1 zeigt ein Blockdiagramm einer Vorrichtung zum Ausgleichen eines Bildsignals für einen Fernsehempfänger, die durch das erfindungsgemäße Ausführen der vorstehenden Zeileninterpolation und der Bildpunktinterpolation ein Bild signal mit einem 3 : 4-Bildschirmverhältnis für einen TV mit einem 9 : 16-Bildschirmverhältnis geeignet ausgleicht.

Wie in der Abbildung dargestellt, umfaßt die erfin dungsgemäße Vorrichtung einen Teilbildsignal-Ausgangsab schnitt 9 zum Empfangen eines in einem Bildsignal mit einem 3 : 4-Bildschirmverhältnis festgestellten Vertikalsynchroni sierungssignals (Vsync) und zum Erzeugen eines ersten Teilbildsignals S und eines zweiten Teilbildsignals /S mit zueinander entgegengesetzten logischen Pegeln in Antwort auf das Vertikalsynchronisierungssignal, einen Adressenzähler 10, um die Schreibadresse ADW0-ADW23 eines Teilbild speicherabschnitts zu erhalten, der zum Schreiben und zum Lesen des Bildsignals benötigt wird, wobei das Vsync-Signal und ein Taktimpuls fs verwendet werden, und einen A/D- (Analog/Digital-) Wandlerabschnitt 11 zum Umwandeln des emp fangenen analogen Bildsignals mit einem 3 : 4-Bildschirmver hältnis in ein entsprechendes Digitalsignal, einen Lese/Schreib-Steuerabschnitt 12 zum Erzeugen eines Lesesi gnals /RD und eines Schreibsignals /WR des Teilbildspeichers unter Verwendung des ersten Teilbildsignals S, des zweiten Teilbildsignals /S und des Taktimpulses fs, und zum Steuern des Lese- und des Schreibvorgangs des Bildsignals durch das Lesesignal /RD und das Schreibsignal /WR, zwei Leseadressen- Erzeugungsabschnitte 13, 14, um die Leseadresse ADRA0-ADRA23 einer aktuellen Zeile bzw. die Leseadresse ADRB0-ADRB23 ei ner dieser Zeile am nächsten liegenden Zeile geeignet für ein 9 : 16-Bildschirmverhältnis gemäß der vom Adressenzähler 10 ausgegebenen Schreibadresse ADW0-ADW23 zu erzeugen, um das in den Teilbildspeicher geschriebene Bildsignal mit dem 3 : 4-Bildschirmverhältnis zu lesen, zwei Adressenschaltungs abschnitte 15, 16 zum selektiven Übertragen der Schreibadresse ADW0-ADW23 vom Adressenzähler 10 und der Leseadressen ADRA0-ADRA23, ADRB0-ADRB23 von den Leseadres sen-Erzeugungsabschnitten 13, 14 an die Teilbildspeicher, um das Bildsignal mit dem 3 : 4-Bildschirmverhältnis in Antwort auf das erste Teilbildsignal S und das zweite Teilbildsignal /S zu lesen oder zu schreiben, vier Teilbildspeicher 17, 18, 19, 20 zum Schreiben des Bildsignals in der Teilbildeinheit oder zum Lesen des vom A/D-Wandlerabschnitt 11 ausgegebenen Bildsignals mit dem 3 : 4-Bildschirmverhältnis in der Zeilen einheit in Antwort auf die Schreibadresse ADW0-ADW23 und die Leseadressen ADRA0-ADRA23, ADRB0-ADRB23, die über die Adressenschaltungsabschnitte 15, 16 zugeführt werden, einen Datenschaltungsabschnitt 21 zum selektiven Ausgeben des in den Teilbildspeichern 17, 18, 19, 20 gespeicherten Bildsi gnals in Antwort auf das erste Teilbildsignal S und das zweite Teilbildsignal /S, einen Zeilen ausgleichoperationsabschnitt 22, um eine Additionsoperation mit dem Bildzeilensignal mit dem 3 : 4-Bildschirmverhältnis auszuführen, das von den Teilbildspeichern 17, 18, 19, 20 durch den Datenschaltungsabschnitt 21 selektiv ausgegeben wird, so daß es für einen Bildschirm mit einem 9 : 16-Bild schirmverhältnis in der Zeileneinheit geeignet interpoliert werden kann, vier Ausgabepuffer 23, 24, 25, 26, um das in terpolierte Bildzeilensignal für einen Bildschirm mit einem 9 : 16-Bildschirmverhältnis durch den Zeilenausgleich operationsabschnitt 22 in einer vorgegebenen Reihenfolge ge eignet auszugeben, einen D/A- (Digital/Analog-) Wand lerabschnitt 27 zum Umwandeln der von den Ausgabepuffern 23, 24, 25, 26 ausgegebenen Bildzeilensignale in die entspre chenden Digitalsignale, einen Zähler 28 zum Erzeugen von Taktsignalen, die die korrekten zeitlichen Steuerungen der von den Ausgabepuffern 23, 24, 25, 26 ausgegebenen Bildzei lensignale unter Verwendung des Taktimpulses fs steuern, und einen Ausgabepuffer-Steuerabschnitt 29, um die Taktsignale zu dekodieren und die dekodierten Signale als Ausgang-Frei gabesignale Y0, Y1, Y2, Y3 an die Ausgabepuffer 23, 24, 25, 26 zu übergeben.

Wie in Fig. 1 dargestellt, können zwei Leseadressen-Er zeugungsabschnitte 13, 14 zusammengefaßt als Leseadressen- Erzeugungsabschnitt bezeichnet werden. Zwei Adressenschal tungsabschnitte 15, 16 können ebenfalls zusammengefaßt als Adressenschaltungsabschnitt bezeichnet werden. Die Ausgabe puffer 23, 24, 25, 26, der Zähler 28, der Ausgabepuffer- Steuerabschnitt 29 und der D/A-Wandlerabschnitt 27 können ebenfalls zusammengefaßt als Ausgabeabschnitt bezeichnet werden.

In Fig. 1 bezeichnen die Bezugszeichen 22A, 22B und 22C jeweils Addierglieder. Nachstehend werden unter Bezug auf Fig. 1 und Fig. 4 bis Fig. 6 die Arbeitsweisen der erfin dungsgemäßen Vorrichtung zum Ausgleichen eines Bildsignals für einen Fernsehempfänger beschrieben.

Wenn das Vertikalsynchronisierungssignal (Vsync) (Fig. 4a) dem Teilbildsignal-Ausgangsabschnitt 9 von Fig. 1 zuge führt wird, erzeugt der Teilbildsignal-Ausgangsabschnitt 9 bei jeder abfallenden Flanke des Vsync-Signals das erste Teilbildsignal S und das zweite Teilbildsignal /S mit zuein ander entgegengesetzten Pegeln in Antwort auf das Vsync-Si gnal (Fig. 4b, Fig. 4c) und führt diese Signale gleichzeitig dem Lese/Schreib-Steuerabschnitt 12, den Adressenschaltungs abschnitten 15 und 16 und dem Daten-Schaltungsabschnitt 21 zu.

Wenn andererseits der Taktimpuls fs dem A/D-Wandlerab schnitt 11 zugeführt wird, wandelt der A/D-Wandlerabschnitt 11 das eingegebene analoge Bildsignal in das entsprechende Digitalsignal D0-D7 (Fig. 4f) mit einem 3 : 4-Bildschirmver hältnis um.

Das Digitalsignal D0-D7 wird gemäß der Funktion des Da ten-Schaltungsabschnitts 21 den Datenports DP0-DP7 der Teil bildspeicher 17, 18 oder der Teilbildspeicher 19, 20 selek tiv zugeführt.

Der Taktimpuls fs wird auch dem Adressenzähler 10 als Taktsignal zugeführt und darin gezählt. Das Zählergebnis wird gemäß der Funktion der Adressenschaltungsabschnitte 15, 16 als Schreibadresse ADW0-ADW23 ausgegeben und den Adres senports AD0-AD23 der Teilbildspeicher 17, 18 oder der Teil bildspeicher 19, 20 selektiv zugeführt.

Das Ausgangssignal wird auch den Leseadressen-Erzeu gungsabschnitten 13, 14 sowie den Adressenschaltungsab schnitten 15, 16 zugeführt. Im Leseadressen-Erzeugungsab schnitt 13 werden die eingegebenen Adressen ADW0-ADW23 zur ersten Offset-Adresse SDA0-SDA23 addiert, um einen Bereich festzulegen, der dem Bildschirm mit einem 9 : 16- Bildschirmverhältnis einer aktuellen Zeile entspricht, und das Additionsergebnis den Adressenports AD0-AD23 der Teilbildspeicher 17, 19 als erste Leseadresse ADRA0-ADRA23 über die Adressenschaltungsabschnitte 15, 16 zuzuführen.

Andererseits wird im Leseadressen-Erzeugungsabschnitt 14 die erste Leseadresse (ADRA0-ADRA23) zur zweiten Offset- Adresse SDB0-SDB23 addiert, um einen Bereich festzulegen, der dem Bildschirm mit einem 9 : 16-Bildschirmverhältnis einer der aktuellen Zeile am nächsten liegenden Zeile entspricht, und das Additionsergebnis den Adressenports AD0-AD23 der Teilbildspeicher 18, 20 als zweite Leseadresse ADRB0-ADRB23 über die Adressenschaltungsabschnitte 15, 16 zuzuführen.

Fig. 4g dient zur Darstellung der korrekten zeitlichen Steuerung der vorstehend erwähnten Adressen.

Andererseits erzeugt der Lese/Schreib-Steuerabschnitt 12 das Datenlesesignal /RD und das Datenschreibsignal /WR mit den in Fig. 5a, 5b bzw. Fig. 5j, 5k dargestellten zeit lichen Steuerungen entsprechend dem niedrigen Impulsin tervall TSL und dem hohen Impulsintervall TSH des zugeführ ten ersten Teilbildsignals S und des zugeführten zweiten Teilbildsignals /S und führt diese Signale den Teilbild speichern 17, 18, 19, 20 zu.

Daher werden, während das erste Teilbildsignal S, wie in Fig. 6a dargestellt, einen niedrigen Zustand (S="0":TSL) annimmt, die Adressenschaltungsabschnitte 15, 16 auf den An schluß von S=0 geschaltet, wobei die Schreibadresse ADW0-ADW23 über den Anschluß von S=0 den Teilbildspeichern 17, 18 zugeführt wird.

Außerdem werden die erste Leseadresse ADRA0-ADRA23 und die zweite Leseadresse ADRB0-ADRB23, wie in Fig. 6g und Fig. 6i dargestellt, dem Teilbildspeicher 19 bzw. dem Teilbildspeicher 20 zugeführt, weil die Adressenschaltungs abschnitte 15, 16 auf den Anschluß von S=0 geschaltet sind, wobei, weil der Daten-Schaltungsabschnitt 21 auf den An schluß von S=0 geschaltet ist, von den Datenports DP0-DP7 der Teilbildspeicher 19, 20 das Bildsignal mit einem 3 : 4- Bildschirmverhältnis ausgegeben wird, wie in Fig. 6h und 6j dargestellt. D.h., während das erste Teilbildsignal S einen niedrigen Zustand annimmt, wird ein beispielsweise in Fig. 6b dargestelltes Schreibsignal /WR dem Schreibsteueranschluß W der Teilbildspeicher 17, 18 und gleichzeitig dem Lesesteu eranschluß R der Teilbildspeicher 19, 20 zugeführt, wobei das Bildsignal in die Teilbildspeicher 17, 18 geschrieben und aus den Teilbildspeichern 19, 20 gelesen wird.

Wenn das zweite Teilbildsignal /S andererseits einen hohen Zustand TSH annimmt, wird das Datenlesesignal /RD vom Lese/Schreib-Steuerabschnitt 12 dem Lesesteueranschluß R der Teilbildspeicher 17, 18 und gleichzeitig dem Schreibsteu eranschluß W der Teilbildspeicher 19, 20 zugeführt.

Weil zu diesem Zeitpunkt die Adressenschaltungsab schnitte 15, 16 und der Daten-Schaltungsabschnitt 21 auf den Anschluß von /S=0 geschaltet sind, wird die Schreibadresse ADW0-ADW23 den Teilbildspeichern 19, 20 bzw. die erste Schreibadresse ADRA0-ADRA23 sowie die zweite Schreibadresse ADRB0-ADRB23 den Teilbildspeichern 17, 18 zugeführt, wodurch das Bildsignal D0-D7 in die Teilbildspeicher 19, 20 ge schrieben bzw. die Bildsignale DA0-DA7, DB0-DB7 aus den Teilbildspeichern 17, 18 gelesen werden.

Hierbei hat die Leseadresse mehr Adressen als die Schreibadresse, so daß das Bildsignal mit einem 3 : 4-Bild schirmverhältnis in der Zeileneinheit gelesen und gleichzei tig geeignet für ein 9 : 16-Bildschirmverhältnis bildpunktin terpoliert werden kann.

Die von den Teilbildspeichern 17, 18 oder den Teilbildspeichern 19, 20 ausgegebenen Bildsignale DA0-DA7, DB0-DB7 werden dem Zeilenausgleichoperationsabschnitt 22 zu geführt.

Das erste Addierglied 22A führt eine Additionsoperation C1 = A1+B1/2 aus und führt daraufhin das Additionsergebnis einem Eingangsanschluß A2 des zweiten Addierglieds 22B, dem Ausgabepuffer 25 und gleichzeitig einem Eingangsanschluß A3 des dritten Addierglieds 23C zu.

Das zweite Addierglied 22B führt eine ähnliche Additi onsoperation C2 = (A2 + B2)/2 aus und führt daraufhin das Additionsergebnis C2 = (A1 + 3B1)/4 über seinen Ausgangsan schluß C2 dem Ausgabepuffer 24 zu.

Das dritte Addierglied 22C führt eine ähnliche Additi onsoperation C3 = (A3 + B3)/2 aus und führt daraufhin das Additionsergebnis C3 = (3A1 + B1)/4 über seinen Ausgangsan schluß C3 dem Ausgabepuffer 26 zu.

Andererseits wird das von den Teilbildspeichern 17, 19 dem Eingangsanschluß A1 des ersten Addierglieds 22A zuge führte Bildsignal DA0-DA7 gleichzeitig dem Ausgabepuffer 23 zugeführt.

Daher sind die jeweils von den Ausgabepuffern 23, 24, 25, 26 ausgegebenen Bildsignale A, (A1 + 3B1)/4, (A1 + B1)/2, (3A1 + B1)/4, welche geeignet für ein 9 : 16-Bild schirmverhältnis interpoliert sind.

Die von den Ausgabepuffern 23, 24, 25, 26 ausgegebenen Bildsignale werden durch den D/A-Wandlerabschnitt 27 in die ursprünglichen Analogsignale umgewandelt und anschließend ausgegeben.

Zu diesem Zeitpunkt werden die Ausgabepuffer 23, 24, 25, 26 durch den Zähler 28 und den Ausgabepuffer-Steuerab schnitt 29 gesteuert. D.h., der Zähler 28 zählt den in Fig. 5c dargestellten Taktimpuls fs und gibt dann die als Zähler gebnis erhaltenen gezählten Impulse von Fig. 5e und Fig. 5f über die Ausgangsanschlüsse Q0, Q1 aus.

Der Ausgabepuffer-Steuerabschnitt 29 dekodiert die in Fig. 5f und Fig. 5i dargestellten Zählimpulse und führt an schließend die dekodierten Impulse als die Pufferausgang- Freigabesignale /Y0, /Y1, /Y2, /Y3 über die Ausgangsan schlüsse Y0, Y1, Y2, Y3 dem Anschluß /OE der Ausgabepuffer 23, 24, 25, 26 zu.

Daher geben die Ausgabepuffer 23, 24, 25, 26 die inter polierten Bildsignale in einer vorgegebenen Reihenfolge ge mäß den Pufferausgang-Freigabesignalen /Y0, /Y1, /Y2, /Y3 aus.

Fig. 7 zeigt eine detaillierte Schaltung des Teilbildsignal-Ausgangsabschnitts 9, des Adressenzählers 10 und des A/D-Wandlerabschnitts 11 in Fig. 3.

In Fig. 7 weist der Teilbildsignal-Ausgangsabschnitt 9 ein JK-Flipflop auf, das das erste Teilbildsignal S und das zweite Teilbildsignal /S von dessen nicht-invertierendem Ausgangsanschluß Q bzw. von dessen invertierendem Ausgangs anschluß /Q gemäß dem dem Taktsignal-Eingangsanschluß T zu geführten Vertikalsynchronisierungssignal Vsync ausgibt.

In Fig. 7 weist der Adressenzähler 10 drei Binärzähler 10A, 10B, 10C zum Ausgeben von 8 Bit auf, wobei dem Zähler das Vsync-Signal als Rückstellsignal zugeführt wird.

Daher werden die Zähler 10A, 10B, 10C für jedes Teil bild zurückgesetzt und führen unter Verwendung des Taktim pulses fs als Taktsignal eine Zähloperation aus, um dadurch die Schreibadresse ADW0-ADW23 aus 24 Bits zu bilden.

Der A/D-Wandlerabschnitt 11 wandelt das eingegebene analoge Bildsignal in ein Digitalsignal D0-D7 aus 8 Bits um und gibt anschließend das Digitalsignal über seinen Aus gangsanschluß Q0-Q7 aus.

Fig. 8 zeigt eine detaillierte Schaltung der Leseadres sen-Erzeugungsabschnitte 13, 14. Wie in dieser Abbildung dargestellt, weist der Leseadressen-Erzeugungsabschnitt 13 sechs Adressen 13A-13F auf, die durch Addieren der ersten Offset-Adresse SDA0-SDA23 in der Einheit von 4 Bits zur Schreibadresse ADW0-ADW23 die erste Leseadresse ADRA0-ADRA23 bilden.

Der Leseadressen-Erzeugungsabschnitt 14 weist ferner sechs Addierglieder 14A-14F auf, die durch Addieren der er sten Leseadresse ADRA0-ADRA23 von den Addiergliedern 13A-13F zu der zweiten Offset-Adresse SDB0-SDB23 die zweite Le seadresse ADRB0-ADRB23 bilden.

In Fig. 8 führt jedes der Addierglieder 13A-13F, 14A-14F ein von einem Addierglied eines Bits einer niedrigen Ordnung ausgegebenes Übertragsausgangssignal C_out einem Ad dierglied eines Bits einer höheren Ordnung als Übertragsein gangssignal C_in zu, um dadurch die erste Leseadresse ADRA0-ADRA23 und die zweite Leseadresse ADRB0-ADRB23 aus 24 Bits zu bilden.

Fig. 9 zeigt eine periphere Schaltung der Teilbild speicher 17, 18, 19, 20. In Fig. 9 weist der Adressenschal tungsabschnitt 15 vier Puffer 15A-15D mit drei Zuständen auf, die das erste Teilbildsignal S und das zweite Teilbildsignal /S über deren Ausgang-Freigabeanschluß /OE als ein Ausgangs-Freigabesignal ausgeben.

Der Adressenschaltungsabschnitt 16 weist vier Puffer 16A-16D mit drei Zuständen auf, die das erste Teilbildsignal S und das zweite Teilbildsignal /S über deren Ausgang- Freigabeanschluß /OE als ein Ausgangs-Freigabesignal ausgeben.

Wenn daher das erste Teilbildsignal S einen niedrigen Zustand annimmt, nehmen die Puffer 15B, 15C mit drei Zustän den im Adressenschaltungsabschnitt 15 einen Freigabezustand an, wodurch die über den Eingangsanschluß A0 den Adressen ports AD0-AD23 zugeführte Adresse ADW0-ADW23 über den Aus gangsanschluß B0-B23 ausgegeben wird.

Die Puffer 16A, 16D mit drei Zuständen im Adressen schaltungsabschnitt 16 nehmen einen Freigabezustand an, wo durch die zweite Leseadresse ADRB0-ADRB23 dem Adressenport AD0-AD23 des Teilbildspeichers 20 und die erste Leseadresse ADRA0-ADRA23 dem Adressenport AD0-AD23 des Teilbildspeichers 19 zugeführt werden.

Wenn andererseits das zweite Teilbildsignal /S einen niedrigen Zustand annimmt, nehmen die Puffer 15A, 15D im Adressenschaltungsabschnitt 15 einen Freigabezustand an, wo durch die erste Leseadresse ADRA0-ADRA23 dem Teilbildspei cher 17 und die zweite Leseadresse ADRB0-ADRB23 dem Teilbildspeicher 18 zugeführt werden.

Die Puffer 16B, 16C mit drei Zuständen im Adressen schaltungsabschnitt 16 nehmen ebenfalls einen Freigabe zu stand an, wodurch die Schreibadresse ADW0-ADW23 in die Teilbildspeicher 19, 20 geschrieben wird.

Andererseits weist der Datenschaltungsabschnitt 21 acht Puffer 21A-21H mit drei Zuständen auf, die durch das erste Teilbildsignal S und das zweite Teilbildsignal /S, die von einander unterschiedliche (bzw. entgegengesetzte) Pegel auf weisen, gesteuert werden.

Wenn daher das erste Teilbildsignal S einen niedrigen Zustand annimmt, nehmen die Puffer 21A, 21D, 21E, 21H mit drei Zuständen einen Freigabezustand an, um dadurch das Bildsignal D0-D7 dem Teilbildspeicher 17 zuzuführen, um das Bildsignal DA0-DA7 vom Teilbildspeicher 19 auszugeben, um das Bildsignal D0-D7 dem Teilbildspeicher 18 zuzuführen, und um das Bildsignal DB0-DB7 vom Teilbildspeicher 20 auszuge ben.

Wenn das zweite Teilbildsignal /S einen niedrigen Zu stand annimmt, nehmen die Puffer 21B, 21C, 21F, 21G mit drei Zuständen einen Freigabezustand an, um dadurch das Bildsi gnal DA0-DA7 vom Teilbildspeicher 17 auszugeben, um das Bildsignal D0-D7 dem Teilbildspeicher 19 zuzuführen, um das Bildsignal DB0-DB7 vom Teilbildspeicher 18 auszugeben, und um das Bildsignal D0-D7 dem Teilbildspeicher 20 zuzuführen.

Der Lese/Schreib-Steuerabschnitt 12 weist ein erstes ODER-Gatter 12A, dem der Taktimpuls fs und das erste Teilbildsignal S eingegeben werden, und ein zweites ODER- Gatter 12B auf, dem der Taktimpuls fs und das zweite Teil bildsignal /S eingegeben werden, wodurch das Lesesignal /RD und das Schreibsignal /WR ausgegeben werden (vergl. Fig. 5a, Fig. 5b, Fig. 5c, Fig. 5j und Fig. 5k).

Wie vorstehend beschrieben, wird ein einem Fernsehemp fänger mit einem 9 : 16-Bildschirmverhältnis zugeführtes Bild signal mit einem 3 : 4-Bildschirmverhältnis durch eine Schreibadresse in der Teilbildeinheit in einen Speicher im Fernsehempfänger geschrieben, wobei anschließend das im Speicher gespeicherte Bildsignal in der Zeileneinheit mit mehr Leseadressen als die Schreibadresse gelesen wird, wo durch die Bildpunktinterpolation und die Zeileninterpolation des Bildsignals mit einem 3 : 4-Bildschirmverhältnis geeignet für ein 9 : 16-Bildschirmverhältnis durchgeführt werden kann.

Wie vorstehend beschrieben, können mit der erfindungs gemäßen Vorrichtung zum Ausgleichen eines Bildsignals für einen Fernsehempfänger Benutzer eines Fernsehempfängers mit einem 9 : 16-Bildschirmverhältnis das einem Bildsignal mit ei nem 3 : 4-Bildschirmverhältnis entsprechende Bild ohne Bildverzerrungen sehen, weil das Bildsignal mit dem 3 : 4- Bildschirmverhältnis geeignet für ein 9 : 16-Bildschirm verhältnis in einem Fernsehempfänger mit einem 9 : 16-Bild schirmverhältnis ausgeglichen wird.

Claims

1. Vorrichtung zum Ausgleichen eines Bildsignals für einen Fernsehempfänger mit:
einem Teilbildsignal-Ausgangsabschnitt zum Erzeu gen zweier Teilbildsignale mit zueinander entgegenge setzten logischen Pegeln in Antwort auf ein Vertikal synchronisierungssignal eines empfangenen analogen Bildsignals mit einem ersten Vertikal/Horizontal- Verhältnis des Bildschirms;
einem Adressenzähler, um unter Verwendung des Ver tikalsynchronisierungssignals und eines System-Taktim pulses eine zum Schreiben des Bildsignals benötigte Schreibadresse zu erzeugen;
einem A/D-Wandlerabschnitt zum Umwandeln des emp fangenen analogen Bildsignals in ein entsprechendes Di gitalsignal unter Verwendung des Taktimpulses;
einem Lese/Schreib-Steuerabschnitt zum Erzeugen eines Lesesignals und eines Schreibsignals zum Spei chern unter Verwendung der beiden Teilbildsignale und des Taktimpulses;
einem Leseadressen-Erzeugungsabschnitt zum Erzeu gen einer für ein zweites Vertikal/Horizontal-Verhält nis des Bildschirms geeigneten Leseadresse in der Zei leneinheit unter Verwendung der Schreibadresse;
einem Adressenschaltungsabschnitt zum selektiven Übertragen der Schreibadresse und der Leseadresse in Antwort auf die beiden Teilbildsignale;
einem Teilbildspeicherabschnitt zum Schreiben des digitalen Bildsignals in der Teilbildeinheit und zum gleichzeitigen Lesen des bildpunktinterpolierten Bild signals in der Zeileneinheit, zum Bildpunktin terpolieren des vorher darin geschriebenen digitalen Bildsignals gemäß dem Lesesignal, dem Schreibsignal, der Leseadresse und der Schreibadresse;
einem Datenschaltungsabschnitt zum Ausgeben des bildpunktinterpolierten digitalen Bildsignals vom Teil bildspeicherabschnitt in der Zeileneinheit oder zum Übertragen des digitalen Bildsignals vom A/D-Wand lerabschnitt zum Teilbildspeicherabschnitt in der Teil bildeinheit in Antwort auf die beiden Teilbildsignale;
einem Zeilenausgleichoperationsabschnitt, um eine Additionsoperation mit dem in der Zeileneinheit vom Datenschaltungsabschnitt zugeführten Bildsignal auszu führen, so daß das Bildsignal geeignet für das zweite Vertikal/Horizontal-Verhältnis zeileninterpoliert wird; und
einem Ausgabeabschnitt zum Ausgeben der Bildzei lensignale vom Zeilenausgleichoperationsabschnitt in einer für das zweite Vertikal/Horizontal-Verhältnis des Bildschirms geeigneten, vorgegebenen Ordnung.

2. Vorrichtung nach Anspruch 1, wobei der Ausgabeabschnitt aufweist:
mehrere Ausgabepuffer zum Eingeben der Bildzeilen signale vom Zeilenausgleichoperationsabschnitt und zum Zwischenspeichern und Ausgeben der Signale;
einen Zähler, um durch das Zählen des System-Tak timpulses ein Taktsignal bereitzustellen;
einen Ausgabepuffer-Steuerabschnitt, um den mehre ren Ausgabepuffern durch Dekodieren des Taktsignals ein Ausgangs-Freigabesignal zuzuführen; und
einen D/A-Wandlerabschnitt zum Umwandeln der in einer vorgegebenen Ordnung von den mehreren Ausgabepuf fern ausgegebenen digitalen Bildzeilensignale in die entsprechenden Analogsignale.

3. Vorrichtung nach Anspruch 1 oder 2, wobei der Le seadressen-Erzeugungsabschnitt aufweist:
mehrere Bit-Addierglieder zum Addieren einer er sten Offset-Adresse, die eingegeben wird, um einen dem zweiten Vertikal/Horizontal-Verhältnis des Bildschirms entsprechenden Bereich zur Schreibadresse vom Adressen zähler festzulegen und zum anschließenden Ausgeben des Additionsergebnisses als erste Leseadresse einer aktuellen Zeile; und
mehrere Bit-Addierglieder zum Addieren einer zwei ten Offset-Adresse, die eingegeben wird, um einen dem zweiten Vertikal/Horizontal-Verhältnis des Bildschirms entsprechenden Bereich zur Schreibadresse vom Adressen zähler festzulegen und zum anschließenden Ausgeben des Additionsergebnisses als zweite Leseadresse einer der aktuellen Zeile am nächsten liegenden Zeile.

4. Vorrichtung nach einem der Ansprüche 1 bis 3, wobei der Adressenschaltungsabschnitt und der Datenschaltungsab schnitt mehrere Puffer mit drei Zuständen aufweisen, die jeweils in Antwort auf die beiden Teilbildsignale geschaltet werden.

5. Vorrichtung nach einem der Ansprüche 1 bis 4, wobei der Zeilenausgleichabschnitt mehrere Addierglieder auf weist, um durch eine Additionsoperation mit mehreren Bildzeilensignalen mit dem ersten Vertikal/Horizontal- Verhältnis des Bildschirms, die über den Datenschal tungsabschnitt zugeführt werden, mehrere für das zweite Vertikal/Horizontal-Verhältnis des Bildschirms ge eignete Bildzeilensignale zu erzeugen.

6. Vorrichtung nach Anspruch 5, wobei die Anzahl der Bild zeilensignale mit dem ersten Vertikal/Horizontal- Verhältnis des Bildschirms n (positive ganze Zahl) und die Anzahl der Bildzeilensignale mit dem zweiten Verti kal/Horizontal-Verhältnis des Bildschirms n+1 ist.

7. Vorrichtung nach einem der Ansprüche 1 bis 6, wobei das erste Vertikal/Horizontal-Verhältnis des Bildschirms 3 : 4 und das zweite Vertikal/Horizontal-Verhältnis des Bildschirms 9 : 16 beträgt.

8. Vorrichtung nach einem der Ansprüche 1 bis 7, wobei das Bildsignal mit dem ersten Vertikal/Horizontal-Verhält nis des Bildschirms ein NTSC-Fernsehrundfunk-Bildsignal ist.

9. Vorrichtung nach einem der Ansprüche 1 bis 8, wobei der Lese/Schreib-Steuerabschnitt ein erstes ODER-Gatter zum Eingeben des ersten Teilbildsignals und des System-Tak timpulses; und
ein zweites ODER-Gatter zum Eingeben des zweiten Teilbildsignals und des System-Taktimpulses aufweist.

10. Vorrichtung nach einem der Ansprüche 1 bis 9, wobei der Teilbildsignal-Ausgangsabschnitt mehrere Binärzähler aufweist, die das Vertikalsynchronisierungssignal des empfangenen Bildsignals mit dem ersten Verti kal/Horizontal-Verhältnis des Bildschirms als Rück stellsignal und den System-Taktimpuls als Taktsignal verwenden.

11. Vorrichtung nach einem der Ansprüche 1 bis 10, wobei der Teilbildsignal-Ausgangsabschnitt ein JK-Flipflop aufweist, das in Antwort auf das Vertikalsynchronisie rungssignal ein erstes Teilbildsignal und ein zweites Teilbildsignal mit jeweils zueinander entgegengesetzten logischen Pegeln ausgibt.

12. Vorrichtung nach einem der Ansprüche 1 bis 11, wobei der Zeilenausgleichoperationsabschnitt die folgenden Additionsoperationen mit dem Bildzeilensignal mit dem ersten Vertikal/Horizontal-Verhältnis des Bildschirms ausführt, wodurch das Bildzeilensignal mit dem zweiten Vertikal/Horizontal-Verhältnis des Bildschirms gebildet wird: n-3, n-2, n-1, n → n-3, [(n-3) + 3(n-2)]/4, [(n-2) + (n-1)]/2, [3(n-1) + n]/4, nwobei n eine positive ganze Zahl ist.

13. Vorrichtung nach einem der Ansprüche 1 bis 12, wobei der Fernsehempfänger mit dem zweiten Verti kal/Horizontal-Verhältnis des Bildschirms ein Hochauf lösungsempfänger ist.