DE4303734C2 - Chipträger - Google Patents

Chipträger

Info

Publication number
DE4303734C2
DE4303734C2 DE4303734A DE4303734A DE4303734C2 DE 4303734 C2 DE4303734 C2 DE 4303734C2 DE 4303734 A DE4303734 A DE 4303734A DE 4303734 A DE4303734 A DE 4303734A DE 4303734 C2 DE4303734 C2 DE 4303734C2
Authority
DE
Germany
Prior art keywords
chip carrier
contact
chip
carriers
sockets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4303734A
Other languages
English (en)
Other versions
DE4303734A1 (de
Inventor
Ullrich Dr Ing Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsches Elektronen Synchrotron DESY
Original Assignee
Deutsches Elektronen Synchrotron DESY
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsches Elektronen Synchrotron DESY filed Critical Deutsches Elektronen Synchrotron DESY
Priority to DE4303734A priority Critical patent/DE4303734C2/de
Publication of DE4303734A1 publication Critical patent/DE4303734A1/de
Application granted granted Critical
Publication of DE4303734C2 publication Critical patent/DE4303734C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3672Foil-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

Die Erfindung betrifft einen Chipträger gemäß dem Oberbegriff des Patentanspruchs 1, wie er aus der JP 3-250 757 A2 bekannt ist.
Chipträger bestehen üblicherweise aus einem rechteckigen, iso­ lierenden Grundkörper. Zumeist werden hier wegen guter Wärme­ leitwerte keramische Substrate verwendet, die an zwei gegenüber­ liegenden oder allen vier Seiten Kontakte besitzen. Bei Pin-Grid-Array Trägern sind diese Kontakte in einem Raster flächig angeordnet. Die Ableitung der durch die Verlustleistung entste­ henden Wärme über den Chipträger und die Leiterplatte, auf der die Chipträger montiert sind, wird bei hochintegrierten Schal­ tungen mit hoher Arbeitsfrequenz zu einem begrenzenden Faktor. Ebenso verkürzt sich bei hohen Arbeitsfrequenzen (< 50 MHz) die unkritische Leitungslänge auf Werte, die an die Plazierung von Chipträgern auf der Leiterplatte hohe Anforderungen stellt und bei einem notwendigen Überschreiten der kritischen Leiterzug­ länge besonderer Maßnahmen der Impedanzanpassung bedarf.
Aus dem Abstract der JP 2-119247 A2 ist ein auf einer Platine montierter Chipträger für elektronische Bauelemente bekannt, wobei zwischen den Chipträger und die Platine ein Kühlblech eingelegt ist, das die Verlustwärme auf Bereiche außerhalb des Chipträgers ableitet.
Aus der JP 3-250757 A2 und dem Abstract der JP 4-30561 A2 ist es bekannt, Chipträger zur Erhöhung der Packungsdichte stapelbar auszubil­ den. Es erscheint jedoch nicht möglich, zwischen die einzelnen Lagen des Chipträgers Kühlbleche einzulegen, da Kontaktstifte, die die Verbindung von einer unteren zu einer oberen Lage her­ stellen, bei dieser bekannten Ausführungsform den Chipträger an allen vier Seiten umgeben und wegen ihres geringen Abstandes voneinander es verhindern, daß hinreichend viel Kühlblechmateri­ al für die Wärmeableitung nach außen zur Verfügung steht. Die Kontaktstifte und die Kontaktbuchsen einer Lage sind fest mit­ einander kontaktiert und verbunden, da sie einstückig ausgeführt sind.
Der Erfindung liegt die Aufgabe zugrunde, einen Chipträger zu schaffen, der die Ableitung der Verlustwärme auch in dichter Packung ermöglicht und ferner auf einfache Weise eine abänder­ bare Verbindung zwischen den Kontaktstiften und den darüber­ liegenden Kontaktbuchsen ermöglicht.
Zur Lösung dieser Aufgabe dienen die Merkmale des Patent­ anspruchs 1.
Diese Aufgabe wird also erfindungsgemäß dadurch gelöst, daß als Chipträger ein Pin-Grid-Array geschaffen wird, welches auf der Unterseite Stifte in herkömmlicher Art besitzt, auf der Ober­ seite jedoch Buchsen aufweist, die mit den darunterliegenden Stiften nicht zwangsläufig elektrisch verbunden sind. Über diese Stecker und Buchsen sind die Chipträger aufeinander steckbar. Eine Seite des Chipträgers ist frei von Kontakten. Über diese Seite wird ein Kühlblech eingelegt, über dessen freistehenden Teil die Wärme abgeführt wird. Die der kontaktfreien Seite ge­ genüberliegende Seite kann als direkter Steckverbinder ausge­ führt werden, über den durch einen aufgesetzten Flachkabelsteck­ verbinder Verbindungen zur Peripherie oder anderen Chipträger­ blöcken realisierbar sind. Durch die gestapelten Chipträger werden die Verbindungsleitungen gegenüber einer Leiterplatten­ anordnung deutlich verkürzt. Die zwischen den Chipträgern lie­ genden Kühlbleche führen die Verlustwärme ab und ermöglichen einen Temperaturausgleich, der Temperaturunterschiede innerhalb eines Chipträgers sowie auch zwischen den Chipträgern vermindert und damit die durch Temperaturunterschiede hervorgerufenen me­ chanischen Spannungen herabsetzt. Gleichzeitig übernehmen die Kühlbleche Abschirmfunktionen und können als impedanzarmes Mas­ sepotential verwendet werden. Die freistehenden Teile der Kühl­ bleche lassen sich in Form und Größe an das gegebene Kühlsystem anpassen. Müssen hohe Verlustleistungen abgeführt werden, so sind auch Kühlbleche mit eingelegten Wärmeröhren (heat pipes) einsetzbar. Sind die Steckerstifte mit den darüberliegenden Buchsen verbunden, so lassen sich damit Busleitungen realisie­ ren, die in den meisten Systemen für den Daten-, Adreß- und Steuerbus benötigt werden. Wird zwischen Stecker und Buchse ein Treiber gesetzt, so lassen sich Schaltungsteile leicht entkop­ peln und die kapazitive Belastung für die einzelnen Busabschnit­ te begrenzen. Über eine Klammer können die einzelnen Chipträger mit den dazwischenliegenden Kühlblechen aufeinandergepreßt wer­ den. Die einzelnen Chipträger eines Systems sind leicht prüf- und austauschbar, welches die Reparatur eines solchen Systems erleichtert. Auch eine Erweiterung sowie ein Austausch von Modu­ len bei Weiterentwicklungen lassen sich leicht realisieren.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und im folgenden näher beschrieben. Es zeigt:
Fig. 1 einen Chipträger im Schnittbild einer Seitenansicht,
Fig. 2 einen Chipträger in Draufsicht mit einem darun­ terliegenden Kühlblech.
Auf einen Chipträger 1 mit eingesetzten Kontaktstiften 2 ist ein Chipträgerrahmen 3 mit Kontaktbuchsen 4 aufgesetzt. Der zentrale Bereich der Chipträgergrundplatte, der mit Chips 5 bestückt ist, wird durch ein Abdeckblech 6 gegen Umwelteinflüsse geschützt. Ist eine elektrische Verbindung der Stecker mit den darüberlie­ genden Buchsen notwendig, so weist eine isolierende Zwischenlage 7 an dieser Stelle eine Durchmetallisierung 8 auf. Zur Kontak­ tierung der Stecker bzw. Buchsen sind auf dem Chipträger 1 bzw. auf dem Chipträgerrahmen 3 Leitbahnen 9 aufgebracht, die die Verbindungen zu den Chipkontakten herstellen.
Fig. 2 zeigt den Chipträger 1 in Draufsicht mit einem darunter­ liegenden Kühlblech 10. An der dem Kühlblech gegenüberliegenden Seite ist ein direkter Steckverbinder 11 angebracht, über den der Chipträger 1 mit der Peripherie oder anderen Chipträger­ blöcken verbunden werden kann. Durch eine Einkerbung 12 erfolgt eine mechanische Sicherung des Steckverbinders 11. Das Kühlblech 10 hat in dem unter den Chips 5 liegenden Bereich etwa die Form bzw. den Umriß des Abdeckblechs 6 und verbreitert sich an der von dem Steckverbinder 11 abgewandten Seite etwa zur Größe des Chipträgerrahmens 3. Man erkennt, daß nur an drei Seiten des Abdeckblechs 6 Kontaktbuchsen 4 in dem Chipträgerrahmen 3 an­ geordnet sind, so daß das Kühlblech 10 an der vierten Seite dazwischen herausgeführt werden kann.

Claims (2)

1. Chipträger für oberflächenmontierbare Bauelemente mit Kontaktstiften (2) auf dessen Unterseite und
Kontaktbuchsen (4) auf dessen Oberseite,
über die mehrere Chipträger aufeinander steckbar sind,
dadurch gekennzeichnet,
daß zwischen die stapelbaren Chipträger (1) ein Kühl­ blech (10) eingelegt ist, das an einer kontaktfreien Seite die Verlustwärme auf Bereiche außerhalb des Chipträgers ableitet; und
daß eine elektrische Verbindung eines Kontaktstiftes (2) mit der darüberliegenden Kontaktbuchse (4) durch eine Durchmetallisierung (8) in einer isolierenden Zwischenlage (7) erreichbar ist.
2. Chipträger nach Anspruch 1, dadurch gekenn­ zeichnet, daß auf einer Seite des Chipträgers (1) ein direkter Steckverbinder (11) aufgebracht ist.
DE4303734A 1993-02-03 1993-02-03 Chipträger Expired - Fee Related DE4303734C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4303734A DE4303734C2 (de) 1993-02-03 1993-02-03 Chipträger

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4303734A DE4303734C2 (de) 1993-02-03 1993-02-03 Chipträger

Publications (2)

Publication Number Publication Date
DE4303734A1 DE4303734A1 (de) 1994-08-04
DE4303734C2 true DE4303734C2 (de) 1996-07-18

Family

ID=6479980

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4303734A Expired - Fee Related DE4303734C2 (de) 1993-02-03 1993-02-03 Chipträger

Country Status (1)

Country Link
DE (1) DE4303734C2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19923523A1 (de) * 1999-05-21 2000-11-30 Siemens Ag Halbleitermodul mit übereinander angeordneten, untereinander verbundenen Halbleiterchips
DE10211556A1 (de) * 2002-03-15 2003-10-02 Infineon Technologies Ag Bauelementanordnung mit einem Halbleitermodul und einer Platine und Halbleitermodul
DE10353139A1 (de) * 2003-11-14 2005-06-02 Fachhochschule Stralsund Packagesystem für modulare Systemaufbauten
DE19802347B4 (de) * 1997-09-12 2005-10-06 LG Semicon Co., Ltd., Cheongju Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2191559B1 (es) * 2002-02-18 2005-02-01 Monocrom, S.L. Modulo laser.

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
JPH03250757A (ja) * 1990-02-28 1991-11-08 Mitsubishi Electric Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19802347B4 (de) * 1997-09-12 2005-10-06 LG Semicon Co., Ltd., Cheongju Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE19923523A1 (de) * 1999-05-21 2000-11-30 Siemens Ag Halbleitermodul mit übereinander angeordneten, untereinander verbundenen Halbleiterchips
DE19923523B4 (de) * 1999-05-21 2004-09-30 Infineon Technologies Ag Halbleitermodul mit übereinander angeordneten, untereinander verbundenen Halbleiterchips
DE10211556A1 (de) * 2002-03-15 2003-10-02 Infineon Technologies Ag Bauelementanordnung mit einem Halbleitermodul und einer Platine und Halbleitermodul
DE10353139A1 (de) * 2003-11-14 2005-06-02 Fachhochschule Stralsund Packagesystem für modulare Systemaufbauten
DE10353139B4 (de) * 2003-11-14 2008-12-04 Fachhochschule Stralsund Stapelbares modulares Gehäusesystem und ein Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
DE4303734A1 (de) 1994-08-04

Similar Documents

Publication Publication Date Title
DE102009055648B4 (de) Leistungshalbleitermodul
AT398254B (de) Chipträger sowie anordnung von solchen chipträgern
DE68920923T2 (de) Elektronische Packung mit verbesserter Wärmesenke.
DE68928320T2 (de) Randmontierte Packung vom Oberflächen-Montierungstyp, für integrierte Halbleiterschaltungsanordnungen
DE60123762T2 (de) Elektronikmodul mit trägermontierten ic-gehäusen in 3d-anordnung
EP1467407B1 (de) Leistungshalbleitermodul
EP1429385B1 (de) Gehäuse für Leistungshalbleitermodule
EP1450404B1 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
DE68911434T2 (de) Hermetische packung für integrierte schaltungschips.
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE4128603A1 (de) Halbleiteranordnung
DE69711772T2 (de) Packungsstruktur für Multichip-Module
DE69000153T2 (de) Tragbare, mit bausteinen verbindbare elektronik.
DE10002852A1 (de) Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
DE4021871A1 (de) Hochintegriertes elektronisches bauteil
EP0750344B1 (de) Leistungs-Halbleitermodul mit Anschlussstiften
DE69108302T2 (de) Elektronische Schaltung mit einer Federanordnung für die Stromzufuhr.
DE102009027416B4 (de) Halbleitermodul mit steckbarem Anschluss und Verfahren zur Herstellung eines Halbleitermoduls mit steckbarem Anschluss
DE3627372C3 (de) Anordnung, bestehend aus einer Leiterplatte, einem Kühlkörper und zu kühlenden elektronischen Bauelementen
DE10036619A1 (de) Halbleiterbauteil
EP0531984A1 (de) Elektronische Schaltung für Leistungshalbleiterbauelemente
DE102005050534A1 (de) Leistungshalbleitermodul
DE4303734C2 (de) Chipträger
DE102004036909A1 (de) Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
DE10334426A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee